CN107077402B - 码字生成方法、错误位确定方法及其电路 - Google Patents

码字生成方法、错误位确定方法及其电路 Download PDF

Info

Publication number
CN107077402B
CN107077402B CN201780000015.XA CN201780000015A CN107077402B CN 107077402 B CN107077402 B CN 107077402B CN 201780000015 A CN201780000015 A CN 201780000015A CN 107077402 B CN107077402 B CN 107077402B
Authority
CN
China
Prior art keywords
code
information
check
hamming
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000015.XA
Other languages
English (en)
Other versions
CN107077402A (zh
Inventor
刘骁祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN107077402A publication Critical patent/CN107077402A/zh
Application granted granted Critical
Publication of CN107077402B publication Critical patent/CN107077402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6575—Implementations based on combinatorial logic, e.g. Boolean circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明实施例提供一种码字生成方法、错误位确定方法及其电路，码字生成方法包括：分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元；根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字，从而实现了在不增加校验码元位数的情况下，实现了同样位数的信息码元的纠错，从而提高了码率。

Description

码字生成方法、错误位确定方法及其电路
技术领域
本发明实施例涉及容错计算技术领域，尤其涉及一种码字生成方法、错误位确定方法及其电路。
背景技术
纠错码是一种重要的容错计算技术，广泛用在通信以及计算机系统中，极大的增加了系统的可靠性。
传统的纠错编码理论都是基于对称错误的假设而提出的，比如在通信系统中既会发生0->1错误，也可能会发生1->0错误。而在集成电路的存储器如一次性可编程存储器OTP中，器件中每位的数据默认为0，通过充放电等方式使得对应位的数据从默认值0变为1，或者从1变为默认值0，在存储器中，每位的数据只会出现0->1或1->0错误。
现有技术中，由于(7,4)汉明码的码字位数最多只能有7位，其中校验码元只有3位，因此，如果要适用于在存储时按照8位字节存储的一次性可编程存储器(One TimeProgram,简称OTP)，需要在现有的(7,4)汉明校验的基础上增加1位校验码元，从而导致码率较低。
发明内容
本发明实施例的目的在于提供一种码字生成方法、错误位确定方法及其电路，用以至少解决现有技术中的上述问题。
为实现本发明实施例的目的，本发明实施例提供了一种码字生成方法，其包括：
分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元；
根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字。
本发明实施例还提供一种错误位确定方法，其包括：
根据任一码字生成实施例所述码字中的信息码元和校验码元之间的校验关系，初步判断所述码字中可能出现的错误位；
根据所述待校验码字中信息码元或者校验码元的码重分别相对上述实施例生成的码字中信息码元或者校验码元的码重，从可能出现的错误位中最终确定出实际出现的错误位。
本发明实施例还提供一种码字生成电路，其包括：
汉明运算部，用于分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元；
码字生成部，用于根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字。
本发明实施例还提供一种错误位确定电路，其包括：
码字校验部，用于根据任一码字生成实施例所述码字中的信息码元和校验码元之间的校验关系，初步判断所述码字中可能出现的错误位；
错误位确定部，用于根据所述待校验码字中信息码元或者校验码元的码重分别相对上述实施例一或二生成的码字中信息码元或者校验码元的码重，从可能出现的错误位中最终确定出实际出现的错误位。
本发明实施例中，通过分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元；以及根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字，从而实现了在不增加校验码元位数的情况下，实现了同样位数的信息码元的纠错，从而提高了码率。
附图说明
图1为本发明实施例一中码字生成方法流程示意图；
图2为本发明实施例二中码字生成方法流程示意图；
图3为本发明实施例三中错误位确定方法流程示意图；
图4为本发明实施例四中码字生成电路的结构示意图；
图5(a)、图5(b)分别为本发明实施例五中异或部的示例性电路结构示意图；
图6(a)、图6(b)分别为本发明实施例六中第一校验部的示例性电路结构示意图；
图7为本发明实施例七中码字生成电路示例性电路结构示意图；
图8为本发明实施例八中码字生成电路的结构示意图；
图9为本发明实施例九中错误位确定电路的示意性结构示意图；
图10为本发明实施例十中码字校验部的具体实现电路结构示意图；
图11为本发明实施例十一中错误位确定部的具体实现电路结构示意图。
具体实施方式
以下将配合图式及实施例来详细说明本申请的实施方式，藉此对本申请如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
本发明下述实施例提供了一种码字生成方法，其包括：分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的信息码元配置的校验码元；根据码重为偶数、奇数的信息码元及对应配置的校验码元，分别生成对应的码字。下述实施例中，在分别对码重为偶数、奇数的信息码元进行汉明运算时，具体通过码重为偶数、奇数的信息码元分别与指定的汉明矩阵进行异或运算为例，从而获得分别为码重为偶数、奇数的信息码元配置的不同校验码元。而详细的异或运算实施例详见下述记载。
本发明下述实施例中，以在一次性可编程存储器OTP上适用为例进行说明。在一次性可编程存储器OTP进行数据存储时，一个字节作为一个码字，一个字节包括8位，其中4位作为信息码元，剩余4位作为校验码元，这8位中通常情况下只会有1位发生错误，而该错误的类型为1->0的错误，或者0->1的错误，即在一个8位的码字中不可能同时出现1->0的错误和0->1的错误。
下述实施例将具体结合一次性可编程存储器OTP上述特性对本发明的思想做详细说明。
本实施例中，考虑到一次性编程存储器OTP中，在数据存储时，可能发生错误的码元只有1位，因此，采用常规的汉明编码生成可实现对1位信息码元进行纠错所使用的不同校验码元，分别构成第一汉明矩阵、第二汉明矩阵。
以使用3位校验码元(a4a2a1)为例，与1位(a3)信息码元可构成4位码字(a4a3a2a1),从右到左的位序号分别为bit1、bit2、bit3、bit4。根据汉明编码生成第一汉明矩阵、第二汉明矩阵的编码规则如下：
(1)按照高低位关系，将校验码元设置在码字中位序号为2的幂次方的位置。
如果是1位信息码元，3位校验码元的话，则bit4处设置a4，bit2处设置a2，bit1处设置a1。
(2)将信息码元设置在码字中位序号为非2的幂次方的位置，本实施例中，即在bit3处设置a3。
而对于上述1位信息码元，3位校验码元，可以通过对(7/4)汉明编码的校验规则进行修改得到。(7/4)汉明编码的原校验规则如下：
a1＝a3⊕a5⊕a7,a2＝a3⊕a6⊕a7,a4＝a5⊕a6⊕a7。
对于1位信息码元，3位校验码元的情形来说，相当于上述校验规则中a5、a6、a7均为0，从而得到下述实施例中使用的校验规则：a4＝a3，a2＝a3，a4＝0。由于信息码元和校验码元之间是线性约束关系，因此通过信息码元即可得知对应的校验码元。本发明下述实施例中，将以a4＝a3、a2＝a3、a4＝0这种校验规则进行示例性说明。
参照上述信息码元和校验码元之间的线性关系：a4＝a3、a2＝a3、a4＝0可得当信息码元a2＝1时，得到的码字a4a3a2a1具体为：0111；当信息码元a2＝0时，得到的码字a4a3a2a1具体为：0000。则将[0 1 1 1]作为第一汉明矩阵，第一汉明矩阵实际上为一非全0码矩阵；将[0000]作为第二汉明矩阵，第二汉明矩阵实际上为一全0码矩阵。
需要说明的是，在其他实施例中，也可以自定义设置其他规则，比如定义码字中从高位到低位分别是信息码元、校验码元，对于(7,4)汉明编码来说，码字a7a6a5a4a3a2a1中a7a6a5a4表示信息码元，a3a2a1表示校验码元。从而对应的校验规则可以是：a3＝a7⊕a6⊕a5,a2＝a7⊕a6⊕a4,a1＝a7⊕a5⊕a4，详细不再赘述。
图1为本发明实施例一中码字生成方法流程示意图；如图1，其包括：
S101、码重为偶数的信息码元分别与第一汉明矩阵、第二汉明矩阵进行异或运算，获得为码重为偶数的信息码元配置的校验码元；
本实施例中，对于偶校验的话，通过对信息码元中数据为1的位的个数，该个数即为码重。比如，信息码元1001中数据为1的个数为2，则其对应码重为2，信息码元1001即为码重为偶数的信息码元。
本实施例中，作为示例的4位信息码元1001与第一汉明矩阵[0 1 1 1]、第二汉明矩阵[0 0 0 0]分别进行异或运算得到为其配置的校验码元：1110以及1001。在信息码元与第一汉明矩阵、第二汉明矩阵进行异或时，可以通过对齐信息码元中的位与第一汉明矩阵、第二汉明矩阵中的码元再进行异或运算，即信息码元中高位的码元、低位的码元与第一汉明矩阵和第二汉明矩阵中对应高位、对应低位的码元进行异或运算。
S102、码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的信息码元配置的校验码元；
本实施例中，对于偶校验的话，通过信息码元中位数据为1的位的个数进行统计，如果为奇数，则对应信息码元的码重为奇数。比如，信息码元0111中位数据为1的个数为3，则其对应码重为3，信息码元0111即为码重为奇数的信息码元。码重为奇数的信息码元与第二汉明矩阵进行异或运算时，同样需要对齐信息码元与第二汉明矩阵中的码元。
本实施例中，作为示例的信息码元0111与第二汉明矩阵[0 0 0 0]分别进行异或运算得到为其配置的校验码元：0111。
上述步骤S101和S102中在生成校验码时，使用了不同的汉明矩阵，从而降低了生成码字之间的差异性，相当于可使用的码字增多，实质上相当于增加信息码元的位数，从而提高了码率。
本实施例中的步骤S101和S102没有绝对的时序关系，步骤S102也可以在步骤S101之前执行，或者步骤S101和步骤S102并行执行。
S103、根据码重为偶数、奇数的信息码元及对应配置的校验码元，分别生成对应的码字。
本实施例中，通过上述步骤S101、S102分别获得了码重为偶数、奇数的信息码元各自对应校验码元，信息码元与对应的校验码元结合从而可获得对应的码字。
本实施例中，作为示例的信息码元0111以及为其配置的校验码元0111进行合并得到01110111。
本实施例中，作为示例的信息码元1001以及为其配置的校验码元1001以及1110分别进行合并得到两个码字：10011001以及10011110。本实施例中，由于每一个码重为偶数的信息码元分别与第一汉明矩阵和第二汉明矩阵进行运算得到了2个可用的校验码元，对应的得到了2个可用的码字，相对于现有技术中1个信息码元对应1个可用的校验码元、进而对应1个可用的码字的情形来说，实质上相当于增加信息码元的位数，从而提高了码率。
可替代地，在另外一实施例中，上述第一汉明矩阵和第二汉明矩阵可以互换，详细不再赘述。
图2为本发明实施例二中码字生成方法流程示意图；如图2，其包括：
S201、码重为偶数的信息码元与全码汉明矩阵进行异或运算，获得为码重为偶数的信息码元配置的校验码元；
本实施例中，可以用将第一汉明矩阵和第二汉明矩阵合并到一起形成一全码汉明矩阵，码重为偶数的信息码元直接与全码汉明矩阵进行异或运算，从而生成对应的校验码元。
本实施例中，作为示例的信息码元1001与全码汉明矩阵[0 1 1 1；0 00 0]异或运算得到为其配置的校验码元：1001以及1110。
S202、码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的信息码元配置的校验码元。
本实施例中，步骤S202类似上述实施例一中的步骤S201，在此不再赘述。
S203、根据码重为偶数、奇数的信息码元及对应配置的校验码元，分别生成对应的码字。
在上述实施例中，在步骤S101、S201之前还可以包括：对输入的信息码元进行分离，获得输入的信息码元中码重分别为偶数、奇数的信息码元，详细不再赘述。
上述方法的示意性实施例中，将一次性编程存储器OTP中8位码字的生成映射到4位码字的校验上，进而利用4位码字过程中产生的汉明矩阵与8位码字中4位信息码元进行异或运算，获得了8位码字中4位校验码元，而由于在4位码字的生成过程中，使用了3位的校验码元，对于8位码字来说，同样相当于只使用了3位的校验码元生成了8位的码字，从而提高了生成码字时的码率。
以此类推，而如果对于诸如10位、12位、14位等码字，可以分别映射到5位码字、6位码字、7位码字的校验上，进而参照4位码字的上述汉明编码规则，并分别利用5位码字(2位信息码元、3位校验码元)、6位码字(3位信息码元、3位校验码元)、7位码字(4位信息码元、3位校验码元)生成过程中产生的类似第一汉明矩阵的全0码汉明矩阵、类似第二汉明矩阵的非全0码汉明矩阵与对应码重的5位信息码元、6位信息码元、7位信息码元进行异或运算，从而获得10位、12位、14位码字中的对应信息码元的5位校验码元、6位校验码元、7位校验码元，而在5位码字、6位码字、7位码字校验过程中，按照汉明编码的规则，均使用的是3位的校验码元，即相当于只使用了3位的校验码元生成了10位、12位、14位等码字，从而提高了生成码字时的码率。
另外，10位、12位、14位等码字得到的第一汉明矩阵可能有多个，因此，码重为偶数的信息码元分别与每一个第一汉明矩阵进行异或运算，从而得到与第一汉明矩阵数量对等的多个校验码元，进而增加了生成的码字数量，从而可进一步实现更多数据的存储。
本发明下述实施例中提供的错误位确定方法中，通过根据码字中的信息码元和校验码元之间的校验关系，初步判断码字中可能出现的错误位，再根据待校验码字中信息码元或者校验码元的码重分别相对上述实施例一或二生成的码字中信息码元或者校验码元的码重，从可能出现的错误位中最终确定出实际出现的错误位。具体实施例请参见下述图3和图4的示例性解释。
图3为本发明实施例三中错误位确定方法流程示意图；如图3所示，器包括：
S301、对码字中的信息码元和校验码元进行异或运算，对异或运算的结果进行汉明校验，初步判断码字中可能出现的错误位；
本实施例中，仍然以一次性编程存储器OTP中8位码字的纠错为例，该8位码字中，有4位信息码元、4位校验码元，通过对4位信息码元、4位校验码元进行异或运算，从而将汉明校验的码字从8位降低了4位，相当于做了降维处理，从而根据上述4位码字的汉明校验法则比如通过计算校正因子或者与上述作为第一汉明矩阵、第二汉明矩阵的码字进行比对，可初步判断出在4位码字中的错误位。而由于4位码字相当于映射自从8位码字，从而通过4位码字中的错误位间接的推断出在8位码字中对应的错误位。
比如8位的待校验码字为：10011001，其码元的位序号从右到左分别为bit8…bit1,8位码字中的信息码元1001异或8位码字中的校验码元1001等于0000，对异或的结果0000进行汉明校验得知，该8位码字10011001无错误码位。
再比如，8位待校验码字为10011010，8位码字中的信息码元1001异或8位码字中的校验码元1010等于异或结果0011。由于上述4位码字中只会有1位错误位，即单bit错误，对异或结果与第一汉明矩阵相比，因此确定出4位码字中的bit3发生了错误，而4位码字中的bit3对应到8位码字中，为8位码字中的bit3或bit7，则初步判断8位码字中可能出现的错误位位于其bit3或者bit7。
本实施例中，步骤S301中，在对码字中的信息码元和校验码元进行异或运算之前可以先对码字中的信息码元和校验码元进行对齐处理，以对对齐处理后的码字中的信息码元和校验码元进行异或运算。即4位信息码元的高位与4位检验码元对应高位对齐、4位信息码元的低位与4位检验码元对应低位对齐。
S302、根据待校验码字中信息码元或者校验码元的码重分别相对上述实施例一或二生成的码字中信息码元或者校验码元的码重，从可能出现的错误位中最终确定出实际出现的错误位。
本实施例中，由于如果8位待校验码字中信息码元的有码重变化，会导致8位码字中出现的错误位位于信息码元中，即当前输入的8位码字中信息码元的码重与上述实施例中生成的8位待校验码字中信息码元的码重进行比对，从而确定码重变化；如果8位待校验码字中校验码元有码重变化，会导致8位码字中出现的错误位位于校验码元中。因此，本实施例中，通过校验码元中的信息码元或者校验码元的码重变化，可最终确定出实际出现的错误位。
如前，初步判断出8位待校验码字为10011010中可能出现的错误位位于其bit3或者bit7。而该8位待校验码字中的信息码元码重为2，相对于上述实施例一和实施例二生成的码字10011110中信息元码来说，码重没有变化，因此，表明实际发生的错误位位于校验码元中，即bit3为实际的错误位。
需要说明的是，也可以用信息码元的码重变化来判断，详细不再赘述。
需要说明的是，对于其他待校验码字为10位、12位、14位的情形，类似上述待校验码字为8位的情形，详细不再赘述。
在上述图3的实施例基础上，在步骤S301之前还可以包括：对待校验码字进行分组处理获得其中的信息码元和校验码元。
在另外一实施例中，在根据上述图3最终确定出发生的错误位后，还可以根据预先得知的错误类型，对实际出现的错误位进行纠正。
具体地，如前，以一次性可编程存储器OTP为例，由于只会发生1->0的错误，或者0->1的错误，而且该错误可以通过现有技术相关方法预先得知，因此，在上述实施例基础上，假如预先得知的错误为1->0，则上述图3实施例中，对待校验码字10011010中的bit3位由0改为1，即纠正后的码字为10011110，即为正确的码字。
需要说明的是，如果预先得知的错误为0->1，本领域普通技术人员在上述实施例的启发下，无须创造性劳动即可参照上述1->0的相关记载，进行错误位的纠正，详细过程不再赘述。
本发明下述实施例还提供一种码字生成电路，其包括：汉明运算部和码字生成部，汉明运算部用于分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的信息码元配置的校验码元；码字生成部用于根据码重为偶数、奇数的信息码元及对应配置的校验码元，分别生成对应的码字，详细实施例参见下述图4或者图5的记载。
图4为本发明实施例四中码字生成电路的结构示意图；如图4所示，其包括汉明运算部801和码字生成部802，码字生成部802根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字。本实施例中，汉明运算部801具体包括：第一异或部811、第二异或部821，第一异或部811用于码重为偶数的信息码元分别与第一汉明矩阵、第二汉明矩阵进行异或运算，获得为码重为偶数的信息码元配置的校验码元；第二异或部821用于码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的信息码元配置的校验码元。
另外，本实施例中，生成电路还可以包括:第一校验部803，用于对码字进行偶校验，并将码重为偶数的信息码元传输至第一异或部811，使得码重为偶数的信息码元与第一汉明矩阵进行异或运算。
在其他实施例中，可替代地，第一异或部811用于码重为奇数的信息码元分别与第一汉明矩阵、第二汉明矩阵进行异或运算，获得为码重为奇数的信息码元配置的校验码元；第二异或部821用于码重为偶数的信息码元与第二汉明矩阵进行异或运算，获得为码重为偶数的信息码元配置的校验码元。为此，第一校验部803可以对码字进行奇校验，并将码重为奇数的信息码元传输至第一异或部811，使得码重为奇数的信息码元与第一汉明矩阵进行异或运算。
本实施例中，第一异或部811、第二异或部821具体可以通过基本的异或门、与门、或门及与非、或非门电路器件来实现，以单bit输入异或为例，其示例性的结构可参见图5(a)、图5(b)。图5a表示由基准的异或门构成异或部比如第一异或部811、第二异或部821，图5(b)表示由基准与、或、非门构成的异或部比如第一异或部811、第二异或部821。例，而多bit输入仅为单bit输入扩展在此不再赘述。
第一校验部803具体可以通过单bit异或门电路逐位异或或者加法器电路逐位相加来实现，其示例性的结构可参见图6(a)、图6(b)，图中a1、a2、a3、a4分别相当于上述信息8位码字中信息码元最低位到最高位中不同位的数据。
码字生成部802具体可以通过锁存器D等具备存储功能的电路器件来实现。综合上述汉明运算部得到的示例性的码字生成电路可参见图7。图7中输入4位的信息码元，a1a2a3a4分别相当于上述4位信息码元的bit1-bit4，再通过上述汉明运算部生成上述4位的校验码元。4位信息码元于4位校验码元经过作为码字生成部802的锁存器生成对应的8位码字。
图8为本发明实施例八中码字生成电路的结构示意图；如图8所示，汉明运算部801包括：第三异或部831、第四异或部841，第三异或部831用于码重为偶数的信息码元与全码汉明矩阵进行异或运算，获得为码重为偶数的信息码元配置的校验码元；第二异或部821用于码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的信息码元配置的校验码元。
本实施例中，码字生成电路还可以包括分离部804，用于对输入的信息码元进行分离，获得输入的信息码元中码重分别为偶数、奇数的信息码元。
本实施例中，码字生成电路还可以包括:第二校验部805，用于对码字进行偶校验，进而将码重为偶数的信息码元传输至第三异或部831、码重为奇数的信息码元传输至第四异或部841。
在另外一实施例中，第二校验部也可对码字进行奇校验，对于奇校验的情形，详细情形类似上述图4中，在此不再赘述。
第三异或部831、第四异或部841、第二校验部805可参见上述图5(a)、图5(b)、6(a)、图6(b)，详细不再赘述。
本发明下述实施例还提供了一种错误位确定电路，其包括：码字校验部，用于根据待校验码字中的信息码元和校验码元之间的校验关系，初步判断码字中可能出现的错误位；错误位确定部，用于根据待校验码字中信息码元或者校验码元的码重相对图1-图2生成的对应码字中信息码元或者对应校验码元的码重的码重变化，从可能出现的错误位中最终确定出实际出现的错误位。
图9为本发明实施例九中错误位确定电路的示意性结构示意图；本实施例中，其包括：码字校验部901、错误位确定部902，其中，码字校验部901包括第五异或部911以及汉明校验部921，第五异或部911用于对待校验码字中的信息码元和校验码元进行异或运算，汉明校验部921用于对异或运算的结果进行汉明校验，以初步判断码字中可能出现的错误位。
码字校验部901的具体实现电路可以如图10所示，包括第五异或部911以及作为汉明校验部921的多路选择器MUX，其具体电路结构可以按照1位信息码元，3位校验码元的情形制定的汉明校验规则来生成，详细不再赘述。
本实施例中，错误位确定电路还包括：对齐部903，对齐部903用于对待校验码字中的信息码元和校验码元进行对齐处理，以使得第五异或部911对对齐处理后的码字中的信息码元和校验码元进行异或运算。
本实施例中，对齐部电路结构可以具体为4bit存储单元，比如为触发器，锁存器、移位寄存器等。对输入的数据缓存，然后固定将其高4bit与低4bit重新组合即可实现对待校验码字中的信息码元和校验码元进行对齐处理。
本实施例中，错误位确定电路还可以包括：分组处理部904，用于对根据待校验码字进行分离处理获得其中的信息码元和校验码元。分组处理部904包括码字前缀分离部804以及码字后缀分离部804，码字前缀分离部804用于从码字中分离出其中的信息码元，码字后缀分离部804用于从码字中分离出其中的校验码元。
本实施例中，若待校验码字中的信息码元和校验码元为串行输入，根据其高bit输入的先后顺序，可采用计数器作为分组处理部904从而实现分离。具体地，对输入的待校验码字进行计数，循环从1累加到8，小于等于4的输入与大于4的输入分别为信息码元的位及校验码元的位。
在其他实施例中，如果待校验码字中的信息码元和校验码元为并行输入，则可以省略上述分组处理部904。
本实施例中，错误位确定部902具体可以包括：两个多路复用器MUX即MUX1、MUX2，以及设置在两个多路复用器MUX中间的或门，多路复用器MUX1的两个输入端分别接收初步判断码字中可能出现的错误位的数据，初步判断码字中可能出现的错误位的数据通过多路复用器MUX1选择性的输出并在或门与数据1(表示预先得知的错误类型为1->0)进行或运算，或门的输出为1对应的情形来判断最终出现错误的位，输出最终出现错误的位并使能纠正部对最终出现错误的位进行纠错。对应上述实施例中，以bit3、bit7的输入对应为[01]，这两位的输出分别作为各自从多路复用器MUX1输出的选通信号，当多路复用器MUX1备选通且输出为bit3＝0时，或门的输出为1，而当多路复用器MUX1的输出为bit7＝1时，或门的输出为0，此时表明bit3发生错误，再通过控制多路复用器MUX2的选通，输出bit3至纠正部进行纠错。以bit3、bit7的输入对应为[10]类似bit3、bit7的输入对应为[01]的情形，在此不再赘述。
另外，当初步判断码字中可能出现的错误位的数据为[0 0]时，由于经过多路复用器MUX1选通输出至或门与1进行或运算时，或门的输出均为1，此时无法最终确定出现错误的位，因此，错误位确定部902还可以包括：类似上述图6的校验部的电路(图11中未示出)，通过类似上述图6的校验部的电路统计8位待校验码字中4位信息码元的码重，从而最终确定出现的错误位。比如，如果信息码元的码重为偶数，相对于码字生成电路的码字来说，信息码元的码重没有发生变化，则表明最终出现错误的位位于校验码元。以bit3、bit7的输入对应为[00]，表明bit3发生错误而非bit7发生错误。
错误位确定电路还可以包括：纠正部905，纠正部905用于根据预先得知的错误类型，对实际出现的错误位进行纠正。在通过上述多路复用器MUX2输出最终出现错误的位至纠正部，以及使能纠正部进行纠正处理的使能信号，以对出现错误的位进行纠正。
具体地，纠正部可以包括第一纠正部915和第二纠正部925，第一纠正部915用于根据预先得知的错误类型，对在信息码元中实际出现的错误位进行纠正，即如果实际出现的错误位位于信息码元中，则通过使能信号启用第一纠正部915对对应的错误位进行过纠正；第二纠正部925用于根据预先得知的错误类型，对在校验码元中实际出现的错误位进行纠正，即如果实际出现的错误位位于校验码元中，则通过使能信号启用第二纠正部925对对应的错误位进行过纠正。
上述第一纠正部、第二纠正部具体可以基准的异或门电路、1-2多路分配器等，详细不再赘述，只要可以将错误位由0纠正为1即可。
本申请的实施例所提供的装置可通过计算机程序实现。本领域技术人员应该能够理解，上述的单元以及模块划分方式仅是众多划分方式中的一种，如果划分为其他单元或模块或不划分块，只要信息对象的具有上述功能，都应该在本申请的保护范围之内。
本领域的技术人员应明白，本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

Claims (17)

1.一种码字生成方法，其特征在于，包括：
分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元；
根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字；
其中，分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元包括：
码重为偶数的信息码元分别与第一汉明矩阵、第二汉明矩阵进行异或运算，获得为码重为偶数的所述信息码元配置的校验码元；码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的所述信息码元配置的校验码元；其中，所述第一汉明矩阵和所述第二汉明矩阵分别为采用常规的汉明编码生成可实现对N位信息码元进行纠错所使用的不同校验码元构成的非全0码矩阵和全0码矩阵；
或者，码重为偶数的信息码元与全码汉明矩阵进行异或运算，获得为码重为偶数的所述信息码元配置的校验码元；码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的所述信息码元配置的校验码元；其中，所述全码汉明矩阵为采用常规的汉明编码生成可实现对N位信息码元进行纠错所使用的不同校验码元构成的非0码矩阵和全0码矩阵合并形成的矩阵，所述第二汉明矩阵为采用常规的汉明编码生成可实现对N位信息码元进行纠错所使用的不同校验码元构成的全0码矩阵。
2.根据权利要求1所述的方法，其特征在于，还包括：对输入的信息码元进行分离，获得输入的信息码元中码重分别为偶数、奇数的所述信息码元。
3.一种错误位确定方法，其特征在于，包括：
根据待校验码字中的信息码元和校验码元之间的校验关系，初步判断所述码字中可能出现的错误位；
根据所述待校验码字中信息码元或者校验码元的码重分别相对权利要求1或2所述的方法生成的码字中信息码元或者校验码元的码重，从可能出现的错误位中最终确定出实际出现的错误位。
4.根据权利要求3所述的方法，其特征在于，根据待校验码字中的信息码元和校验码元之间的校验关系，初步判断所述码字中可能出现的错误位包括：对待校验码字中的信息码元和校验码元进行异或运算，对所述异或运算的结果进行汉明校验，初步判断所述码字中可能出现的错误位。
5.根据权利要求4所述的方法，其特征在于，对待校验码字中的信息码元和校验码元进行异或运算之前包括：对待校验码字中的信息码元和校验码元进行对齐处理，以对对齐处理后的所述码字中的信息码元和校验码元进行异或运算。
6.根据权利要求3所述的方法，其特征在于，根据待校验码字中的信息码元和校验码元之间的校验关系，初步判断所述码字中可能出现的错误位包括：对待校验码字进行分组处理获得其中的信息码元和校验码元。
7.根据权利要求3-6任一项所述的方法，其特征在于，还包括：根据预先得知的错误类型，对实际出现的错误位进行纠正。
8.一种码字生成电路，其特征在于，包括：
汉明运算部，用于分别对码重为偶数、奇数的信息码元进行汉明运算，获得分别为码重为偶数、奇数的所述信息码元配置的校验码元；
码字生成部，用于根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别生成对应的码字；
其中，
所述汉明运算部包括：第一异或部、第二异或部，所述第一异或部用于码重为偶数的信息码元分别与第一汉明矩阵、第二汉明矩阵进行异或运算，获得为码重为偶数的所述信息码元配置的校验码元；所述第二异或部用于码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的所述信息码元配置的校验码元；其中，所述第一汉明矩阵和所述第二汉明矩阵分别为采用常规的汉明编码生成可实现对N位信息码元进行纠错所使用的不同校验码元构成的非全0码矩阵和全0码矩阵；
或者，所述汉明运算部包括：第三异或部、第四异或部，所述第三异或部用于码重为偶数的信息码元与全码汉明矩阵进行异或运算，获得为码重为偶数的所述信息码元配置的校验码元；所述第四异或部用于码重为奇数的信息码元与第二汉明矩阵进行异或运算，获得为码重为奇数的所述信息码元配置的校验码元；其中，所述全码汉明矩阵为采用常规的汉明编码生成可实现对N位信息码元进行纠错所使用的不同校验码元构成的非0码矩阵和全0码矩阵合并形成的矩阵，所述第二汉明矩阵为采用常规的汉明编码生成可实现对N位信息码元进行纠错所使用的不同校验码元构成的全0码矩阵。
9.根据权利要求8所述的电路，其特征在于，还包括:第一校验部，用于对码字进行偶校验，并将码重为偶数的信息码元传输至所述第一异或部，使得码重为偶数的信息码元与第一汉明矩阵进行异或运算。
10.根据权利要求8所述的电路，其特征在于，还包括：分离部，用于对输入的信息码元进行分离，获得输入的信息码元中码重分别为偶数、奇数的所述信息码元。
11.根据权利要求10所述的电路，其特征在于，还包括:第二校验部，用于对码字进行偶校验，进而将码重为偶数的信息码元传输至所述第三异或部、码重为奇数的信息码元传输至第四异或部。
12.根据权利要求8所述的电路，其特征在于，所述码字生成部为合成部，所述合成部用于根据所述码重为偶数、奇数的所述信息码元及对应配置的校验码元，分别进行合成处理生成对应的码字。
13.一种错误位确定电路，其特征在于，包括：
码字校验部，用于根据待校验码字中的信息码元和校验码元之间的校验关系，初步判断所述码字中可能出现的错误位；
错误位确定部，用于根据所述待校验码字中信息码元或者校验码元的码重分别相对采用如权利要求8-12中任一项所述的码字生成电路生成的码字中信息码元或者校验码元的码重变化，或者，根据预先得知的错误类型，从可能出现的错误位中最终确定出实际出现的错误位。
14.根据权利要求13所述的电路，其特征在于，所述码字校验部包括第五异或部以及汉明校验部，所述第五异或部用于对待校验码字中的信息码元和校验码元进行异或运算，所述汉明校验部用于对所述异或运算的结果进行汉明校验，以初步判断所述码字中可能出现的错误位。
15.根据权利要求14所述的电路，其特征在于，还包括：对齐部，所述对齐部用于对待校验码字中的信息码元和校验码元进行对齐处理，以对对齐处理后的所述码字中的信息码元和校验码元进行异或运算。
16.根据权利要求13所述的电路，其特征在于，还包括：分组处理部，用于对根据待校验码字进行分离处理获得其中的信息码元和校验码元；
所述分组处理部包括码字前缀分离部以及码字后缀分离部，所述码字前缀分离部用于从所述码字中分离出其中的信息码元，所述码字后缀分离部用于从所述码字中分离出其中的校验码元。
17.根据权利要求13-16任一项所述的电路，其特征在于，还包括：纠正部，所述纠正部用于根据预先得知的错误类型，对实际出现的错误位进行纠正；
所述纠正部包括第一纠正部和第二纠正部，所述第一纠正部用于根据预先得知的错误类型，对在所述信息码元中实际出现的错误位进行纠正；所述第二纠正部用于根据预先得知的错误类型，对在所述校验码元中实际出现的错误位进行纠正。
CN201780000015.XA 2017-01-18 2017-01-18 码字生成方法、错误位确定方法及其电路 Active CN107077402B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/071572 WO2018132982A1 (zh) 2017-01-18 2017-01-18 码字生成方法、错误位确定方法及其电路

Publications (2)

Publication Number Publication Date
CN107077402A CN107077402A (zh) 2017-08-18
CN107077402B true CN107077402B (zh) 2020-09-18

Family

ID=59613784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000015.XA Active CN107077402B (zh) 2017-01-18 2017-01-18 码字生成方法、错误位确定方法及其电路

Country Status (4)

Country Link
US (1) US10992319B2 (zh)
EP (1) EP3418895A4 (zh)
CN (1) CN107077402B (zh)
WO (1) WO2018132982A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233629B (zh) * 2019-05-21 2021-09-03 中国科学院上海微系统与信息技术研究所 改进的汉明码纠错方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276647A (en) 1979-08-02 1981-06-30 Xerox Corporation High speed Hamming code circuit and method for the correction of error bursts
GB9806283D0 (en) * 1998-03-24 1998-05-20 British Telecomm Parity determining apparatus
US7278085B1 (en) * 2003-03-06 2007-10-02 Maxtor Corporation Simple error-correction codes for data buffers
US7191380B2 (en) * 2003-09-10 2007-03-13 Hewlett-Packard Development Company, L.P. Defect-tolerant and fault-tolerant circuit interconnections
US7779332B2 (en) * 2006-09-25 2010-08-17 Alfred E. Mann Foundation For Scientific Research Rotationally invariant non-coherent burst coding
US8117526B2 (en) * 2007-10-29 2012-02-14 Qimonda Ag Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal
CN101345606B (zh) * 2008-08-21 2011-03-09 炬力集成电路设计有限公司 一种确定汉明纠错码校验位的方法与装置
US8230305B2 (en) * 2009-04-02 2012-07-24 Micron Technology, Inc. Extended single-bit error correction and multiple-bit error detection
US9240808B2 (en) * 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
CN106899311B (zh) * 2012-09-24 2023-11-03 华为技术有限公司 混合极性码的生成方法和生成装置
CN103023518B (zh) * 2012-12-26 2016-04-27 中国科学院微电子研究所 一种基于并行编码译码的循环汉明码的纠错方法
DE102013109315B4 (de) * 2013-08-28 2016-08-04 Infineon Technologies Ag Verfahren und Datenverarbeitungseinrichtung zum Rekonstruieren eines Vektors
JP6405612B2 (ja) * 2013-10-03 2018-10-17 富士通セミコンダクター株式会社 強誘電体メモリ装置及びメモリ書き込み方法
CN104750569A (zh) * 2013-12-30 2015-07-01 深圳市中兴微电子技术有限公司 一种实现数据纠错的方法及装置
US9454426B2 (en) * 2014-07-07 2016-09-27 International Business Machines Corporation Codes of length tn invariant under rotations of order n
US20160352419A1 (en) * 2015-05-27 2016-12-01 John P. Fonseka Constrained interleaving for 5G wireless and optical transport networks
US10176040B2 (en) * 2016-04-05 2019-01-08 Micron Technology, Inc. Error correction code (ECC) operations in memory
US20170324425A1 (en) * 2016-05-06 2017-11-09 Infineon Technologies Ag Embedded parity matrix generator
KR102608908B1 (ko) * 2016-06-23 2023-12-04 에스케이하이닉스 주식회사 데이터의 오류를 정정하는 방법 및 이를 이용하는 반도체장치
US10574268B2 (en) * 2017-02-28 2020-02-25 Microsoft Technology Licensing, Llc Small Majorana fermion codes

Also Published As

Publication number Publication date
CN107077402A (zh) 2017-08-18
WO2018132982A1 (zh) 2018-07-26
US20190068226A1 (en) 2019-02-28
EP3418895A1 (en) 2018-12-26
US10992319B2 (en) 2021-04-27
EP3418895A4 (en) 2019-05-01

Similar Documents

Publication Publication Date Title
EP0280013B1 (en) Device for verifying proper operation of a checking code generator
JP4036338B2 (ja) 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置
US9787329B2 (en) Efficient coding with single-error correction and double-error detection capabilities
CN103380585B (zh) 输入位错误率推定方法及其装置
US8117526B2 (en) Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal
WO2010115371A1 (zh) 一种循环冗余校验crc码的实现方法和装置
CN107239362B (zh) 一种并行crc校验码的计算方法及系统
CN104601275B (zh) 用于编码数据的方法、编码器、解码器及通信系统
CN1146116C (zh) 截短法尔码的差错捕获译码方法和装置
JP2017055300A (ja) 復号化装置、プログラム、及び情報伝送システム
CN103023518A (zh) 一种基于并行编码译码的循环汉明码的纠错方法
CN107077402B (zh) 码字生成方法、错误位确定方法及其电路
Wang et al. Reliable and secure memories based on algebraic manipulation correction codes
JP7116374B2 (ja) 短縮レイテンシ誤り訂正復号
CN108270508B (zh) 一种循环冗余校验crc实现方法、装置及网络设备
EP1427109A2 (en) Apparatus and method of calculating a cyclic redundancy check value for a multi bit input data word
US5878061A (en) Providing serial data clock signal transitions with parity bits
US5938773A (en) Sideband signaling with parity bit schemes
JP6930090B2 (ja) 復号化装置、プログラム、及び情報伝送システム
US9985654B1 (en) High-throughput low-latency erasure error correction in an integrated circuit
WO2012109872A1 (zh) 通信系统中的循环冗余校验处理方法、装置和lte终端
CN115037415A (zh) 基于crc的纠错编码的方法、装置、终端
CN110489269B (zh) 检测纠正三位错误的编码解码方法、编码解码器及处理器
KR101286019B1 (ko) 터보 인코더 장치
CN109462458B (zh) 一种多级流水电路实现并行crc的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant