CN107066413A - 一种用于处理多个总线设备数据的方法、及其总线系统 - Google Patents

一种用于处理多个总线设备数据的方法、及其总线系统 Download PDF

Info

Publication number
CN107066413A
CN107066413A CN201611256171.6A CN201611256171A CN107066413A CN 107066413 A CN107066413 A CN 107066413A CN 201611256171 A CN201611256171 A CN 201611256171A CN 107066413 A CN107066413 A CN 107066413A
Authority
CN
China
Prior art keywords
bus
data
main control
buf
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611256171.6A
Other languages
English (en)
Other versions
CN107066413B (zh
Inventor
黄昌正
林正才
周言明
唐继祖
韦伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fantasy Zhuhai Technology Co ltd
Guangzhou Huantek Co ltd
Original Assignee
Guangzhou Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Science And Technology Co Ltd filed Critical Guangzhou Science And Technology Co Ltd
Priority to CN201611256171.6A priority Critical patent/CN107066413B/zh
Publication of CN107066413A publication Critical patent/CN107066413A/zh
Application granted granted Critical
Publication of CN107066413B publication Critical patent/CN107066413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

本发明涉及一种用于处理多个总线设备数据的方法、及其总线系统，当主控模块接收到上位机发送的访问总线上设备的通讯命令时，主控模块将访问命令存储到需要访问设备所对应总线的总线命令缓存区；MCU主控芯片根据访问命令的先后顺序以轮询的方式依次将访问命令发送至各个总线上需要访问的设备，并将该命令的状态标记为正在运行状态，然后退出对总线上设备的操作，本发明通过MCU主控芯片以轮询的方式处理总线上设备的返回数据，并且主控模块连接多条总线，每条总线连接多个设备，MCU主控芯片能够访问所有总线的所有设备，无需切换，接线简单，占用资源少，并以中断方式接收设备返回的数据，不仅减少了设备成本，而且进一步提高了MCU主控芯片的处理效率。

Description

一种用于处理多个总线设备数据的方法、及其总线系统
技术领域
本发明涉及一种总线系统，尤其是一种用于处理多个总线设备数据的方法、及其总线系统。
背景技术
随着数据通信技术的发展，多机通信、多总线、多通道数据处理的应用也越来越广。所谓多通道数据处理是指多个入通道接收报文，然后通过出通道将报文发送出去。在数据通信中，经常需要对中断及各通道数据的发送等事件进行处理。在多总线通信系统中，经常需要对总线仲裁、总线切换等处理。随着VR技术的发展，对数据的实时性和可靠性以及速率都有更高的要求，现有技术存在成本高、接线复杂、数据处理效率低等缺点。
发明内容
针对现有技术的不足，本发明提供一种用于处理多个总线设备数据的方法、及其总线系统。
本发明的技术方案为：一种用于处理多个总线设备数据的方法，其特征在于：包括以下步骤：
1)、当主控模块接收到上位机发送的访问总线上设备的通讯命令时，主控模块将访问命令存储到需要访问设备所对应总线的总线命令缓存区(CMD_QUEUE_BUF)；
2)、MCU主控芯片根据访问命令的先后顺序以轮询的方式将访问命令依次发送至需要访问的总线上，并对与访问命令上的地址对应的设备进行访问，并将该命令的状态标记为正在运行状态(STAT_RUNNING)，然后退出对该总线上设备的操作，此状态则表明还在等待该总线上设备的响应或者还在处理从设备返回的数据；
3)、MCU主控芯片以中断的方式接收总线上设备返回的数据并将该返回的数据存储于该总线对应的返回数据存储区(BACK_TEMP_BUF)，等待MCU主控芯片空闲时来解析该返回的数据；
MCU主控芯片利用发送访问命令到等待设备响应的这个空闲时间去访问另外一条总线上的设备或者处理另外一条总线返回的数据；
4)、当MCU主控芯片完成所有需要访问总线上第一轮访问命令的发送后，MCU主控芯片根据步骤2)中各个总线访问命令的发送的先后顺序依次查看各个总线对应的返回数据存储区(BACK_TEMP_BUF)内是否有返回数据；
如果有数据返回则解析该返回的数据并提取有效数据存储于该总线对应的从机设备有效数据存储区(SLAVE_DAT_BUF)内，并将该命令的状态机标记为完成状态(STAT_OK)；如果超过预定时间内总线上设备还没有将数据返回，则将这条命令的状态机标记为超时状态(STAT_TIMEOUT)，如果在预订时间内总线上设备没有数据返回，则退出对该总线的访问；
5)、然后查看该总线的命令缓存区(CMD_QUEUE_BUF)当前处理命令的状态值，如果该状态值还是正在运行状态(STAT_RUNNING)，退出对该总线的操作，继续处理下一条总线；如果该状态值已经为完成状态(STAT_OK)或者超时状态(STAT_TIMEOUT)，则继续处理该总线的命令缓存区(CMD_QUEUE_BUF)的下个命令，即MCU主控芯片继续发送访问命令至该总线上的下一台需要访问的设备，并将该设备的状态标记为正在运行状态(STAT_RUNNING)，然后继续处理下一条总线；
6)、重复步骤4)和步骤5)直至轮询完所有总线上所有需要访问的设备，并将每条总线的从机设备有效数据存储区(SLAVE_DAT_BUF)的有效数据汇总到上传数据缓存区(SEND_QUEUE_BUF)；
7)、主控模块的上位机通讯接口(SEND_PROT)以DMA方式将上传数据缓存区(SEND_QUEUE_BUF)内的数据传输至上位机。
MCU主控芯片发送访问命令前，MCU主控芯片以轮询的方式先检查各个总线的事件就绪列表中是否具有最高优先级的事件；如果有最高优先级事件，则优先处理该事件，当处理完该事件则将其状态标志为完成，当事件就绪列表中的所有事件处理完，则清除所有事件的状态。
当一个最高优先级有多个事件时，则按照一个单位时间轮询处理该最高优先级的多个事件，如果一个单位时间内该多个事件还没处理完，就将这个事件运行的相关寄存器的值保存到堆栈中；然后处理下一总线的同优先级的事件；轮完所有总线的同优先级的事件后，再从堆栈中取出未处理完的事件的寄存器的值继续处理。
一种用于处理多个总线设备数据的总线系统，其特征在于；包括主控模块、与主控模块通讯连接的多条总线，每条所述的总线与多个设备通讯连接，并且每个设备都有独立的通信地址；
所述主控模块包括：
MCU主控芯片，用于控制整个系统的运行；任务的调度，所有总线的轮询，根据每个命令的处理状态(STAT_MACHINE)判断是否要继续处理该总线的数据，以及控制上传数据接口DMA的启动和关闭；
总线接口(BUS_PROT)，用于与总线通讯连接，总线接口与总线数量相对应；
总线命令缓存区(CMD_QUEUE_BUF)，每条总线接口对应一个总线命令缓冲区(CMD_QUEUE_BUF)，用于存储MCU主控芯片访问相对应总线上的设备的命令；
返回数据存储区(BACK_TEMP_BUF)，每条总线分别对应相应的返回数据存储区(BACK_TEMP_BUF)，用于存储当MCU主控芯片访问该总线上的设备时，设备对应返回的数据，MCU主控芯片通过中断方式接收从设备返回的数据；
从机设备有效数据存储区(SLAVE_DAT_BUF)，每条总线分别对应相应的从机设备有效数据存储区，用于存储MCU主控芯片处理返回数据存储区内的数据后提取的有效数据；
上传数据缓存区(SEND_QUEUE_BUF)，用于存储所有从机设备有效数据存储区(SLAVE_DAT_BUF)内存储的有效数据；
上位机通讯接口(SEND_PROT)，用于与上位机通讯连接，将上传数据缓存区(SEND_QUEUE_BUF)内存储的所有总线的有效数据发送至上位机。
本发明的有益效果为：通过MCU主控芯片以轮询的方式处理总线上设备的返回数据，并且主控模块连接多条总线，每条总线连接多个设备，MCU主控芯片能够访问所有总线的所有设备，无需切换，接线简单，占用资源少，并以中断方式接收设备返回的数据，不仅减少了设备成本，而且进一步提高了MCU主控芯片的处理效率。
附图说明
图1为本发明的结构框架图；
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明：
如图1所示，一种用于处理多个总线设备数据的方法，其特征在于：包括以下步骤：
1)、当主控模块接收到上位机发送的访问总线[A,B,C]上设备[Ai,Bj,Ck]的访问命令时，主控模块将访问命令存储到需要访问设备所对应总线的总线命令缓存区(CMD_QUEUE_BUF)；
2)、MCU主控芯片以轮询的方式首先将通讯命令发送至总线A上的设备Ai(i＝1,2,n)，并将该命令的状态标记为正在运行状态(STAT_RUNNING)，然后退出对总线A上设备Ai(i＝1,2,n)的操作；
然后继续发送访问命令到下一总线B上的设备Bj(j＝1,2,n)，并将该命令的状态也标记为正在运行状态(STAT_RUNNING)，并依次发送访问命令至总线C上的设备Ck(k＝1,2,n)，该状态表明还在等待该总线上该设备的响应或者还在处理从设备返回的数据；
3)、MCU主控芯片以中断的方式接收总线上设备返回的数据并将该返回的数据存储于返回数据存储区(BACK_TEMP_BUF)；
4)、当MCU主控芯片发送完访问总线C上的设备Ck(k＝1,2,n)的命令后，MCU主控芯片返回查看总线A对应的返回数据存储区(BACK_TEMP_BUF)内是否有返回的数据；
如果有数据返回则解析该返回的数据并提取有效数据存储于总线A对应的从机设备有效数据存储区(SLAVE_DAT_BUF)，并将该命令的状态机标记为完成状态(STAT_OK)，如果超过预定时间内总线上设备还没有将数据返回，则将这条命令的状态机标记为超时状态(STAT_TIMEOUT)，如果在预订时间内总线上设备没有数据返回，则退出对该总线A的访问；
5)、然后查看总线A的命令缓存区(CMD_QUEUE_BUF)当前处理命令的状态值，如果该状态值还是正在运行状态(STAT_RUNNING)，退出对总线A的操作，继续处理下一条总线B；如果该状态值已经为完成状态(STAT_OK)或者超时状态(STAT_TIMEOUT)，则继续处理总线A的命令缓存区(CMD_QUEUE_BUF)的下个命令，即MCU主控芯片发送访问命令至总线A上的下一台需要访问的设备Am(m＝1,2...n,m≠i)，并将该设备Am(m＝1,2...n,m≠i)的状态标记为正在运行状态(STAT_RUNNING)，然后继续处理下一条总线B；
6)、重复步骤4)和步骤5)直至需要访问的所有总线上的所有设备都轮询完，并将每条总线的从机设备有效数据存储区(SLAVE_DAT_BUF)的有效数据汇总到上传数据缓存区(SEND_QUEUE_BUF)；
7)、主控模块的上位机通讯接口(SEND_PROT)以DMA方式将上传数据缓存区(SEND_QUEUE_BUF)内的数据传输至上位机。
MCU主控芯片发送访问命令前，MCU主控芯片以轮询的方式先检查各个总线的事件就绪列表中是否具有最高优先级的事件；如果有最高优先级事件，则优先处理该事件，当处理完该事件则将其状态标志为完成，当事件就绪列表中的所有事件处理完，则清除所有事件的状态。
当一个最高优先级有多个事件时，则按照一个单位时间轮询处理该最高优先级的多个事件，如果一个单位时间内该多个事件还没处理完，就将这个事件运行的相关寄存器的值保存到堆栈中；然后处理下一总线的同优先级的事件；轮完所有总线的同优先级的事件后，再从堆栈中取出未处理完的事件的寄存器的值继续处理。
一种用于处理多个总线设备数据的总线系统，其特征在于；包括主控模块、与主控模块通讯连接的多条总线，每条所述的总线与多个设备通讯连接，并且每个设备都有独立的通信地址；
所述主控模块包括：
MCU主控芯片，用于控制整个系统的运行；任务的调度，所有总线的轮询，根据每个命令的处理状态(STAT_MACHINE)判断是否要继续处理该总线的数据，以及控制上传数据接口DMA的启动和关闭；
总线接口(BUS_PROT)，用于与总线通讯连接，总线接口与总线数量相对应；
总线命令缓存区(CMD_QUEUE_BUF)，每条总线接口对应一个总线命令缓冲区(CMD_QUEUE_BUF)，用于存储MCU主控芯片访问相对应总线上的设备的命令；
返回数据存储区(BACK_TEMP_BUF)，每条总线分别对应相应的返回数据存储区(BACK_TEMP_BUF)，用于存储当MCU主控芯片访问该总线上的设备时，设备对应返回的数据，MCU主控芯片通过中断方式接收从设备返回的数据；
从机设备有效数据存储区(SLAVE_DAT_BUF)，每条总线分别对应相应的从机设备有效数据存储区，用于存储MCU主控芯片处理返回数据存储区内的数据后提取的有效数据；
上传数据缓存区(SEND_QUEUE_BUF)，用于存储所有从机设备有效数据存储区(SLAVE_DAT_BUF)内存储的有效数据；
上位机通讯接口(SEND_PROT)，用于与上位机通讯连接，将上传数据缓存区(SEND_QUEUE_BUF)内存储的所有总线的有效数据发送至上位机。
上述实施例和说明书中描述的只是说明本发明的原理和最佳实施例，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (4)

1.一种用于处理多个总线设备数据的方法，其特征在于：包括以下步骤：
1)、当主控模块接收到上位机发送的访问总线上设备的通讯命令时，主控模块将访问命令存储到需要访问设备所对应总线的总线命令缓存区(CMD_QUEUE_BUF)；
2)、MCU主控芯片根据访问命令的先后顺序以轮询的方式依次将访问命令发送至各个总线上需要访问的设备，并将该命令的状态标记为正在运行状态(STAT_RUNNING)，然后退出对总线上设备的操作；
3)、MCU主控芯片以中断的方式接收总线上设备返回的数据并将该返回的数据存储于相应总线对应的返回数据存储区(BACK_TEMP_BUF)；
4)、当MCU主控芯片完成所有需要访问总线上第一轮访问命令的发送后，MCU主控芯片根据步骤2)中各个总线访问命令的发送的先后顺序依次查看各个总线对应的返回数据存储区(BACK_TEMP_BUF)内是否有返回数据；
如果有数据返回则解析该返回的数据并提取有效数据存储于该总线对应的从机设备有效数据存储区(SLAVE_DAT_BUF)内，并将该命令的状态机标记为完成状态(STAT_OK)；如果超过预定时间总线上设备还没有将数据返回，则将这条命令的状态机标记为超时状态(STAT_TIMEOUT)，如果在预订时间内总线上设备没有数据返回，则退出对该总线的访问；
5)、然后查看该总线的命令缓存区(CMD_QUEUE_BUF)当前处理命令的状态值，如果该状态值还是正在运行状态(STAT_RUNNING)，退出对该总线的操作，继续处理下一条总线；如果该状态值已经为完成状态(STAT_OK)或者超时状态(STAT_TIMEOUT)，则继续处理该总线的命令缓存区(CMD_QUEUE_BUF)的下个命令，即MCU主控芯片继续发送访问命令至该总线上的下一台需要访问的设备，并将该设备的状态标记为正在运行状态(STAT_RUNNING)，然后继续处理下一条总线；
6)、重复步骤4)和步骤5)直至轮询完所有总线上所有需要访问的设备，并将每条总线的从机设备有效数据存储区(SLAVE_DAT_BUF)的有效数据汇总到上传数据缓存区(SEND_QUEUE_BUF)；
7)、主控模块的上位机通讯接口(SEND_PROT)以DMA方式将上传数据缓存区(SEND_QUEUE_BUF)内的数据传输至上位机。
2.根据权利要求1所述的一种用于处理多个总线设备数据的方法，其特征在于：MCU主控芯片发送访问命令前，MCU主控芯片以轮询的方式先检查各个总线的事件就绪列表中是否具有最高优先级的事件；如果有最高优先级事件，则优先处理该事件，当处理完该事件则将其状态标志为完成，当事件就绪列表中的所有事件处理完，则清除所有事件的状态。
3.根据权利要求2所述的一种用于处理多个总线设备数据的方法，其特征在于：当一个最高优先级有多个事件时，则按照一个单位时间轮询处理该最高优先级的多个事件，如果一个单位时间内该多个事件还没处理完，就将这个事件运行的相关寄存器的值保存到堆栈中；然后处理下一总线的同优先级的事件；轮完所有总线的同优先级的事件后，再从堆栈中取出未处理完的事件的寄存器的值继续处理。
4.根据权利要求1所述的一种用于处理多个总线设备数据的总线系统，其特征在于：包括主控模块、与主控模块通讯连接的多条总线，每条所述的总线与多个设备通讯连接，并且每个设备都有独立的通信地址；
所述主控模块包括：
MCU主控芯片，用于控制整个系统的运行；任务的调度，所有总线的轮询，根据每个命令的处理状态(STAT_MACHINE)判断是否要继续处理该总线的数据，以及控制上传数据接口DMA的启动和关闭；
总线接口(BUS_PROT)，用于与总线通讯连接，总线接口与总线数量相对应；
总线命令缓存区(CMD_QUEUE_BUF)，每条总线接口对应一个总线命令缓冲区(CMD_QUEUE_BUF)，用于存储MCU主控芯片访问相对应总线上的设备的命令；
返回数据存储区(BACK_TEMP_BUF)，每条总线分别对应相应的返回数据存储区(BACK_TEMP_BUF)，用于存储当MCU主控芯片访问该总线上的设备时，设备对应返回的数据，MCU主控芯片通过中断方式接收从设备返回的数据；
从机设备有效数据存储区(SLAVE_DAT_BUF)，每条总线分别对应相应的从机设备有效数据存储区，用于存储MCU主控芯片处理返回数据存储区内的数据后提取的有效数据；
上传数据缓存区(SEND_QUEUE_BUF)，用于存储所有从机设备有效数据存储区(SLAVE_DAT_BUF)内存储的有效数据；
上位机通讯接口(SEND_PROT)，用于与上位机通讯连接，将上传数据缓存区(SEND_QUEUE_BUF)内存储的所有总线的有效数据发送至上位机。
CN201611256171.6A 2016-12-30 2016-12-30 一种用于处理多个总线设备数据的方法及其总线系统 Active CN107066413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611256171.6A CN107066413B (zh) 2016-12-30 2016-12-30 一种用于处理多个总线设备数据的方法及其总线系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611256171.6A CN107066413B (zh) 2016-12-30 2016-12-30 一种用于处理多个总线设备数据的方法及其总线系统

Publications (2)

Publication Number Publication Date
CN107066413A true CN107066413A (zh) 2017-08-18
CN107066413B CN107066413B (zh) 2023-11-24

Family

ID=59624071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611256171.6A Active CN107066413B (zh) 2016-12-30 2016-12-30 一种用于处理多个总线设备数据的方法及其总线系统

Country Status (1)

Country Link
CN (1) CN107066413B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107733999A (zh) * 2017-09-22 2018-02-23 广东雅达电子股份有限公司 一种防火门监控模块的分时响应通讯方式
CN111737173A (zh) * 2020-06-24 2020-10-02 浪潮(北京)电子信息产业有限公司 I2c总线通信控制方法、装置、系统及可读存储介质
CN114326526A (zh) * 2021-12-31 2022-04-12 福建新大陆支付技术有限公司 自动售货机、指令解析方法、存储介质及其从设备
CN117240651A (zh) * 2023-11-14 2023-12-15 广东宝莱特医用科技股份有限公司 查询设备上线的方法、遥测系统、电子设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415369B1 (en) * 2000-08-29 2002-07-02 Agere Systems Guardian Corp. Shared devices and memory using split bus and time slot interface bus arbitration
US20080315934A1 (en) * 2005-03-29 2008-12-25 Bernhard Engl Integrated Circuit Comprising a Mixed Signal Single-Wire Interface and Method for Operating the Same
CN101430739A (zh) * 2008-12-04 2009-05-13 中国科学院计算技术研究所 一种集成芯片参数配置的系统及方法
CN102103565A (zh) * 2009-12-21 2011-06-22 上海奇码数字信息有限公司 先进高性能系统总线连接装置及连接方法
CN104536328A (zh) * 2014-11-04 2015-04-22 安徽国科电力设备有限公司 一种总线操作器件串口资源的扩展模块
US20160140077A1 (en) * 2014-11-13 2016-05-19 Renesas Electronics Corporation Serial communication system, communication control unit, and electronic device
WO2016106911A1 (zh) * 2014-12-30 2016-07-07 北京兆易创新科技股份有限公司 一种mcu芯片的信息保护方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415369B1 (en) * 2000-08-29 2002-07-02 Agere Systems Guardian Corp. Shared devices and memory using split bus and time slot interface bus arbitration
US20080315934A1 (en) * 2005-03-29 2008-12-25 Bernhard Engl Integrated Circuit Comprising a Mixed Signal Single-Wire Interface and Method for Operating the Same
CN101430739A (zh) * 2008-12-04 2009-05-13 中国科学院计算技术研究所 一种集成芯片参数配置的系统及方法
CN102103565A (zh) * 2009-12-21 2011-06-22 上海奇码数字信息有限公司 先进高性能系统总线连接装置及连接方法
CN104536328A (zh) * 2014-11-04 2015-04-22 安徽国科电力设备有限公司 一种总线操作器件串口资源的扩展模块
US20160140077A1 (en) * 2014-11-13 2016-05-19 Renesas Electronics Corporation Serial communication system, communication control unit, and electronic device
WO2016106911A1 (zh) * 2014-12-30 2016-07-07 北京兆易创新科技股份有限公司 一种mcu芯片的信息保护方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王绮卉等: "基于HKS1553BCRT芯片的1553B总线通信软件设计", 《计算机技术与发展》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107733999A (zh) * 2017-09-22 2018-02-23 广东雅达电子股份有限公司 一种防火门监控模块的分时响应通讯方式
CN111737173A (zh) * 2020-06-24 2020-10-02 浪潮(北京)电子信息产业有限公司 I2c总线通信控制方法、装置、系统及可读存储介质
US11726946B2 (en) 2020-06-24 2023-08-15 Inspur (Beijing) Electronic Information Industry Co., Ltd. I2C bus communication control method, device and system, and readable storage medium
CN114326526A (zh) * 2021-12-31 2022-04-12 福建新大陆支付技术有限公司 自动售货机、指令解析方法、存储介质及其从设备
CN117240651A (zh) * 2023-11-14 2023-12-15 广东宝莱特医用科技股份有限公司 查询设备上线的方法、遥测系统、电子设备和存储介质
CN117240651B (zh) * 2023-11-14 2024-03-22 广东宝莱特医用科技股份有限公司 查询设备上线的方法、遥测系统、电子设备和存储介质

Also Published As

Publication number Publication date
CN107066413B (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
CA2124452C (en) Method and apparatus for processing data within stations of a communication network
US7941569B2 (en) Input/output tracing in a protocol offload system
EP2406723B1 (en) Scalable interface for connecting multiple computer systems which performs parallel mpi header matching
US8521934B1 (en) Multi-port context-based host controller
US8576864B2 (en) Host ethernet adapter for handling both endpoint and network node communications
KR102427550B1 (ko) 재구성 가능한 멀티 포트들을 구비한 PCIe 스토리지 시스템을 위한 서비스 품질을 인식하는 입출력 관리
CN107066413A (zh) 一种用于处理多个总线设备数据的方法、及其总线系统
JPH04230557A (ja) 直接メモリアクセス・コントローラ
US8521930B1 (en) Method and apparatus for scheduling transactions in a host-controlled packet-based bus environment
US20110119557A1 (en) Data Transmission Methods and Universal Serial Bus Host Controllers Utilizing the Same
WO2002047355A1 (en) Intercommunication preprocessor
CN107562672A (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
JP3290302B2 (ja) データの交換処理方法及び装置
JPH05216688A (ja) 共有リソースを割り付けるための決定論的方法
US8090893B2 (en) Input output control apparatus with a plurality of ports and single protocol processing circuit
US20080183921A1 (en) Serial advanced technology attachment (SATA) frame information structure (FIS) processing
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
US20070028015A1 (en) System and method for processing data streams
CN206479978U (zh) 一种用于处理多个总线设备数据的总线系统
CN102761488A (zh) 一种高速全双工交换以太网控制器
GB2423165A (en) Host controller interface for packet-based timeshared bus
EP1895429B1 (en) Transmission control device and transmission control method
US20040230717A1 (en) Processing device
CN109151316A (zh) 一种基于fpga的多工业相机数据调度装置
KR102326892B1 (ko) 적응형 트랜잭션 처리 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231025

Address after: Room 116-2, 1st Floor, No. 198 Xinghua Road, Xiangzhou District, Zhuhai City, Guangdong Province, 519099

Applicant after: Fantasy (Zhuhai) Technology Co.,Ltd.

Applicant after: GUANGZHOU HUANTEK Co.,Ltd.

Address before: Room 01, 17 / F, Xingguang Yingjing, 119 Shuiyin Road, Yuexiu District, Guangzhou City, Guangdong Province 510075

Applicant before: GUANGZHOU HUANTEK Co.,Ltd.

GR01 Patent grant
GR01 Patent grant