CN107054251A - 一种锁存电路以及车辆控制系统 - Google Patents

Abstract

本申请公开了一种锁存电路以及车辆控制系统，该锁存电路包括：逻辑控制模块、状态锁存模块以及输出控制模块，逻辑控制模块的输入端与处理器相连，输出端与状态锁存模块的输入端相连，处理器输出逻辑控制信号至逻辑控制模块，使得逻辑控制模块控制状态锁存模块对第一控制信号进行锁存；状态锁存模块的输出端与输出控制模块的输入端相连，用于将第一控制信号输入至输出控制模块；输出控制模块在第一控制信号的作用下输出第二控制信号，第二控制信号用于控制车辆部件。锁存电路在处理器正常工作时，对输出控制模块的输入信号进行锁存，处理器异常时，将锁存的信号输入至输出控制模块，使得输出控制模块可以输出控制信号，以控制车辆部件的正常运行。

Description

一种锁存电路以及车辆控制系统

技术领域

本申请涉及车辆安全控制领域，尤其涉及一种锁存电路以及车辆控制系统。

背景技术

通常，汽车内部的控制系统可以包含多个控制电路，每一个控制电路可以在控制系统的控制下输出控制信号，控制信号可以控制汽车中相应汽车部件的运行。例如，针对用于控制汽车发动机的控制电路，该控制电路可以在汽车内部控制系统的控制下输出用于启动汽车发动机的控制信号，使得汽车由静止状态进入行驶状态。

在实际应用场景中，通常由控制系统内部的处理器控制上述控制电路输出控制信号，但是，在处理器控制上述控制电路的过程中，处理器会不可避免的出现异常的情况，例如，处理器内部运行的程序出现错误，处理器输出的信号不稳定，等。在处理器出现上述异常情况时，控制系统通常将处理器内部的软件或硬件进行复位，以便于对处理器出现的异常进行修复。

但是，在对控制系统内部的处理器进行复位处理时，处理器将无法正常对控制电路进行控制，使得控制电路无法对外输出控制信号，进而影响汽车部件的正常运行。除此之外，在对处理器进行复位处理时，如果汽车处于行驶状态，将导致汽车无法正常行驶，甚至导致汽车存在安全风险。

由此可见，亟需一种锁存电路以及车辆控制系统，用于解决现有技术中存在的上述问题。

发明内容

本申请实施例提供一种锁存电路以及车辆控制系统，用于解决现有技术中在车辆内部的处理器出现异常时，由于处理器不能正常对车辆中的控制电路进行控制，导致车辆部件不能正常运行的问题。

本申请实施例提供一种锁存电路，包括：逻辑控制模块、状态锁存模块以及输出控制模块，其中：

所述逻辑控制模块的输入端与处理器相连，输出端与所述状态锁存模块的输入端相连，所述处理器输出逻辑控制信号至所述逻辑控制模块，使得所述逻辑控制模块控制所述状态锁存模块对第一控制信号进行锁存；

所述状态锁存模块的输出端与所述输出控制模块的输入端相连，用于将锁存的所述第一控制信号输入至所述输出控制模块；

所述输出控制模块在所述第一控制信号的作用下输出第二控制信号，所述第二控制信号用于控制车辆部件。

本申请实施例还提供一种车辆控制系统，所述车辆控制系统包括上述记载的所述锁存电路。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：

本申请实施例提供的锁存电路，包含逻辑控制模块、状态锁存模块以及输出控制模块，其中，所述逻辑控制模块可以控制所述状态锁存模块对输入所述输出控制模块的第一控制信号进行锁存，所述输出控制模块可以在所述第一控制信号的作用下输出第二控制信号，所述第二控制信号用于控制车辆部件的运行。这样，在车辆内部的处理器正常工作时，锁存电路可以对车辆内部输出控制模块的输入信号进行锁存，在处理器出现异常时，锁存电路可以将锁存的信号输入至输出控制模块，使得输出控制模块可以输出控制信号，进而控制车辆部件的正常运行，相比于现有技术而言，本申请实施例提供的锁存电路可以在车辆内部的处理器出现异常时，有效保证车辆部件的正常运行，除此之外，还可以有效消除车辆潜在的安全风险。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种锁存电路的结构示意图；

图2为本申请实施例提供的另一种锁存电路的结构示意图；

图3为本申请实施例提供的又一种锁存电路的结构示意图；

图4为本申请实施例提供的再一种锁存电路的结构示意图；

图5为本申请实施例提供的第五种锁存电路的结构示意图；

图6为本申请实施例提供的第六种锁存电路的结构示意图；

图7为本申请实施例提供的一种车辆控制系统的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例提供的锁存电路，可以应用于车辆内部的控制系统，所述控制系统内部可以包含处理器，所述车辆可以是汽车，也可以是其他包含可以对车辆部件进行控制的控制电路的车辆，这里不做具体限定，所述汽车可以是内燃机汽车，也可以是电动汽车，还可以是混合动力的汽车，这里也不做具体限定。

本申请实施例提供的锁存电路，在所述处理器正常工作时，可以对控制车辆部件的控制信号进行锁存，并可以输出该控制信号以控制汽车部件的运行；在所述处理器出现异常时，所述锁存电路可以输出锁存的信号，进而保证该车辆部件的正常运行。

以下结合附图，详细说明本申请各实施例提供的技术方案。

实施例1

图1为本申请实施例提供的一种锁存电路的结构示意图。所述锁存电路如下所述。

图1所示的锁存电路可以包含逻辑控制模块11、状态锁存模块12以及输出控制模块13，其中：

所述逻辑控制模块11的输入端与车辆内部的处理器相连，输出端与所述状态锁存模块12的输入端相连，所述状态锁存模块12的输出端与所述输出控制模块13的输入端相连，所述输出控制模块13用于输出第二控制信号，所述第二控制信号可以控制车辆部件的运行。

在现有技术中，所述输出控制模块13可以视为车辆内部的控制电路。在车辆内部的处理器正常工作时，可以将所述第一控制信号输入至所述输出控制模块13，使得所述输出控制模块13可以输出所述第二控制信号，以控制车辆部件的运行；在处理器出现异常时，处理器无法将所述第一控制信号输入至所述输出控制模块13，使得所述输出控制模块13无法输出所述第二控制信号，进而导致车辆部件不能正常运行。

与现有技术相比，在本申请实施例中，所述逻辑控制模块11可以与车辆内部的处理器相连，这样，在处理器正常工作时，所述处理器可以向所述逻辑控制模块11输入逻辑控制信号，使得所述逻辑控制模块11可以控制所述状态锁存模块12输出所述第一控制信号至所述输出控制模块13，并控制所述状态锁存模块12对所述第一控制信号进行锁存，所述输出控制模块13在所述第一控制信号的作用下，输出所述第二控制信号，进而控制车辆部件的运行。

当所述处理器在工作过程中出现异常时，由于所述状态锁存模块12已对所述第一控制信号进行锁存，因此，所述状态锁存模块12可以将所述第一控制信号继续输入至所述输出控制模块13，使得所述输出控制模块13在所述第一控制信号的作用下可以输出所述第二控制信号，进而控制车辆部件保持正常运行的状态。

本申请实施例提供的锁存电路，在车辆内部的处理器正常工作时，锁存电路可以对车辆内部输出控制模块的输入信号进行锁存，在处理器出现异常时，锁存电路可以将锁存的信号输入至输出控制模块，使得输出控制模块可以输出控制信号，进而控制车辆部件的正常运行，相比于现有技术而言，本申请实施例提供的技术方案可以在车辆内部的处理器出现异常时，有效保证车辆部件的正常运行，除此之外，还可以有效消除车辆潜在的安全风险。

实施例2

图2为本申请实施例提供的另一种锁存电路的结构示意图。所述锁存电路如下所述。

图2所示的锁存电路包含逻辑控制模块21、状态锁存模块22以及输出控制模块23，其中：

逻辑控制模块21包括第一NPN三极管Q1以及第一电阻R1，状态锁存模块22包括第二PNP三极管Q2、第三NPN三极管Q3、第二电阻R2、第三电阻R3以及第一电源VB，输出控制模块23包括第四NPN三极管Q4、N型场效应管M1、第四电阻R4以及第五电阻R5。

本申请实施例提供的所述锁存电路包含的各元器件的连接结构如下：

第一NPN三极管Q1的基极与第一通用输入/输出GPIO端口GPIO1相连，发射极接地，集电极与第一电阻R1的一端相连；

第二PNP三极管Q2的基极与第一电阻R1的另一端、第二电阻R2的一端、第三电阻R3的一端相连，发射极与第三电阻R3的另一端以及第一电源VB相连，集电极与第三NPN三极管Q3的基极以及第四NPN三极管Q4的基极相连；

第三NPN三极管Q3的集电极与第二电阻R2的另一端相连，发射极接地；

第四NPN三极管Q4的集电极与第五电阻R5的一端相连，发射极接地；

N型场效应管M1的栅极与第五电阻R5的另一端、第四电阻R1的一端相连，漏极与第四电阻R4的另一端以及第一电源VB相连，N型场效应管M1的源极输出所述第二控制信号。

本申请实施例中，第一GPIO端口GPIO1可以与车辆内部的处理器连接。

本申请实施例提供的所述锁存电路的工作原理如下所述：

在所述处理器正常工作时，所述处理器可以向第一GPIO端口GPIO1输入高电平：

这样，第一NPN三极管Q1处于导通状态，第一NPN三极管Q1、第一电阻R1、第三电阻R3以及第一电源VB组成电路回路，在该回路中，第一电源VB大于第二PNP三极管Q2的基极处的电压，第二PNP三极管Q2处于导通状态；

在第二PNP三极管Q2处于导通状态时，第二PNP三极管Q2的集电极的电流大于零，使得第三NPN三极管Q3处于导通状态，第三NPN三极管Q3、第二电阻R2、第三电阻R3以及第一电源VB组成电路回路；

由于第二PNP三极管Q2的集电极的电流大于零，因此，第四NPN三极管Q4处于导通状态，第四NPN三极管Q4、第四电阻R4、第五电阻R5以及第一电源VB组成电路回路，在该回路中，第一电源VB大于N型场效应管M1的栅极处的电压，N型场效应管M1处于导通状态，使得N型场效应管M1源极输出所述第二控制信号。

需要说明的是，本申请实施例中，第二PNP三极管Q2的集电极向第四NPN三极管Q4的基极输入的电流信号可以视为所述第一控制信号，第四NPN三极管Q4在所述第一控制信号的作用下，控制N型场效应管M1的源极输出所述第二控制信号，控制车辆部件的正常运行。

本申请实施例中，N型场效应管M1处于导通状态后，可以视为开关，也就是说，此时，所述第二控制信号可以视为第一电源VB。

在所述处理器出现异常时，可以视为所述处理器向第一GPIO端口GPIO1输入低电平：

这样，第一NPN三极管Q1处于截止状态，第一NPN三极管Q1、第一电阻R1、第三电阻R3以及第一电源VB组成电路回路断路，但是此时，由于第一GPIO端口GPIO1处的低电平对第三NPN三极管Q3、第二电阻R2、第三电阻R3以及第一电源VB组成电路回路没有影响，因此，第二PNP三极管Q2仍处于导通状态；

由于第二PNP三极管Q2仍处于导通状态，所以第二PNP三极管Q2的集电极的电流大于零，该电流信号(即所述第一控制信号)可以继续输入至第四NPN三极管Q4的基极，使得第四NPN三极管Q4处于导通状态，进而使得第四NPN三极管Q4在所述第一控制信号的作用下，控制N型场效应管M1的源极输出所述第二控制信号，控制车辆部件的正常运行。

本申请实施例提供的锁存电路，当处理器正常工作时，第一PGIO端口GPIO1输入高电平，所述逻辑控制模块21可以控制所述状态锁存模块22向所述输出控制模块输入所述第一控制信号，控制车辆部件的运行，并对所述第一控制信号进行锁存；当处理器出现异常时，第一PGIO端口GPIO1输入低电平，所述状态锁存模块22中第二PNP三极管Q2的集电极可以将所述第一控制信号输入至所述第四NPN三极管的基极，所述第四NPN三极管Q4处于导通状态，所述输出控制模块23在所述第一控制信号的作用下使得N型场效应管M1导通，进而输出所述第二控制信号，控制车辆部件保持正常运行的状态。

实施例3

本申请实施例提供了一种锁存电路的结构示意图，所述锁存电路如下所述。

如图3所示，图3中的锁存电路包含逻辑控制模块21、状态锁存模块22以及输出控制模块23。

需要说明的是，本申请实施例提供的所述锁存电路，相比于上述实施例2记载的所述锁存电路，分别在四个三极管的基极处各增加一个电阻，具体地：

相比于上述实施例2记载的锁存电路，本申请实施例提供的锁存电路中，逻辑控制模块21还包括第六电阻R6，状态锁存模块22还包括第七电阻R7、第八电阻R8，输出控制模块23还包括第九电阻R9，其中：

第六电阻R6的一端与第一GPIO端口GPIO1相连，另一端与第一NPN三极管Q1的基极相连；

第七电阻R7的一端与第一电阻R1的另一端相连，另一端与第二PNP三极管Q2的基极相连；

第八电阻R8的一端第二PNP三极管Q2的集电极相连，另一端与第三NPN三极管Q3的基极相连；

第九电阻R9的一端与第二PNP三极管Q2的集电极相连，另一端与第四NPN三极管Q4的基极相连。

针对第六电阻R6而言，由于第六电阻R6位于第一NPN三极管Q1的基极与第一GPIO端口GPIO1之间，因此，在向第一GPIO端口GPIO1输入高电平时，第六电阻R6可以起到分压的作用，进而减小流经第一PNP三极管Q1的电流，保证第一PNP三极管Q1不会由于流过的电流过大被击穿，即第六电阻R6对第一PNP三极管Q1起保护作用。

针对第七电阻R7而言，在第一NPN三极管Q1、第一电阻R1、第三电阻R3、第七电阻R7以及第一电源VB组成电路回路时，由于第七电阻R7的分压作用，第七电阻R7也可以对第二PNP三极管Q2起保护作用。

同样的，针对第八电阻R8而言，第八电阻R8可以对第三NPN三极管Q3起保护作用；针对第九电阻R9而言，第九电阻R9可以对第四NPN三极管Q4起保护作用。

需要说明的是，图3所示的所述锁存电路的工作原理与上述实施例2记载的所述锁存电路的工作原理相同，这里不在重复描述。

本申请实施例提供的所述锁存电路，在车辆部件运行的过程中，如果车辆内部的处理器出现异常，可以有效保证车辆部件的正常运行，除此之外，本申请实施例提供的所述锁存电路，在所述锁存电路工作的过程中，还可以保证所述锁存电路中包含的四个三极管不被击穿。

实施例4

本申请实施例提供了一种锁存电路的结构示意图，所述锁存电路如下所述。

如图4所示，图4中的锁存电路包含逻辑控制模块21、状态锁存模块22以及输出控制模块23。

需要说明的是，本申请实施例提供的所述锁存电路，相比于上述实施例3记载的所述锁存电路，在所述逻辑控制模块增加了一个三极管以及一个电阻。具体地：

相比于上述实施例3记载的锁存电路，本申请实施例提供的锁存电路中，所述逻辑控制模块21还包括：第五NPN三极管Q5以及第十电阻R10，其中：

第五NPN三极管Q5的基极与第十电阻R10的一端相连，集电极与第一NPN三极管Q1的集电极相连，发射极接地；

第十电阻R10的另一端与第二PGIO端口GPIO2相连。

在本申请实施例中，第二PGIO端口GPIO2也可以与车辆内部的处理器相连。

所述处理器在向第二PGIO端口GPIO2输入高电平时，第五NPN三极管Q5处于导通状态，进而使得所述第二PNP三极管Q2处于导通状态，基于上述实施例2记载的内容，在所述第二PNP三极管Q2处于导通状态时，所述状态锁存模块22可以对所述第一控制信号进行锁存，所述输出控制模块23可以输出所述第二控制信号，以控制车辆部件的正常运行。

针对第十电阻R10而言，在向第二PGIO端口GPIO2输入高电平时，第十电阻R10可以对所述第五NPN三极管起到保护作用。

需要说明的是，本申请实施例提供的所述锁存电路包含第一PGIO端口GPIO1端口以及第二PGIO端口GPIO2，这两个端口均可以与车辆内部的处理器相连，在实际应用中，向其中任何一个端口施加高电平，均可以使得所述逻辑控制模块21控制所述状态控制模块22对所述第一控制信号进行锁存，并且，在所述处理器出现异常时，只有在输入至两个端口的电平均为低电平的情况下，所述锁存电路才使用所述状态锁存模块22锁存的所述第一控制信号控制所述输出控制模块23输出所述第二控制信号，这样，可以提高车辆部件在运行过程中车辆的安全性。

在实际应用中，针对本申请实施例提供的所述锁存电路，车辆内部的处理器可以只向所述第一GPIO端口GPIO1输入高电平，也可以只向所述第二GPIO端口GPIO2输入高电平，还可以同时向所述第一GPIO端口GPIO1以及所述第二GPIO端口GPIO2输入高电平，这里不做具体限定。

本申请实施例提供的所述锁存电路，在车辆部件运行的过程中，如果车辆内部的处理器出现异常，可以有效保证车辆部件的正常运行，除此之外，本申请实施例提供的所述锁存电路，还可以提高车辆部件运行过程中车辆的安全性。

实施例5

图5为本申请实施例提供的第五种锁存电路的结构示意图，所述锁存电路如下所述。

如图5所示，图5中的锁存电路包含逻辑控制模块21、状态锁存模块22以及输出控制模块23。

需要说明的是，本申请实施例提供的所述锁存电路，相比于上述实施例4记载的所述锁存电路，在所述逻辑控制模块增加了三个三极管、三个电阻以及一个电源，具体地：

所述逻辑控制模块21还包括：第六NPN三极管Q6、第七PNP三极管Q7、第八PNP三极管Q8、第十一电阻R11、第十二电阻R12、第十三电阻R13以及第二电源VCC，其中：

第六NPN三极管Q6的基极与第八PNP三极管Q8的集电极相连，集电极与第十二电阻R12的一端相连，发射极接地；

第七PNP三极管Q7的基极与第十二电阻R12的另一端以及第十三电阻R13的一端相连，集电极与第一电阻R1的另一端相连，发射极与第十三电阻R13的另一端以及第一电源VB相连；

第八PNP三极管Q8的基极与第三GPIO端口GPIO3以及第十一电阻R11的一端相连，发射极与第十一电阻R11的另一端以及第二电源VCC相连。

相比于图4所示的锁存电路，本申请实施例中的所述锁存电路，可以控制所述状态锁存模块22对所述第一控制信号进行锁存，并且，还可以控制所述状态锁存模块22不输出所述第一控制信号，即控制状态锁存模块22输入所述输出控制模块23的信号为零，进而使得所述输出控制模块23输出信号为零，车辆部件停止运行。

本申请实施例中，第三GPIO端口GPIO3可以与车辆内部的处理器相连，所述锁存电路的具体工作原理如下所述：

所述处理器向第三GPIO端口GPIO3输入高电平，且向第一GPIO端口GPIO1以及第二GPIO端口GPIO2输入低电平时：

由于第八PNP三极管Q8的基极电压大于所述第二电源VCC，因此，第八PNP三极管Q8处于截止状态，这样，第八PNP三极管Q8的集电极的电流为零，第六NPN三极管Q6处于截止状态，进而第七PNP三极管Q7的基极电压可以视为无穷大，第七PNP三极管Q7处于截止状态。

由于第一NPN三极管Q1以及第五NPN三极管Q5的基极电压均为低电平，因此，第一NPN三极管Q1以及第五NPN三极管Q5均处于截止状态，此时，如果所述状态锁存模块22没有对所述第一控制信号进行锁存，那么，第二PNP三极管Q2以及第三NPN三极管均处于截止状态，所述状态锁存模块22输出信号为零，所述输出控制模块23输出的信号也为零，车辆部件不运行；如果所述状态锁存模块22已预先对所述第一控制信号进行锁存，那么，所述状态锁存模块22可以输出所述第一控制信号，所述输出控制模块23在所述第一控制信号输出所述第二控制信号，车辆部件可以正常运行

所述处理器向第三GPIO端口GPIO3输入高电平，且向第一GPIO端口GPIO1和/或第二GPIO端口GPIO2输入高电平时：

基于上述记载的内容，第六NPN三极管Q6、第七PNP三极管Q7以及第八PNP三极管Q8处于截止状态。

此时，由于第一NPN三极管和/或第五NPN三极管处于导通状态，这样，基于上述实施例2记载的内容，所述状态锁存模块22可以对所述第一控制信号进行锁存，并使得所述输出控制模块23输出所述第二控制信号，车辆部件可以正常运行。

所述处理器向第三GPIO端口GPIO3输入低电平，且向第一GPIO端口GPIO1和/或第二GPIO端口GPIO2输入高电平时：

由于第八PNP三极管Q8的基极电压小于所述第二电源VCC，因此，第八PNP三极管Q8处于导通状态，此时，由于第八PNP三极管Q8的集电极电流大于零，第六NPN三极管Q6处于导通状态，第六NPN三极管Q6、第十二电阻R12、第十三电阻R13以及第一电源VB组成电路回路，第七PNP三极管Q7基极处的电压小于发射极的第一电源VB的电压，第七PNP三极管Q7处于导通状态，第七PNP三极管Q7集电极处的电压接近所述第一电源VB的电压，这样，针对第二PNP三极管Q2而言，由于基极电压近似等于发射极电压，因此，第二PNP三极管Q2处于截止状态，所述状态锁存模块22输出的信号为零，进而所述输出控制模块23输出的信号为零，车辆部件不运行。

此时，第一NPN三极管Q1和/或第五NPN三极管Q5处于导通状态，但是，由于第七PNP三极管Q7集电极处的电压接近第一电源VB的电压，因此，第二PNP三极管Q2处于截止状态不变，所述状态锁存模块22输出的信号为零，进而所述输出控制模块23输出的信号为零，车辆部件不运行。

所述处理器向第三GPIO端口GPIO3输入低电平，且向第一GPIO端口GPIO1以及第二GPIO端口GPIO2输入低电平时：

基于上述记载的内容，第七PNP三极管Q7处于导通状态，第二PNP三极管Q2处于截止状态，所述状态锁存模块22输出的信号为零，进而所述输出控制模块23输出的信号为零，车辆部件不运行。

此时，第一NPN三极管Q1以及第五NPN三极管Q5处于截止状态。

基于上述记载的所述锁存电路的工作原理，在实际应用中，所述第三GPIO端口GPIO3可以视为车辆的总电源，所述第一GPIO端口GPIO1以及所述第二GPIO端口GPIO2可以视为控制车辆部件的分电源。

这样，用户在使用车辆并启动相应车辆部件时，可以向所述第三GPIO端口GPIO3输入高电平，且向所述第一GPIO端口GPIO1和/或所述第二GPIO端口GPIO2输入高电平；在用户需要停止运行车辆部件时，可以向所述第三GPIO端口GPIO3输入低电平，此时，无论向所述第一GPIO端口GPIO1和/或所述第二GPIO端口GPIO2输入高电平还是低电平，均可以实现停止运行车辆部件的目的。

本申请实施例提供的锁存电路，在车辆部件运行的过程中，如果车辆内部的处理器出现异常，可以有效保证车辆部件的正常运行，除此之外，在需要停止运行车辆部件时，本申请实施例提供的所述锁存电路可以控制输入至车辆部件的控制信号为零，进而停止运行车辆部件。

实施例6

图6为本申请实施例提供的第六种锁存电路的结构示意图，所述锁存电路如下所述。

如图6所示，图6中的锁存电路包含逻辑控制模块21、状态锁存模块22以及输出控制模块23。

需要说明的是，本申请实施例提供的所述锁存电路，相比于上述实施例5记载的所述锁存电路，在所述逻辑控制模块增加了一个三极管以及一个电阻，具体地：

所述逻辑控制模块还包括：第九NPN三极管Q9以及第十四电阻R14，其中：

第九NPN三极管Q9的基极与第四GPIO端口GPIO4以及第十四电阻R14的一端相连，集电极与第六NPN三极管Q6的基极相连，发射极与第八PNP三极管Q8的集电极以及第十四电阻P14的另一端相连。

本申请实施例中，第四GPIO端口GPIO4也可以与车辆内部的处理器相连，并且，基于上述实施例5记载的内容，所述处理器向第三GPIO端口GPIO3以及第四GPIO端口GPIO4中任意一个端口输入高电平时，第七PNP三极管Q7处于截止状态，此时，所述逻辑控制模块21可以控制所述状态锁存模块22对所述第一控制信号进行锁存；所述处理器向第三GPIO端口GPIO3以及第四GPIO端口GPIO4均输入低电平时，第七PNP三极管Q7处于导通状态，此时，所述逻辑控制模块21可以控制所述状态锁存模块22输出信号为零，进而控制所述输出控制模块23输出信号为零，车辆部件停止运行，这样，在需要运行或停止车辆部件时，可以增加车辆的安全性。

其中，所述处理器向第三GPIO端口GPIO3和/或第四GPIO端口GPIO4输入高电平时所述锁存电路的工作原理，以及向第三GPIO端口GPIO3以及第四GPIO端口GPIO4均输入低电平时所述锁存电路的工作原理，与上述实施例5记载的所述锁存电路的工作原理相同，这里不再重复描述。

本申请实施例提供的所述电路，在车辆部件运行的过程中，如果车辆内部的处理器出现异常，可以有效保证车辆部件的正常运行，除此之外，在需要停止运行车辆部件时，本申请实施例提供的所述锁存电路可以控制输入至车辆部件的控制信号为零，进而停止运行车辆部件，并且，本申请实施例提供的所述锁存电路，在运行以及停止车辆部件时可以提高车辆的安全性。

实施例7

本申请实施例提供一种车辆控制系统，图7为本申请实施例提供的一种车辆控制系统的结构示意图。所述车辆控制系统包括上述实施例记载的所述锁存电路。

图7所示的车辆控制系统中可以包含处理器71以及锁存电路72，其中，在处理器71正常工作时，处理器71可以控制锁存电路72对控制车辆部件的控制信号进行锁存，在处理器71出现异常时，锁存电路72可以很据锁存的控制信号，控制车辆部件的正常运行。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种锁存电路，其特征在于，所述锁存电路包括逻辑控制模块、状态锁存模块以及输出控制模块，其中：

所述逻辑控制模块的输入端与处理器相连，输出端与所述状态锁存模块的输入端相连，所述处理器输出逻辑控制信号至所述逻辑控制模块，使得所述逻辑控制模块控制所述状态锁存模块对第一控制信号进行锁存；

所述状态锁存模块的输出端与所述输出控制模块的输入端相连，用于将锁存的所述第一控制信号输入至所述输出控制模块；

所述输出控制模块在所述第一控制信号的作用下输出第二控制信号，所述第二控制信号用于控制车辆部件。

2.如权利要求1所述的锁存电路，其特征在于，所述逻辑控制模块包括第一NPN三极管以及第一电阻，所述状态锁存模块包括第二PNP三极管、第三NPN三极管、第二电阻、第三电阻以及第一电源，所述输出控制模块包括第四NPN三极管、N型场效应管、第四电阻以及第五电阻，其中：

所述第一NPN三极管的基极与第一通用输入/输出GPIO端口相连，发射极接地，集电极与所述第一电阻的一端相连；

所述第二PNP三极管的基极与所述第一电阻的另一端、所述第二电阻的一端、所述第三电阻的一端相连，发射极与所述第三电阻的另一端以及所述第一电源相连，集电极与所述第三NPN三极管的基极以及所述第四NPN三极管的基极相连，所述第二PNP三极管的集电极将所述第一控制信号输入至所述第四NPN三极管的基极；

所述第三NPN三极管的集电极与所述第二电阻的另一端相连，发射极接地；

所述第四NPN三极管的集电极与所述第五电阻的一端相连，发射极接地；

所述N型场效应管的栅极与所述第五电阻的另一端以及所述第四电阻的一端相连，漏极与所述第四电阻的另一端以及所述第一电源相连，所述N型场效应管的源极输出所述第二控制信号；

当所述第一PGIO端口输入高电平时，所述逻辑控制模块控制所述状态锁存模块对所述第一控制信号进行锁存。

3.如权利要求2所述的锁存电路，其特征在于，所述逻辑控制模块还包括：第六电阻，其中：

所述第六电阻的一端与所述第一GPIO端口相连，另一端与所述第一NPN三极管的基极相连。

4.如权利要求3所述的锁存电路，其特征在于，所述状态锁存模块还包括：第七电阻和第八电阻，其中：

所述第七电阻的一端与所述第一电阻的另一端相连，另一端与所述第二PNP三极管的基极相连；

所述第八电阻的一端所述第二PNP三极管的集电极相连，另一端与所述第三NPN三极管的基极相连。

5.如权利要求4所述的锁存电路，其特征在于，所述输出控制模块还包括：第九电阻，其中：

所述第九电阻的一端与所述第二PNP三极管的集电极相连，另一端与所述第四NPN三极管的基极相连。

6.如权利要求2至5任一项所述的锁存电路，其特征在于，所述逻辑控制模块还包括：第五NPN三极管，其中：

所述第五NPN三极管的基极与第二PGIO端口相连，集电极与所述第一NPN三极管的集电极相连，发射极接地；

当所述第二PGIO端口输入高电平和/或所述第一PGIO端口输入高电平时，所述逻辑控制模块控制所述状态锁存模块对所述第一控制信号进行锁存。

7.如权利要求6所述的锁存电路，其特征在于，所述逻辑控制模块还包括：第十电阻，其中：

所述第十电阻的一端与所述第二PGIO端口相连，另一端与所述第五NPN三极管的基极相连。

8.如权利要求7所述的锁存电路，其特征在于，所述逻辑控制模块还包括：第六NPN三极管、第七PNP三极管、第八PNP三极管、第十一电阻、第十二电阻、第十三电阻以及第二电源，其中：

所述第六NPN三极管的基极与所述第八PNP三极管的集电极相连，集电极与所述第十二电阻的一端相连，发射极接地；

所述第七PNP三极管的基极与所述第十二电阻的另一端以及所述第十三电阻的一端相连，集电极与所述第一电阻的另一端相连，发射极与所述第十三电阻的另一端以及所述第一电源相连；

所述第八PNP三极管的基极与第三GPIO端口以及所述第十一电阻的一端相连，发射极与所述第十一电阻的另一端以及所述第二电源相连；

当所述第三GPIO端口输入高电平时，所述逻辑控制模块控制所述状态锁存模块对所述第一控制信号进行锁存。

9.如权利要求8所述的锁存电路，其特征在于，所述逻辑控制模块还包括：第九NPN三极管以及第十四电阻，其中：

所述第九NPN三极管的基极与第四GPIO端口以及所述第十四电阻的一端相连，集电极与所述第六NPN三极管的基极相连，发射极与所述第八PNP三极管的集电极以及所述第十四电阻的另一端相连；

当所述第四GPIO端口和/或所述第三GPIO端口输入高电平时，所述逻辑控制模块控制所述状态锁存模块对所述第一控制信号进行锁存。

10.一种车辆控制系统，其特征在于，包括权利要求1至9任一项所述的锁存电路。