CN107046627A - 电荷域、模拟域混合型cmos‑tdi图像传感器 - Google Patents

Abstract

本发明涉及模拟集成电路设计领域，为降低电荷域累加方案中对电荷传输效率和满阱容量的要求，也降低模拟域累加方案对速度的要求，同时优于单独使用模拟累加方案。本发明采用的技术方案是，电荷域、模拟域混合型CMOS‑TDI图像传感器，由像素阵列、电荷域累加器、模拟域累加器阵列、ADC阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，电荷域累加器共有M级，模拟域累加器阵列为K级，其中N＝M×K；电荷域累加器是使用CMOS工艺完成CCD功能，即让电荷在相邻势阱中转移，模拟域累加器阵列为电容累加方式；先电荷域累加后将信号送到模拟累加器中进行第二次累加后形成最终输出。本发明主要应用于模拟集成电路设计。

Description

电荷域、模拟域混合型CMOS-TDI图像传感器

技术领域

本发明涉及模拟集成电路设计领域，特别涉及CMOS-TDI图像传感设计领域。

背景技术

图像传感器将拍摄的图像转换为易于存储、传输和处理的电学信号。对于不同的工作环境，图像传感器的工作方式也不同，主要分为：面阵型和线阵型。其中面阵型图像传感器的像素阵列呈二维面阵排布，得到一幅完整的图像仅通过一次曝光就能够完成，主要应用于手机和数码相机中。线阵型图像传感器的像素阵列为一维线阵排布，对相对移动的物体进行扫描成像，主要应用于医疗成像、工业检测、航空航天等方面,其工作方式可参考图1。由于线阵型图像传感器拍摄的场景在曝光阶段一直在移动，因此线阵图像传感器的曝光时间受限于场景的移动速度。在光照度很低和扫描速度非常快的情况下，线阵型图像传感器的感应信号变得非常微弱，系统的信噪比(Signal-to-Noise Ratio,SNR)变得很低，严重影响拍摄图片的质量。因此，提出了时间延迟积分(Time Delay Integration,TDI)技术。TDI技术时通过多行像素对相同物体进行重复曝光，然后将曝光产生的电荷进行累加进而提高SNR和灵敏度。该技术特别适用于高速、低光照和高对比度的环境下。

TDI型图像传感器非常适合由电荷耦合器件(Charge Coupled Device,CCD)实现。因为CCD器件可以实现信号的无噪声累加。目前TDI技术多应用在CCD图像传感器中，普遍采用的CCD-TDI图像传感器的结构类似一个长方形的面阵CCD图像传感器，如图2所示，CCD-TDI图像传感器的工作过程如下：n级CCD-TDI图像传感器一共有n行像素，某一列上的第一行像素在第一个曝光周期内收集到的电荷并不直接输出，而是与同列第二个像素在第二个曝光周期内收集到的电荷相加，以此类推CCD-TDI图像传感器最后一行(第n行)的像素收集到的电荷与前面n-1次收集到的电荷累加后再按照普通线阵CCD器件的输出方式进行读出。在CCD-TDI图像传感器中，输出信号的幅度是n个像素积分电荷的累加，即相当于一个像素n倍曝光周期内所收集到的电荷，进而SNR被提升了n倍。

但是CCD图像传感器的工作电压很高，因此其功耗十分高。而且CCD的实现依赖于特殊的工艺，因此CCD图像传感器无法在同一芯片上集成模拟和数字处理电路，因此其系统十分复杂。相比CCD图像传感器，CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)图像传感器可以同现代CMOS工艺很好的兼容，而且具有集成度高、功耗低、成本低廉等非常重要优势。CMOS图像传感器正在逐步占据图像传感器市场的主导地位。CMOS-TDI图像传感器是基于CMOS工艺实现TDI功能。具体有三种实现方案：第一种是电荷域累加方案，该方案是在CMOS工艺上实现CCD工作方式，主要限制因素是电荷传输效率和满阱容量。第二种方式是模拟域累加方案，该方案是将像素输出的模拟信号先在模拟累加器中完成累加，然后将完成累加后的信号送入ADC中进行量化输出。通常模拟累加器中的存储单元是用电容来实现。第三种是数字域累加方案，该方案将像素输出信号直接送入ADC中进行量化，然后将量化后的数字量送入数字累加器中实现对信号的累加，但是该方案对ADC的速度要求非常严格，其累加速度受限于ADC的速度。

电荷域累加方案主要是指在CMOS工艺上实现CCD累加方式，可以完成信号的无噪声累加，以图3为例简要介绍其工作方式。其中渡越时间(T_L)定义为物体移动一个像素长度所需时间。像素工作由4相时钟控制，每个像素相应的由4个多晶硅栅控制。光电二极管对黑色物体曝光产生光电荷，像素(n-1)中的光电荷存储在相位2和相位3的多晶硅栅下，在电荷转移过程中该像素的光电荷存储在相位2、相位3和相位4多晶硅栅下，在下T_L/2时光电荷正好转移到相位3和相位4下，相应物体也移动到相位3处，此时对相同物体曝光产生的结果完成相加，经过四次相加即完成像素(n-1)对物体的曝光过程。由于使用了CMOS工艺，因此每个像素的多晶硅栅之间会存在间隙，该间隙没有相应的控制电压，因此会降低电荷传输效率(Charge Transfer Efficiency,CTE)。电荷传输效率定义为从一个势阱转移到下一个势阱的电荷所占的比率。N级TDI的电荷转移效率如式1所示，ε表示残留电荷所占的比率。从公式中可以看出，随着累加级数的增加电荷传输效率在降低。由于电荷的不完全转移，当累加级数很高时由电荷传输效率低造成的拖尾现象会十分明显，严重降低图像质量。同时CMOS工作电压比CCD低，因此满阱容量也比CCD器件低，从而限制电荷域累加的级数。因此电荷传输效率和满阱容量限制电荷域累加方案的实现。

CTE＝(1-ε)^N (1)

模拟域累加方案是将像素输出的信号先在模拟累加器中完成累加，然后在将累加后的结果送到ADC中进行量化输出。传统的模拟累加器结构及工作时序如图(4)和图(5)所示。从图(4)中可以看出实现N级累加需要(N+1)个存储单元。单纯使用模拟域累加方案完成N级累加，理想情况下SNR提升为

发明内容

为克服现有技术的不足，充分利用电荷域和模拟域累加方案优点，本发明旨在提供电荷域、模拟域混合型CMOS-TDI图像传感器，以降低电荷域累加方案中对电荷传输效率和满阱容量的要求，也降低模拟域累加方案对速度的要求，同时优于单独使用模拟累加方案。本发明采用的技术方案是，电荷域、模拟域混合型CMOS-TDI图像传感器，由像素阵列、电荷域累加器、模拟域累加器阵列、ADC阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，电荷域累加器共有M级，模拟域累加器阵列为K级，其中N＝M×K；电荷域累加器是使用CMOS工艺完成CCD功能，即让电荷在相邻势阱中转移，模拟域累加器阵列为电容累加方式；

先电荷域累加后将信号送到模拟累加器中进行第二次累加后形成最终输出。

像素阵列中N行像素分成K个子像素阵列,每个子像素阵列由M个像素和一个像素读出电路组成；像素阵列使用四相时钟，每个像素相应的由4个多晶硅栅控制，同时整个像素阵列的电荷传输都是由四相时钟控制；子像素阵列中读出电路置于子像素阵列的侧面；模拟累加器由2个存储电容阵列(C_H1-C_H(N+1))，2个采样电容C_s，若干开关和一个运算放大器组成，具体地，开关中包括两组联动开关clk1、clk2，clk1中的每一个开关与clk2中的一个对应开关形成一组，像素阵列输出经上述一组开关、一个采样电容C_s连接到运算放大器同相输入端，参考电压经过另一组开关、另一个采样电容C_s连接到运算放大器反相输入端，运算放大器同相、反相输出端分别经一个read开关输出到列级ADC，运算放大器的同、反相输出端分别经反馈开关对应反馈到反、同相输入端；第一个存储电容阵列中的第一个电容经并联的开关I1’、Reset1连接到运算放大器同相输入端,第一个存储电容阵列中的第一个电容经开关I1连接到运算放大器的反相输出端，第一个存储电容阵列中的其它电容与第一个电容连接关系一致，依此类推；第二个存储电容阵列中的第一个电容与第一个存储电容阵列中的第一个电容连接关系类似，只是同相输入端改为反相输入端、反相输出端改为同相输出端，第二个存储电容阵列中的其它电容与其第一个电容连接关系一致，依此类推；第一个存储电容阵列中的第一个电容与第二个存储电容阵列中的第一个电容之间设置有复位开关，第二个电容……第N+1个电容以此类推。

混合域CMOS-TDI图像传感器列级工作过程如下：图像传感器在第一个渡越时间内，子像素阵列1中的第一个像素第一次对出现的物体进行曝光，在曝光结束后读出子像素阵列1存储的信号，因为电荷域累加方案首先要将对相同物体曝光产生的信号累加之后在读出，因此子像素阵列读出电路只读出存储在子像素阵列最后的累加像素信号，对于一个由M个像素组成的子像素阵列，最后累加像素为像素M，此时，子像素阵列1中的像素M存储的信号被读出；首先子像素阵列1的行选开关sel1打开，复位信号rst1信号使能，模拟累加中的开关clk1闭合，模拟累加器中的采样电容，对子像素阵列1输出的复位信号和参考电压vref进行采样，同时模拟累加器中运放复位，采样电容C_H1被复位，之后rst1关断，子像素阵列1中的行选开关TX1打开，存储在子像素阵列1中像素M的累加后的电荷被读出，此时，模拟累加器开关clk2使能，采样电容C_s对模拟累加输出的像素信号和参考电压vref进行采样，此时采样电容C_s，运放和存储电容C_H1组成积分电路，根据电容守恒定律，此时存储在电容C_H1两端电压V_H1：

按照上述工作方式，每个子像素阵列中的第M个像素存储的电荷信号依次被读出，并存储在模拟累加器存储电容(C_H1-C_HK)上；因为每个渡越时间像素阵列都需要读出K次，每次读出的信号都需要K个存储电容，在第M的渡越时间内，子像素阵列1中的第一个像素第一次捕捉的物体被子像素阵列1中的第M个像素捕捉，即此时已经对子像素阵列1中的第一个像素第一次捕捉的物体曝光M次，像素的曝光产生电荷也累加了M次，在该次像素阵列读出时，被累加了M次的曝光结果按先前描述的工作方式被存储在电容C_{H(1+(K-1)×M)}上，此时存储在C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}为：

因为每个子像素阵列都对相同移动物体曝光M次，并累加M次，因此在第2M渡越时间时，子像素阵列2中的第M个像素又完成对子像素阵列1中的第一个像素第一次捕捉的物体的M次累加，此时子像素阵列2中的第M的像素累加结果被读出，首先子像素阵列2的行选开关sel2打开，复位信号rst2信号使能，模拟累加中的开关clk1闭合，模拟累加器中的采样电容，对子像素阵列1输出的复位信号和参考电压vref进行采样，同时模拟累加器中运放复位，采样电容C_{H(1+(K-1)×M)}此时不复位，之后rst2关断，子像素阵列2中的行选开关TX2打开，存储在子像素阵列2中像素M的累加后的电荷被读出，此时，模拟累加器开关clk2使能，采样电容C_s对模拟累加输出的像素信号和参考电压vref进行采样，此时采样电容C_s，运放和存储电容C_{H(1+(K-1)×M)}组成积分电路，根据电容守恒定律，此时存储在电容C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}：

此时，子像素阵列1中的第一个像素第一次捕捉的物体已经被曝光2M次，并被累加了2M次。在第M×K的渡越时间时，子像素阵列K中的M像素也完成对子像素阵列1中的第一个像素第一次捕捉的物体的M次曝光结果的累加，此时该像素信号读出后并被存储在电容C_{H(1+(K-1)×M)}上，此时存储在电容C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}：

因此，子像素阵列1中的第一个像素第一次捕捉的物体已经被累加了N次，即完成对相同物体的N次累加，完成N的累加的信号被read信号读取并送入ADC中完成量化读出，按照相同的工作方式，整个列级电路可以完成对移动物体的连续累加拍摄，当整个图像传感器开始工作是，每列ADC输出信号先存储在寄存器阵列中，再顺序读出。

本发明的特点及有益效果是：

本发明描述的N级混合域CMOS-TDI图像传感器中，将N级TDI累加拆分成M级电荷域累加和K级模拟域累加，其中N＝M×K。N级累加电荷传输效率如式4所示，与式1相比，最差传输效率下降了K倍，相比于单纯使用模拟域累加方法，在相同帧频下对模拟累加器速度要求下降了M倍，SNR比单纯使用模拟域累加方案提升了倍。

附图说明：

图1是现有技术提供的线阵图像传感器的工作模式示意图。

图2是现有技术提供的CCD-TDI图像传感器的工作原理示意图。

图3是现有技术提供的使用CMOS完成CCD工作方式势阱图。

图4传统模拟累加器结构图。

图5传统模拟累加器工作时序图。

图6本发明描述的N级L列混合域CMOS-TDI图像传感器架构图。

图7本发明的子像素阵列原理图。

图8本发明的N级混合域CMOS-TDI图像传感器列级结构图。

图9本发明的N级混合域CMOS-TDI图像传感器像素阵列与模拟累加器配合时序。

具体实施方式

为克服现有技术的不足，充分利用电荷域和模拟域累加方案优点，本发明旨在提供电荷域、模拟域混合型CMOS-TDI图像传感器，以降低电荷域累加方案中对电荷传输效率和满阱容量的要求，也降低模拟域累加方案对速度的要求，同时优于单独使用模拟累加方案。本发明采用的技术方案是，电荷域、模拟域混合型CMOS-TDI图像传感器，由像素阵列、电荷域累加器、模拟域累加器阵列、ADC阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，电荷域累加器共有M级，模拟域累加器阵列为K级，其中N＝M×K；电荷域累加器是使用CMOS工艺完成CCD功能，即让电荷在相邻势阱中转移，模拟域累加器阵列为电容累加方式。

本发明提出的N级L列混合域CMOS-TDI图像传感器架构图如图6所示，像素阵列中N行像素分成K个子像素阵列,每个子像素阵列由M个像素和一个像素读出电路组成；每个子像素阵列结构图如图7所示，像素阵列使用四相时钟，每个像素相应的由4个多晶硅栅控制，同时整个像素阵列的电荷传输都是由四相时钟控制；子像素阵列中读出电路置于子像素阵列的侧面。本发明使用的模拟累加器结构如图8所示。模拟累加器由2个存储电容阵列(C_H1-C_H(N+1))，2个采样电容C_s，若干组开关和一个运算放大器组成,其相应的时序如图9所示。

混合域CMOS-TDI图像传感器列级工作过程如下：图像传感器在第一个渡越时间内，子像素阵列1中的第一个像素第一次对出现的物体进行曝光，在曝光结束后读出子像素阵列1存储的信号，因为电荷域累加方案首先要将对相同物体曝光产生的信号累加之后在读出，因此子像素阵列读出电路只读出存储在子像素阵列最后的累加像素信号，对于一个由M个像素组成的子像素阵列，最后累加像素为像素M。此时，子像素阵列1中的像素M存储的信号被读出。首先子像素阵列1的行选开关sel1打开，复位信号rst1信号使能，模拟累加中的开关clk1闭合，模拟累加器中的采样电容，对子像素阵列1输出的复位信号和参考电压vref进行采样。同时模拟累加器中运放复位，采样电容C_H1被复位，之后rst1关断，子像素阵列1中的行选开关TX1打开，存储在子像素阵列1中像素M的累加后的电荷被读出。此时，模拟累加器开关clk2使能，采样电容C_s对模拟累加输出的像素信号和参考电压vref进行采样，此时采样电容C_s，运放和存储电容C_H1组成积分电路，根据电容守恒定律，此时存储在电容C_H1两端电压V_H1：

按照上述工作方式，K个子像素阵列中的第M个像素存储的电荷信号依次被读出，并存储在模拟累加器存储电容(C_H1-C_HK)上。因为每个渡越时间像素阵列都需要读出K次，每次读出的信号都需要K个存储电容。在第M的渡越时间内，子像素阵列1中的第一个像素第一次捕捉的物体被子像素阵列1中的第M个像素捕捉，即此时已经对子像素阵列1中的第一个像素第一次捕捉的物体曝光M次，像素的曝光产生电荷也累加了M次。在该次像素阵列读出时，被累加了M次的曝光结果按先前描述的工作方式被存储在电容C_{H(1+(K-1)×M)}上。此时存储在C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}为：

因为每个子像素阵列都对相同移动物体曝光M次，并累加M次，因此在第2M渡越时间时，子像素阵列2中的第M个像素又完成对子像素阵列1中的第一个像素第一次捕捉的物体的M次累加。此时子像素阵列2中的第M的像素累加结果被读出，首先子像素阵列2的行选开关sel2打开，复位信号rst2信号使能，模拟累加中的开关clk1闭合，模拟累加器中的采样电容，对子像素阵列1输出的复位信号和参考电压vref进行采样。同时模拟累加器中运放复位，采样电容C_{H(1+(K-1)×M)}此时不复位，之后rst2关断，子像素阵列2中的行选开关TX2打开，存储在子像素阵列2中像素M的累加后的电荷被读出。此时，模拟累加器开关clk2使能，采样电容C_s对模拟累加输出的像素信号和参考电压vref进行采样，此时采样电容C_s，运放和存储电容C_{H(1+(K-1)×M)}组成积分电路，根据电容守恒定律，此时存储在电容C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}：

此时，子像素阵列1中的第一个像素第一次捕捉的物体已经被曝光2M次，并被累加了2M次。在第M×K的渡越时间时，子像素阵列K中的M像素也完成对子像素阵列1中的第一个像素第一次捕捉的物体的M次曝光结果的累加，此时该像素信号读出后并被存储在电容C_{H(1+(K-1)×M)}上，此时存储在电容C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}：

因此，子像素阵列1中的第一个像素第一次捕捉的物体已经被累加了N次，即完成对相同物体的N次累加。完成N的累加的信号被read信号读取并送入ADC中完成量化读出。按照相同的工作方式，整个列级电路可以完成对移动物体的连续累加拍摄。当整个图像传感器开始工作是，每列ADC输出信号先存储在寄存器阵列中，在顺序读出。

先电荷域累加后将信号送到模拟累加器中进行第二次累加后形成最终输出。

为使本发明的目的、技术方案和优点更加清晰，下面将结合实例给出本发明实施方式的具体描述。将本发明应用在256列256行CMOS-TDI图像传感器。电荷域累加16级，模拟域累加16级。一个子像素阵列由16个像素和一个读出电路组成。模拟累加器其需要513组存储电容和1组采样电容。在图像传感器工作16个渡越时间后，第一次被拍摄的物体运动到第一个子像素阵列的第16像素下，在第16个渡越时间的最后T_L/4内，像素阵列将读出16次，相应的结果存储在模拟累加器的第(1-16)电容上。在之后的一个渡越时间的最后T_L/4内，像素阵列又读出16次，相应的结果存在模拟累加器的第(17-32)电容上。当像素阵列完成16次完成读出后，模拟累加器(1-512)个存储电容上都存上相应的电荷。在像素阵列的第17次完整读出时，第一次被拍摄的物体已经运动到第二个子像素阵列的第16个像素下，此时读取像素累加信号，将第一个子像素阵列的输出存储在模拟累加器的第513个电容上，将第二子像素阵列的像素输出存储在模拟累加器的第一个存储电容上。这样第一次被拍摄的物体此时已经完成了32次曝光，同时曝光后产生的电荷也被累加了32次。以相同的方式，像素阵列完整读出256次，将完成对同一物体的256次曝光，实现256级累加。

Claims (3)

1.一种，其特征是电荷域、模拟域混合型CMOS-TDI图像传感器，步骤如下：由像素阵列、电荷域累加器、模拟域累加器阵列、ADC阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，电荷域累加器共有M级，模拟域累加器阵列为K级，其中N＝M×K；电荷域累加器是使用CMOS工艺完成CCD功能，即让电荷在相邻势阱中转移，模拟域累加器阵列为电容累加方式；

先电荷域累加后将信号送到模拟累加器中进行第二次累加后形成最终输出。

2.如权利要求1所述的电荷域、模拟域混合型CMOS-TDI图像传感器，其特征是，像素阵列中N行像素分成K个子像素阵列,每个子像素阵列由M个像素和一个像素读出电路组成；像素阵列使用四相时钟，每个像素相应的由4个多晶硅栅控制，同时整个像素阵列的电荷传输都是由四相时钟控制；子像素阵列中读出电路置于子像素阵列的侧面；模拟累加器由2个存储电容阵列(C_H1-C_H(N+1))，2个采样电容C_s，若干开关和一个运算放大器组成，具体地，开关中包括两组联动开关clk1、clk2，clk1中的每一个开关与clk2中的一个对应开关形成一组，像素阵列输出经上述一组开关、一个采样电容C_s连接到运算放大器同相输入端，参考电压经过另一组开关、另一个采样电容C_s连接到运算放大器反相输入端，运算放大器同相、反相输出端分别经一个read开关输出到列级ADC，运算放大器的同、反相输出端分别经反馈开关对应反馈到反、同相输入端；第一个存储电容阵列中的第一个电容经并联的开关I1’、Reset1连接到运算放大器同相输入端,第一个存储电容阵列中的第一个电容经开关I1连接到运算放大器的反相输出端，第一个存储电容阵列中的其它电容与第一个电容连接关系一致，依此类推；第二个存储电容阵列中的第一个电容与第一个存储电容阵列中的第一个电容连接关系类似，只是同相输入端改为反相输入端、反相输出端改为同相输出端，第二个存储电容阵列中的其它电容与其第一个电容连接关系一致，依此类推；第一个存储电容阵列中的第一个电容与第二个存储电容阵列中的第一个电容之间设置有复位开关，第二个电容……第N+1个电容以此类推。

3.如权利要求1所述的电荷域、模拟域混合型CMOS-TDI图像传感器，其特征是，混合域CMOS-TDI图像传感器列级工作过程如下：图像传感器在第一个渡越时间内，子像素阵列1中的第一个像素第一次对出现的物体进行曝光，在曝光结束后读出子像素阵列1存储的信号，因为电荷域累加方案首先要将对相同物体曝光产生的信号累加之后在读出，因此子像素阵列读出电路只读出存储在子像素阵列最后的累加像素信号，对于一个由M个像素组成的子像素阵列，最后累加像素为像素M，此时，子像素阵列1中的像素M存储的信号被读出；首先子像素阵列1的行选开关sel1打开，复位信号rst1信号使能，模拟累加中的开关clk1闭合，模拟累加器中的采样电容，对子像素阵列1输出的复位信号和参考电压vref进行采样，同时模拟累加器中运放复位，采样电容C_H1被复位，之后rst1关断，子像素阵列1中的行选开关TX1打开，存储在子像素阵列1中像素M的累加后的电荷被读出，此时，模拟累加器开关clk2使能，采样电容C_s对模拟累加输出的像素信号和参考电压vref进行采样，此时采样电容C_s，运放和存储电容C_H1组成积分电路，根据电容守恒定律，此时存储在电容C_H1两端电压V_H1：

按照上述工作方式，每个子像素阵列中的第M个像素存储的电荷信号依次被读出，并存储在模拟累加器存储电容(C_H1-C_HK)上；因为每个渡越时间像素阵列都需要读出K次，每次读出的信号都需要K个存储电容，在第M的渡越时间内，子像素阵列1中的第一个像素第一次捕捉的物体被子像素阵列1中的第M个像素捕捉，即此时已经对子像素阵列1中的第一个像素第一次捕捉的物体曝光M次，像素的曝光产生电荷也累加了M次，在该次像素阵列读出时，被累加了M次的曝光结果按先前描述的工作方式被存储在电容C_{H(1+(K-1)×M)}上，此时存储在C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}为：

因为每个子像素阵列都对相同移动物体曝光M次，并累加M次，因此在第2M渡越时间时，子像素阵列2中的第M个像素又完成对子像素阵列1中的第一个像素第一次捕捉的物体的M次累加，此时子像素阵列2中的第M的像素累加结果被读出，首先子像素阵列2的行选开关sel2打开，复位信号rst2信号使能，模拟累加中的开关clk1闭合，模拟累加器中的采样电容，对子像素阵列1输出的复位信号和参考电压vref进行采样，同时模拟累加器中运放复位，采样电容C_{H(1+(K-1)×M)}此时不复位，之后rst2关断，子像素阵列2中的行选开关TX2打开，存储在子像素阵列2中像素M的累加后的电荷被读出，此时，模拟累加器开关clk2使能，采样电容C_s对模拟累加输出的像素信号和参考电压vref进行采样，此时采样电容C_s，运放和存储电容C_{H(1+(K-1)×M)}组成积分电路，根据电容守恒定律，此时存储在电容C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}：

此时，子像素阵列1中的第一个像素第一次捕捉的物体已经被曝光2M次，并被累加了2M次。在第M×K的渡越时间时，子像素阵列K中的M像素也完成对子像素阵列1中的第一个像素第一次捕捉的物体的M次曝光结果的累加，此时该像素信号读出后并被存储在电容C_{H(1+(K-1)×M)}上，此时存储在电容C_{H(1+(K-1)×M)}两端电压V_{H(1+(K-1)×M)}：

因此，子像素阵列1中的第一个像素第一次捕捉的物体已经被累加了N次，即完成对相同物体的N次累加，完成N的累加的信号被read信号读取并送入ADC中完成量化读出，按照相同的工作方式，整个列级电路可以完成对移动物体的连续累加拍摄，当整个图像传感器开始工作是，每列ADC输出信号先存储在寄存器阵列中，再顺序读出。