CN107040225A - 一种低噪声放大器及其控制方法 - Google Patents

一种低噪声放大器及其控制方法 Download PDF

Info

Publication number
CN107040225A
CN107040225A CN201610935564.3A CN201610935564A CN107040225A CN 107040225 A CN107040225 A CN 107040225A CN 201610935564 A CN201610935564 A CN 201610935564A CN 107040225 A CN107040225 A CN 107040225A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
drain electrode
low
noise amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610935564.3A
Other languages
English (en)
Other versions
CN107040225B (zh
Inventor
金莉
姜学平
叶天翔
张亚朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Tianjin Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Tianjin Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Tianjin Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN201610935564.3A priority Critical patent/CN107040225B/zh
Publication of CN107040225A publication Critical patent/CN107040225A/zh
Application granted granted Critical
Publication of CN107040225B publication Critical patent/CN107040225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21103—An impedance adaptation circuit being added at the input of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种低噪声放大器及其控制方法，其特征在于，所述低噪声放大器包括第一NMOS晶体管单元、第二NMOS晶体管单元、PMOS晶体管单元和输出级电路；第一NMOS晶体管单元的栅极连接低噪声放大器的输入端，源极连接电流源后接地，漏极分别与第二NMOS晶体管单元的栅极和输出级电路连接；第二NMOS晶体管的源极与输入端连接，漏极与输出级电路连接；PMOS晶体管单元的栅极与输入端连接，源极连接于输出级电路与第二NMOS晶体管单元的漏极之间，漏极连接于第一NMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极之间。与现有技术相比，本发明提供的一种低噪声放大器及其控制方法，可以分别对低噪声放大器的噪声系数、带宽、增益和输入阻抗匹配进行独立优化调节。

Description

一种低噪声放大器及其控制方法
技术领域
本发明涉及微功率无线通信技术领域，具体涉及一种低噪声放大器及其控制方法。
背景技术
低噪声放大器是一种噪声系数很低的放大器，一般用作各类无线电接收机的高频或中频前置放大器，以及高灵敏度电子探测设备的放大电路。低噪声放大器主要用于在保持低噪声的条件下，放大天线从空中接收到的微弱信号并传输到后级，由于处于射频接收的最前端，低噪声放大器对于整个接收机性能有重要影响。低噪声放大器的主要性能设计要求包括输入阻抗匹配、噪声系数低、足够的增益，以及合适的功耗和线性度。
目前，宽带低噪声放大器主要包括图1-3分别所示的共源型低噪声放大器、共栅型低噪声放大器和电阻反馈型低噪声放大器，但是对上述低噪声放大器的性能优化时在满足输入阻抗匹配后不能同时优化噪声系数、增益和线性度，即不能实现输入阻抗匹配、噪声系数、增益和线性度的独立优化。
发明内容
本发明提供了一种低噪声放大器及其控制方法，可以分别对低噪声放大器的噪声系数、带宽、增益和输入阻抗匹配进行独立优化调节。
第一方面，本发明中一种低噪声放大器的技术方案是：
所述低噪声放大器包括第一NMOS晶体管单元、第二NMOS晶体管单元、PMOS晶体管单元和输出级电路；
所述第一NMOS晶体管单元的栅极连接所述低噪声放大器的输入端，源极连接电流源后接地，漏极分别与所述第二NMOS晶体管单元的栅极和所述输出级电路连接；
所述第二NMOS晶体管的源极与所述输入端连接，漏极与所述输出级电路连接；
所述PMOS晶体管单元的栅极与所述输入端连接，源极连接于所述输出级电路与第二NMOS晶体管单元的漏极之间，漏极连接于所述第一NMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极之间。
进一步地，本发明提供的一个优选技术方案为：
所述第一NMOS晶体管单元包括第一NMOS晶体管和第二NMOS晶体管；
所述第二NMOS晶体管单元包括第三NMOS晶体管和第四NMOS晶体管；
所述PMOS晶体管单元包括第一PMOS晶体管和第二PMOS晶体管；
所述输入端包括正极输入端和负极输入端。
进一步地，本发明提供的一个优选技术方案为：
所述第一NMOS晶体管的栅极与所述正极输入端连接，源极接地，漏极分别与所述第三NMOS晶体管的栅极和所述输出级电路连接；
所述第三NMOS晶体管的源极与所述正极输入端连接，漏极与所述输出级电路连接；
所述第一PMOS晶体管的栅极与所述正极输入端连接，源极连接于所述输出级电路与第三NMOS晶体管的漏极之间，漏极连接于所述第一NMOS晶体管的漏极与第三NMOS晶体管的漏极栅极之间。
进一步地，本发明提供的一个优选技术方案为：
所述第二NMOS晶体管的栅极与所述负极输入端连接，源极接地，漏极分别与所述第四NMOS晶体管的栅极和所述输出级电路连接；
所述第四NMOS晶体管的源极与所述负极输入端连接，漏极与所述输出级电路连接；
所述第二PMOS晶体管的栅极与所述负极输入端连接，源极连接于所述输出级电路与第四NMOS晶体管的漏极之间，漏极连接于所述第二NMOS晶体管的漏极与第四NMOS晶体管的漏极栅极之间。
进一步地，本发明提供的一个优选技术方案为：所述输出级电路包括第三NMOS晶体管单元、负载阻抗单元和输出端子；
所述第三NMOS晶体管单元的栅极和源极分别与所述第一NMOS晶体管单元连接，漏极与所述负载阻抗单元连接；
所述负载阻抗单元的另一端与所述第二NMOS晶体管单元连接；
所述输出端子连接于所述第三NMOS晶体管单元的漏极与所述负载阻抗单元之间。
进一步地，本发明提供的一个优选技术方案为：
所述第三NMOS晶体管单元包括第五NMOS晶体管和第六NMOS晶体管；
所述负载阻抗单元包括第一负载阻抗和第二负载阻抗；
所述输出端子包括正极输出端子和负极输出端子。
进一步地，本发明提供的一个优选技术方案为：
所述第五NMOS晶体管的源极与所述第一NMOS晶体管单元内第一NMOS晶体管的漏极连接，栅极与所述第一NMOS晶体管单元内第二NMOS晶体管的漏极连接，漏极与所述第一负载阻抗连接；所述第一负载阻抗的另一端与所述第二NMOS晶体管单元内第三NMOS晶体管的漏极连接；
所述第六NMOS晶体管的源极与所述第一NMOS晶体管单元内第二NMOS晶体管的漏极连接，栅极与所述第一NMOS晶体管单元内第一NMOS晶体管的漏极连接，漏极与所述第二负载阻抗连接；所述第二负载阻抗的另一端与所述第二NMOS晶体管单元内第四NMOS晶体管的漏极连接；
所述负极输出端子连接于所述第五NMOS晶体管的漏极与第一负载阻抗之间；
所述正极输出端子连接于所述第六NMOS晶体管的漏极与第二负载阻抗之间。
进一步地，本发明提供的一个优选技术方案为：
所述低噪声放大器的输出信号带宽为470MHz～510MHz。
第二方面，本发明中一种低噪声放大器的控制方法的技术方案是：
所述控制方法包括：
改变所述第三NMOS晶体管和第四NMOS晶体管的跨导，调节所述低噪声放大器的输出信号的带宽；
改变所述第一PMOS晶体管和第二PMOS晶体管的跨导对所述低噪声放大器进行输入阻抗匹配调节；
改变所述第一负载阻抗和第二负载阻抗的阻抗值，调节所述输出信号的增益；
改变所述第一NMOS晶体管和第二NMOS晶体管的跨导，和/或改变所述第一负载阻抗和第二负载阻抗的阻抗值，调节所述输出信号的噪声系数。
本发明的有益效果是：
1、本发明提供的一种低噪声放大器，其PMOS晶体管单元的源极与第二NMOS晶体管单元的漏极连接，PMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极连接形成并联反馈结构，有利于对低噪声放大器进行输入阻抗调节；
2、本发明提供的一种低噪声放大器的控制方法，可以分别对低噪声放大器的噪声系数、带宽、增益和输入阻抗匹配进行独立优化调节。
附图说明
图1：共源型低噪声放大器原理示意图；
图2：共栅型低噪声放大器原理示意图；
图3：电阻反馈型低噪声放大器原理示意图；
图4：本发明实施例中一种低噪声放大器原理示意图；
图5：一种宽带低噪声放大器原理示意图；
图6：图5所示宽带低噪声放大器的输出信号频带示意图；
图7：另一种宽带低噪声放大器原理示意图；
图8：图7所示宽带低噪声放大器的输出信号频带示意图；
图9：有源并联反馈型低噪声放大器原理示意图；
其中，1：第一NMOS晶体管；2：第二NMOS晶体管；3：第三NMOS晶体管；4：第四NMOS晶体管；5：第一PMOS晶体管；6：第二PMOS晶体管；7：第五NMOS晶体管；8：第六NMOS晶体管。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面分别结合附图，对本发明实施例提供的一种低噪声放大器进行说明。
图4为本发明实施例中一种低噪声放大器原理示意图，如图所示，本实施例中低噪声放大器包括第一NMOS晶体管单元、第二NMOS晶体管单元、PMOS晶体管单元和输出级电路。其中各单元/电路的连接关系为：
第一NMOS晶体管单元的栅极连接低噪声放大器的输入端，第一NMOS晶体管单元的源极连接电流源后接地，第一NMOS晶体管单元的漏极分别与第二NMOS晶体管单元的栅极和输出级电路连接。
第二NMOS晶体管的源极与低噪声放大器的输入端连接，第二NMOS晶体管的漏极与输出级电路连接。
PMOS晶体管单元的栅极与低噪声放大器的输入端连接，PMOS晶体管单元的源极连接于输出级电路与第二NMOS晶体管单元的漏极之间，PMOS晶体管单元的漏极连接于第一NMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极之间。
本实施例中PMOS晶体管单元的源极与第二NMOS晶体管单元的漏极连接，PMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极连接形成并联反馈结构，有利于对低噪声放大器进行输入阻抗调节。
进一步地，本实施例中低噪声放大器的各单元还包括下述结构。
本实施例中第一NMOS晶体管单元包括第一NMOS晶体管1和第二NMOS晶体管2，第二NMOS晶体管单元包括第三NMOS晶体管3和第四NMOS晶体管4，PMOS晶体管单元包括第一PMOS晶体管5和第二PMOS晶体管6，输入端包括正极输入端Vin+和负极输入端Vin-。其中，第一NMOS晶体管1和第二NMOS晶体管2形成差分输入对，下面分别对第一NMOS晶体管1和第二NMOS晶体管2的连接关系进行具体说明。
1、第一NMOS晶体管1
本实施例中第一NMOS晶体管1的栅极与正极输入端Vin+连接，其源极连接电流源后接地，其漏极分别与第三NMOS晶体管3的栅极和输出级电路连接。
第三NMOS晶体管3的源极与正极输入端Vin+连接，其漏极与输出级电路连接。
第一PMOS晶体管5的栅极与正极输入端Vin+连接，其源极连接于输出级电路与第三NMOS晶体管3的漏极之间，其漏极连接于第一NMOS晶体管1的漏极与第三NMOS晶体管3的漏极栅极之间。
2、第二NMOS晶体管2
本实施例中第二NMOS晶体管2的栅极与负极输入端Vin-连接，其源极连接电流源后接地，其漏极分别与第四NMOS晶体管4的栅极和输出级电路连接。
第四NMOS晶体管4的源极与负极输入端Vin-连接，其漏极与输出级电路连接。
第二PMOS晶体管6的栅极与负极输入端Vin-连接，其源极连接于输出级电路与第四NMOS晶体管4的漏极之间，其漏极连接于第二NMOS晶体管2的漏极与第四NMOS晶体管4的漏极栅极之间。
本实施例中可以采用电流复用技术将输入信号同时输入到第一NMOS晶体管1、第二NMOS晶体管2、第一PMOS晶体管3和第二PMOS晶体管4。当第一PMOS晶体管3和第二PMOS晶体管4导通后，可以用于导通大部分的直流电流，而第三NMOS晶体管3、第四NMOS晶体管4和输出级电路流经较少的直流电流，从而可以降低输出级电路内负载阻抗对大电流信号的压降。
进一步地，本实施例中低噪声放大器的输出级电路还包括下述结构。
本实施例中输出级电路包括第三NMOS晶体管单元、负载阻抗单元和输出端子，其中，
第三NMOS晶体管单元的栅极和源极分别与第一NMOS晶体管单元连接，漏极与负载阻抗单元连接。负载阻抗单元的另一端与第二NMOS晶体管单元连接。输出端子连接于第三NMOS晶体管单元的漏极与负载阻抗单元之间。下面对各单元进行具体说明。
本实施例中第三NMOS晶体管单元包括第五NMOS晶体管7和第六NMOS晶体管8，负载阻抗单元包括第一负载阻抗9和第二负载阻抗10，输出端子包括正极输出端子Vout+和负极输出端子Vout-。其中，
1、第五NMOS晶体管7
本实施例中第五NMOS晶体管7的源极与第一NMOS晶体管1的漏极连接，第五NMOS晶体管7的栅极与第二NMOS晶体管2的漏极连接，第五NMOS晶体管7的漏极与第一负载阻抗9连接；第一负载阻抗9的另一端与第三NMOS晶体管3的漏极连接。
2、第六NMOS晶体管8
第六NMOS晶体管8的源极与第二NMOS晶体管2的漏极连接，第六NMOS晶体管8栅极与第一NMOS晶体管1的漏极连接，第六NMOS晶体管8漏极与第二负载阻抗10连接；第二负载阻抗10的另一端与第四NMOS晶体管4的漏极连接。
3、输出端子
负极输出端子Vout-连接于第五NMOS晶体管7的漏极与第一负载阻抗9之间，正极输出端子Vout+连接于第六NMOS晶体管8的漏极与第二负载阻抗10之间。
本发明还提供了一种低噪声放大器的控制方法，并给出了具体实施例。
本实施例中可以按照下述方法分别对低噪声放大器的增益、带宽、噪声系数和输入阻抗匹配进行独立优化调节。具体为：
1、带宽
现有技术中主要包括两种宽频带低噪声放大器的设计方法，具体为：
图5为一种宽带低噪声放大器原理示意图，图6为图5所示宽带低噪声放大器的输出信号频带示意图，如图所示，该低噪声放大器包括多个窄带低噪声放大器，从而实现所需要的宽频带范围。这种设计方法能够获得较高的放大器增益、较好的噪声系数和较低的功耗，以及解决放大器后级的带外线性度问题，但是这种宽带低噪声放大器的芯片尺寸较大且增益曲线不够平坦。
图7为另一种宽带低噪声放大器原理示意图，图8为图7所示宽带低噪声放大器的输出信号频带示意图，如图所示，该低噪声放大器包括一个宽频带的低噪声放大器实现所需要的宽频带范围。这种设计方法能够获得较好的输入阻抗匹配。
本实施例中低噪声放大器的控制方法结合了上述两种设计方法，首先通过改变第三NMOS晶体管3和第四NMOS晶体管4的跨导，调节低噪声放大器的输出信号的带宽，获得所需要的宽频带范围。然后通过低噪声放大器的外围电路，可以采用巴伦电路获取该宽频带范围内的特定频率。例如低噪声放大器的输出信号的期望频率为470MHz和790MHz两个频段，首先改变第三NMOS晶体管3和第四NMOS晶体管4的跨导，使得低噪声放大器输出470MHz～790MHz频段，然后利用巴伦电路将输出信号频率调节到470MHz和790MHz对应的窄带频率上。
2、输入阻抗匹配调节
图9为有源并联反馈型低噪声放大器原理示意图，如图所示，在NMOS晶体管的漏极和栅极之间设置一条并联反馈支路，该支路包括串联的电阻RF和源极跟随器，通过调节该并联反馈支路使得Rin＝Rs，即实现了低噪声放大器的输入阻抗匹配。其中，Rin为输入阻抗，Rs为源阻抗。
本发明中低噪声放大器也采用了并联反馈结构，即PMOS晶体管单元的源极与第二NMOS晶体管单元的漏极连接，PMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极连接形成并联反馈结构，从而可以通过改变第一PMOS晶体管5和第二PMOS晶体管6的跨导对低噪声放大器进行输入阻抗匹配调节。
3、增益
本实施例中可以通过改变第一负载阻抗和第二负载阻抗的阻抗值，调节输出信号的增益。同时，输出级电路分别与第一NMOS晶体管单元、第二NMOS晶体管单元和PMOS晶体管单元是相互独立的，所以可以分别对输入阻抗和增益调节独立进行优化。
4、噪声系数
本实施例中可以按照下式(1)计算得到图9所示的低噪声放大器的噪声系数：
其中，AV为该低噪声放大器的增益，RS为源阻抗，gm_in为晶体管的跨导；gamma为晶体管沟道噪声系数，对于饱和区工作的长沟道晶体管其值约为2/3，同时gamma随着晶体管的特征尺寸的减小而变大；alpha为晶体管跨导与其漏极零偏置时漏极小信号导纳的比值，一般的值为1。
较高的增益AV为抑制电阻RF的噪声贡献，较高的晶体管的跨导gm_in可以抑制晶体管的噪声贡献，增加增益AV和跨导gm_in可以抑制噪声放大器输出侧的负载阻抗的噪声贡献。如前所述本发明中低噪声放大器也采用了并联反馈结构，因此可以通过改变第一NMOS晶体管和第二NMOS晶体管的跨导，和/或改变第一负载阻抗和第二负载阻抗的阻抗值，调节输出信号的噪声系数。
本实施例中可以分别对低噪声放大器的噪声系数、带宽、增益和输入阻抗匹配进行独立优化调节。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种低噪声放大器，其特征在于，所述低噪声放大器包括第一NMOS晶体管单元、第二NMOS晶体管单元、PMOS晶体管单元和输出级电路；
所述第一NMOS晶体管单元的栅极连接所述低噪声放大器的输入端，源极连接电流源后接地，漏极分别与所述第二NMOS晶体管单元的栅极和所述输出级电路连接；
所述第二NMOS晶体管的源极与所述输入端连接，漏极与所述输出级电路连接；
所述PMOS晶体管单元的栅极与所述输入端连接，源极连接于所述输出级电路与第二NMOS晶体管单元的漏极之间，漏极连接于所述第一NMOS晶体管单元的漏极与第二NMOS晶体管单元的栅极之间。
2.如权利要求1所述的一种低噪声放大器，其特征在于，
所述第一NMOS晶体管单元包括第一NMOS晶体管和第二NMOS晶体管；
所述第二NMOS晶体管单元包括第三NMOS晶体管和第四NMOS晶体管；
所述PMOS晶体管单元包括第一PMOS晶体管和第二PMOS晶体管；
所述输入端包括正极输入端和负极输入端。
3.如权利要求2所述的一种低噪声放大器，其特征在于，
所述第一NMOS晶体管的栅极与所述正极输入端连接，源极接地，漏极分别与所述第三NMOS晶体管的栅极和所述输出级电路连接；
所述第三NMOS晶体管的源极与所述正极输入端连接，漏极与所述输出级电路连接；
所述第一PMOS晶体管的栅极与所述正极输入端连接，源极连接于所述输出级电路与第三NMOS晶体管的漏极之间，漏极连接于所述第一NMOS晶体管的漏极与第三NMOS晶体管的漏极栅极之间。
4.如权利要求2所述的一种低噪声放大器，其特征在于，
所述第二NMOS晶体管的栅极与所述负极输入端连接，源极接地，漏极分别与所述第四NMOS晶体管的栅极和所述输出级电路连接；
所述第四NMOS晶体管的源极与所述负极输入端连接，漏极与所述输出级电路连接；
所述第二PMOS晶体管的栅极与所述负极输入端连接，源极连接于所述输出级电路与第四NMOS晶体管的漏极之间，漏极连接于所述第二NMOS晶体管的漏极与第四NMOS晶体管的漏极栅极之间。
5.如权利要求1所述的一种低噪声放大器，其特征在于，所述输出级电路包括第三NMOS晶体管单元、负载阻抗单元和输出端子；
所述第三NMOS晶体管单元的栅极和源极分别与所述第一NMOS晶体管单元连接，漏极与所述负载阻抗单元连接；
所述负载阻抗单元的另一端与所述第二NMOS晶体管单元连接；
所述输出端子连接于所述第三NMOS晶体管单元的漏极与所述负载阻抗单元之间。
6.如权利要求5所述的一种低噪声放大器，其特征在于，
所述第三NMOS晶体管单元包括第五NMOS晶体管和第六NMOS晶体管；
所述负载阻抗单元包括第一负载阻抗和第二负载阻抗；
所述输出端子包括正极输出端子和负极输出端子。
7.如权利要求6所述的一种低噪声放大器，其特征在于，
所述第五NMOS晶体管的源极与所述第一NMOS晶体管单元内第一NMOS晶体管的漏极连接，栅极与所述第一NMOS晶体管单元内第二NMOS晶体管的漏极连接，漏极与所述第一负载阻抗连接；所述第一负载阻抗的另一端与所述第二NMOS晶体管单元内第三NMOS晶体管的漏极连接；
所述第六NMOS晶体管的源极与所述第一NMOS晶体管单元内第二NMOS晶体管的漏极连接，栅极与所述第一NMOS晶体管单元内第一NMOS晶体管的漏极连接，漏极与所述第二负载阻抗连接；所述第二负载阻抗的另一端与所述第二NMOS晶体管单元内第四NMOS晶体管的漏极连接；
所述负极输出端子连接于所述第五NMOS晶体管的漏极与第一负载阻抗之间；
所述正极输出端子连接于所述第六NMOS晶体管的漏极与第二负载阻抗之间。
8.如权利要求1所述的一种低噪声放大器，其特征在于，
所述低噪声放大器的输出信号带宽为470MHz～510MHz。
9.一种如权利要求1-8任一项所述的低噪声放大器的控制方法，其特征在于，所述控制方法包括：
改变所述第三NMOS晶体管和第四NMOS晶体管的跨导，调节所述低噪声放大器的输出信号的带宽；
改变所述第一PMOS晶体管和第二PMOS晶体管的跨导对所述低噪声放大器进行输入阻抗匹配调节；
改变所述第一负载阻抗和第二负载阻抗的阻抗值，调节所述输出信号的增益；
改变所述第一NMOS晶体管和第二NMOS晶体管的跨导，和/或改变所述第一负载阻抗和第二负载阻抗的阻抗值，调节所述输出信号的噪声系数。
CN201610935564.3A 2016-11-01 2016-11-01 一种低噪声放大器及其控制方法 Active CN107040225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610935564.3A CN107040225B (zh) 2016-11-01 2016-11-01 一种低噪声放大器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610935564.3A CN107040225B (zh) 2016-11-01 2016-11-01 一种低噪声放大器及其控制方法

Publications (2)

Publication Number Publication Date
CN107040225A true CN107040225A (zh) 2017-08-11
CN107040225B CN107040225B (zh) 2022-09-30

Family

ID=59532740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610935564.3A Active CN107040225B (zh) 2016-11-01 2016-11-01 一种低噪声放大器及其控制方法

Country Status (1)

Country Link
CN (1) CN107040225B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109936368A (zh) * 2019-03-12 2019-06-25 长沙理工大学 低噪声电流模开环采样保持电路以及电路模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056022A (ko) * 1999-02-12 2000-09-15 김영환 알티알 입력단의 트랜스컨덕턴스 제어회로
CN101026357A (zh) * 2006-02-21 2007-08-29 立积电子股份有限公司 串迭与串接式并以单端输入差动输出实施的低噪声放大器
CN101895265A (zh) * 2010-08-24 2010-11-24 复旦大学 一种全差分cmos多模低噪声放大器
US20130249635A1 (en) * 2012-03-21 2013-09-26 Samsung Electronics Co., Ltd. Amplifier for output buffer and signal processing apparatus using the same
CN104158504A (zh) * 2014-08-19 2014-11-19 上海集成电路研发中心有限公司 一种宽带低噪声放大器
CN104242830A (zh) * 2014-09-21 2014-12-24 北京工业大学 基于有源电感的可重配置超宽带低噪声放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056022A (ko) * 1999-02-12 2000-09-15 김영환 알티알 입력단의 트랜스컨덕턴스 제어회로
CN101026357A (zh) * 2006-02-21 2007-08-29 立积电子股份有限公司 串迭与串接式并以单端输入差动输出实施的低噪声放大器
CN101895265A (zh) * 2010-08-24 2010-11-24 复旦大学 一种全差分cmos多模低噪声放大器
US20130249635A1 (en) * 2012-03-21 2013-09-26 Samsung Electronics Co., Ltd. Amplifier for output buffer and signal processing apparatus using the same
CN104158504A (zh) * 2014-08-19 2014-11-19 上海集成电路研发中心有限公司 一种宽带低噪声放大器
CN104242830A (zh) * 2014-09-21 2014-12-24 北京工业大学 基于有源电感的可重配置超宽带低噪声放大器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109936368A (zh) * 2019-03-12 2019-06-25 长沙理工大学 低噪声电流模开环采样保持电路以及电路模块
CN109936368B (zh) * 2019-03-12 2022-11-11 长沙理工大学 低噪声电流模开环采样保持电路以及电路模块

Also Published As

Publication number Publication date
CN107040225B (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
CN103746660B (zh) 一种宽带cmos巴伦低噪声放大器
CN104660179B (zh) 低噪声放大器
CN104167993B (zh) 一种采用有源跨导增强和噪声抵消技术的差分低功耗低噪声放大器
CN104270100B (zh) 一种采用正反馈技术和有源跨导增强技术的低功耗低噪声放大器
CN109951163A (zh) 一种多路反馈型宽带低噪声放大器
CN104539242B (zh) 电流复用低噪声放大器
CN105281682B (zh) 低功耗双向降噪低噪声放大器
CN103117711A (zh) 一种单片集成的射频高增益低噪声放大器
CN103401514B (zh) 低噪声放大器
CN101282110A (zh) 一种低功耗单端输入差分输出低噪声放大器
CN107070425A (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
CN102969984A (zh) 一种电流复用噪声抵消低噪声放大器
CN103762947B (zh) 一种交叉耦合输入的低噪声跨导放大器
CN106788278A (zh) Ku波段低噪声放大器
CN102983817A (zh) 一种高增益的宽带低噪声放大器
CN109379051A (zh) 一种双模式高增益、低噪声的宽带低噪声放大器
CN107248850A (zh) 一种无电感低功耗高增益高线性度宽带低噪声放大器
CN104579184A (zh) 一种高线性度宽带巴伦低噪声放大器
CN204697010U (zh) 宽带低噪声放大器
CN103346741A (zh) 一种双路噪声抵消型电流复用低噪声放大器
CN101150296A (zh) 一种用于无线通信和导航接收机的低噪声放大器及实现方法
CN106953612A (zh) 一种基于寄生反馈消除技术的高增益放大电路
CN206712752U (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
US9130510B2 (en) High-frequency bandwidth amplifying circuit
CN107040225A (zh) 一种低噪声放大器及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Ye Tianxiang

Inventor after: Zhang Yapeng

Inventor after: Zheng Zhe

Inventor after: Jiang Xueping

Inventor after: Zhang Weilong

Inventor after: Wang Liang

Inventor after: Qiao Lei

Inventor before: Jin Li

Inventor before: Jiang Xueping

Inventor before: Ye Tianxiang

Inventor before: Zhang Yapeng

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 102209 Beijing City, the future of science and Technology City Binhe Road, No. 18, No.

Applicant after: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE Co.,Ltd.

Applicant after: STATE GRID TIANJIN ELECTRIC POWER Co.

Applicant after: STATE GRID CORPORATION OF CHINA

Address before: 102209 Beijing City, Changping District science and Technology Park in the future smart grid research institute hospital

Applicant before: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE

Applicant before: STATE GRID TIANJIN ELECTRIC POWER Co.

Applicant before: State Grid Corporation of China

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191030

Address after: Building 3, zone a, Dongsheng Science Park, Zhongguancun, No.66, xixiaokou Road, Haidian District, Beijing 102200

Applicant after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Applicant after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

Applicant after: STATE GRID TIANJIN ELECTRIC POWER Co.

Applicant after: STATE GRID CORPORATION OF CHINA

Address before: 102209 Beijing City, the future of science and Technology City Binhe Road, No. 18, No.

Applicant before: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE Co.,Ltd.

Applicant before: STATE GRID TIANJIN ELECTRIC POWER Co.

Applicant before: STATE GRID CORPORATION OF CHINA

GR01 Patent grant
GR01 Patent grant