CN107039299A - Mos管参数退化电路和mos管参数退化预警电路 - Google Patents

Mos管参数退化电路和mos管参数退化预警电路 Download PDF

Info

Publication number
CN107039299A
CN107039299A CN201610989878.1A CN201610989878A CN107039299A CN 107039299 A CN107039299 A CN 107039299A CN 201610989878 A CN201610989878 A CN 201610989878A CN 107039299 A CN107039299 A CN 107039299A
Authority
CN
China
Prior art keywords
circuit
oxide
metal
semiconductor parameter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610989878.1A
Other languages
English (en)
Other versions
CN107039299B (zh
Inventor
恩云飞
雷登云
陈义强
何春华
黄云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201610989878.1A priority Critical patent/CN107039299B/zh
Publication of CN107039299A publication Critical patent/CN107039299A/zh
Application granted granted Critical
Publication of CN107039299B publication Critical patent/CN107039299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种MOS管参数退化电路，包括CMOS反相器、应力施加电路和参数测量电路；CMOS反相器包括第一PMOS管与第一NMOS管；应力施加电路在第一模式选择信号的控制下导通，应力施加电路接收控制信号后对CMOS反相器的第一PMOS管施加负栅压偏置应力或者正栅压偏置应力；参数测量电路在第二模式选择信号的控制下导通；参数测量电路接收输入信号，将输入信号输出至CMOS反相器的输入端；第一模式选择信号与第二模式选择信号为互补信号；本发明可以提高MOS管参数退化测试结果的准确性。此外，本发明还涉及一种MOS管参数退化预警电路，可以准确分析NBTI效应对PMOS管器件参数的影响。

Description

MOS管参数退化电路和MOS管参数退化预警电路
技术领域
本发明涉及监测技术领域，特别是涉及一种MOS管参数退化电路、一种MOS管参数退化预警电路、和另一种MOS管参数退化预警电路。
背景技术
NBTI(Negative Bias Temperature Instability，负偏压温度不稳定性)效应是指在高温和负栅压偏置应力下的PMOS(positive channel Metal Oxide Semiconductor，指n型衬底、p沟道，靠空穴的流动运送电流的场效应晶体管)管的退化效应，即在NBTI效应的影响下，将会导致器件PMOS管的阈值电压发生漂移、漏极饱和电流和跨导均出现下降，从而导致器件甚至整个电路失效。
目前，高性能CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)集成电路已经广泛应用于各种电子系统中。其中，MOS管作为构成CMOS集成电路的基础，其性能参数的稳定性对CMOS集成电路的性能起着至关重要的作用；特别地，使MOS(Mosfet，绝缘栅型场效应管)管性能指标的轻微漂移就会导致CMOS集成电路性能的严重退化。此外，随着工艺尺寸的减小，CMOS集成电路电源电压的不断降低也将导致其电流密度和芯片局部温度升高，从而使CMOS集成电路在使用过程中受NBTI效应影响其性能严重下降。因此，需要对NBTI效应进行研究，以延长器件寿命。
现阶段，对NBTI效应的研究主要集中在集成电路性能退化方面，其中，在对NBTI效应引起的器件参数退化特性监测电路中，由于电路工作的同时会受到HCI(hot carrierinjection，热载流子注入)、NBTI和TDDB(time dependent dielectric breakdown，与时间相关电介质击穿)等多种效应的影响，因此，上述电路输出的输出信号会受多种效应的影响，输出信号不准确。由于上述输出信号不准确，也使得无法准确分析PMOS管在NBTI效应下的器件参数退化程度，从而降低预警信号的准确性。
发明内容
基于此，有必要针对上述问题，提供一种通过将应力施加电路与参数测量电路分离，可以提高输出信号准确性的MOS管参数退化电路。
一种MOS管参数退化电路，包括：CMOS反相器、应力施加电路和参数测量电路；所述CMOS反相器包括第一PMOS管与第一NMOS管；
所述第一PMOS管的栅极与所述第一NMOS管的栅极连接，作为所述CMOS反相器的输入端；所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，作为所述CMOS反相器的输出端；所述第一PMOS管的源极接电源，所述第一NMOS管的源极接地；所述CMOS反相器的输入端分别与所述应力施加电路的输出端、所述参数测量电路的输出端连接；
所述应力施加电路在第一模式选择信号的控制下导通，所述应力施加电路接收控制信号后对所述CMOS反相器的第一PMOS管施加负栅压偏置应力或者正栅压偏置应力；
所述参数测量电路在第二模式选择信号的控制下导通，所述参数测量电路接收输入信号，将所述输入信号输出至所述CMOS反相器的输入端；所述CMOS反相器的输出端输出与所述输入信号反相的输出信号；所述第一模式选择信号与所述第二模式选择信号为互补信号；
所述输入信号为低电平信号时，所述第一PMOS管导通，所述第一NMOS管截止，所述CMOS反相器的输出端输出高电平信号；所述输入信号为高电平信号时，所述第一PMOS管截止，所述第一NMOS管导通，所述CMOS反相器的输出端输出低电平信号。
上述MOS管参数退化电路，通过所述第一模式选择信号与所述第二模式选择信号分别控制所述应力施加电路与所述参数测量电路的导通，并通过将所述第一模式选择信号与所述第二模式选择信号设置成互补信号，如此，可以使所述应力施加电路导通，对所述CMOS反相器中的所述第一PMOS管施加正栅压偏置应力或负栅压偏置应力时，所述参数测量电路截止；或者所述参数测量电路导通时，所述应力施加电路截止，从而将所述应力施加电路与所述参数测量电路分离，使所述CMOS反相器中的PMOS管受到的损伤主要集中在单一应力下，避免其他应力的干扰，提高了MOS管参数退化测试结果的准确性。
另外，还提供一种可以提高预警信号准确性的MOS管参数退化预警电路。
一种MOS管参数退化预警电路，包括：第一MOS管参数退化电路和第二MOS管参数退化电路；所述第一MOS管参数退化电路采用权利要求1-7任一项的MOS管参数退化电路，所述第二MOS管参数退化电路采用权利要求1-7任一项的MOS管参数退化电路；
第一MOS管参数退化电路中的所述参数测量电路的输入端为所述第一MOS管参数退化电路的输入端，第一MOS管参数退化电路中的所述CMOS反相器的输出端为所述第一MOS管参数退化电路的输出端；所述第一MOS管参数退化电路的输入端与输出端连接；
第二MOS管参数退化电路中的所述参数测量电路的输入端为所述第二MOS管参数退化电路的输入端，第二MOS管参数退化电路中的所述CMOS反相器的输出端为所述第二MOS管参数退化电路的输出端；所述第二MOS管参数退化电路的输入端与输出端连接；
所述第一MOS管参数退化电路接收到的所述控制信号为低电平信号；所述低电平信号用于对所述第一MOS管参数退化电路中的所述CMOS反相器的所述第一PMOS管施加负栅压偏置应力；所述第一MOS管参数退化电路的输入端接收所述输入信号后经所述第一MOS管参数退化电路的输出端输出第一信号；
所述第二MOS管参数退化电路接收到的所述控制信号为高电平信号；所述高电平信号用于对所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管施加正栅压偏置应力；所述第二MOS管参数退化电路的输入端接收所述输入信号后经所述第二MOS管参数退化电路的输出端输出第二信号；
所述第二MOS管参数退化电路为所述第一MOS管参数退化电路的参考电路；通过比较所述第一信号与所述第二信号，获得MOS管参数退化预警信号。
上述MOS管参数退化预警电路通过使所述第二MOS管参数退化电路作为所述第一MOS管参数退化电路的参考电路，所述第一MOS管参数退化电路与所述第二MOS管参数退化电路分别接收所述低电平信号与所述高电平信号，可以保证在所述MOS管参数退化预警电路处于应力施加状态时，所述第一MOS管参数退化电路中的所述CMOS反相器的所述第一PMOS管只受负栅压偏置应力影响，而所述第二MOS管参数退化电路中的所述CMOS反相器的所述第一PMOS管只受正栅压偏置应力影响；基于此，在所述MOS管参数退化预警电路处于参数测量状态时，所述第一MOS管参数退化电路与所述第二MOS管参数退化电路分别输出所述第一信号与所述第二信号，而通过比较所述第一信号与所述第二信号可以准确分析PMOS管在NBTI效应下的器件参数退化程度，从而提高预警信号的准确性。
另外，还提供一种可以提高预警信号准确性的MOS管参数退化预警电路。
一种MOS管参数退化预警电路，包括：应力电路和基准电路；所述应力电路与所述基准电路均采用环形震荡电路结构；所述应力电路与所述基准电路均包括2N+1个上述的MOS管参数退化电路，所述N为正整数；
每个所述MOS管参数退化电路中的所述参数测量电路的输入端为每个所述MOS管参数退化电路的输入端，每个所述MOS管参数退化电路中的所述CMOS反相器的输出端为每个所述MOS管参数退化电路的输出端；
所述应力电路中的前一个所述MOS管参数退化电路的输出端与下一个所述MOS管参数退化电路的输入端依次连接；所述基准电路中的前一个所述MOS管参数退化电路的输出端与下一个所述MOS管参数退化电路的输入端依次连接；
所述应力电路中各个所述MOS管参数退化电路接收到的所述控制信号均为相同的低电平信号，所述应力电路中各个所述MOS管参数退化电路的所述应力施加电路接收到的所述第一模式选择信号均为相同的电平信号，所述应力电路中各个所述MOS管参数退化电路的所述参数测量电路接收到的所述第二模式选择信号均为相同的电平信号；
所述低电平信号用于对各个所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管施加负栅压偏置应力；
所述应力电路中的其中一个所述MOS管参数退化电路的输入端接收所述输入信号，所述基准电路中的其中一个所述MOS管参数退化电路的输出端输出第一信号；
所述基准电路中各个所述MOS管参数退化电路接收到的所述控制信号均为相同的高电平信号，所述基准电路中各个所述MOS管参数退化电路的所述应力施加电路接收到的所述第一模式选择信号均为相同的电平信号；所述基准电路中各个所述MOS管参数退化电路的所述参数测量电路接收到的所述第二模式选择信号均为相同的电平信号；
所述高电平信号用于对各个所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管施加正栅压偏置应力；
所述基准电路中的其中一个所述MOS管参数退化电路的输入端接收所述输入信号，所述基准电路中的其中一个所述MOS管参数退化电路的输出端输出第二信号；
所述基准电路为所述应力电路的参考电路；通过比较所述第一信号与所述第二信号，获得MOS管参数退化预警信号。
上述MOS管参数退化预警电路通过使所述基准电路作为所述应力电路的参考电路，所述应力电路与所述基准电路分别接收所述低电平信号与所述高电平信号，可以保证在所述MOS管参数退化预警电路处于应力施加状态时，所述应力电路中的所述CMOS反相器的所述第一PMOS管只受负栅压偏置应力影响，而所述基准电路中的所述CMOS反相器的所述第一PMOS管只受正栅压偏置应力影响；基于此，在所述MOS管参数退化预警电路处于参数测量状态时，所述应力电路与所述基准电路接收相同的所述输入信号，并分别输出所述第一信号与所述第二信号，而通过比较所述第一信号与所述第二信号可以准确分析PMOS管在NBTI效应下的器件参数退化程度，从而提高预警信号的准确性。
附图说明
图1为一个实施例中MOS管参数退化电路结构示意图；
图2为一个实施例中MOS管参数退化电路的结构简化图；
图3为一个实施例中5级级联的应力电路或者基准电路的结构示意图；
图4为一个实施例中多级级联的应力电路或者基准电路的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及取得的效果，下面结合附图及较佳实施例，对本发明实施例的技术方案，进行清楚和完整的描述。
请参见图1和图2，一种MOS管参数退化电路，包括CMOS反相器、应力施加电路和参数测量电路；所述CMOS反相器包括第一PMOS管M10与第一NMOS管M9；所述第一PMOS管M10的栅极与所述第一NMOS管M9的栅极连接，作为所述CMOS反相器的输入端；所述第一PMOS管M10的漏极与所述第一NMOS管的漏极连接，作为所述CMOS反相器的输出端；所述第一PMOS管M10的源极接电源VDD，所述第一NMOS管M9的源极接地GND；所述CMOS反相器的输入端分别与所述应力施加电路的输出端、所述参数测量电路的输出端连接。所述输入信号In为低电平信号时，所述第一PMOS管M10导通，所述第一NMOS管M9截止，所述CMOS反相器的输出端输出高电平信号；所述输入信号In为高电平信号时，所述第一PMOS管M10截止，所述第一NMOS管M9导通，所述CMOS反相器的输出端输出低电平信号。
所述应力施加电路在所述第一模式选择信号的控制下导通，所述应力施加电路接收控制信号Col后对所述CMOS反相器的第一PMOS管M10施加负栅压偏置应力或者正栅压偏置应力；所述参数测量电路在所述第二模式选择信号的控制下导通，所述参数测量电路接收所述输入信号In，将所述输入信号In输出至所述CMOS反相器的输入端；由于所述第一模式选择信号与所述第二模式选择信号为互补信号，因此，在所述第一模式选择信号为低电平时，所述第二模式选择信号为高电平，所述应力施加电路导通(或截止)，而所述参数测量电路截止(或导通)，此时，所述MOS管参数退化测量电路处于应力施加状态(或参数测量状态)；或者，当所述第一模式选择信号为高电平时，所述第二模式选择信号为低电平，所述应力施加电路截止(或导通)，而所述参数测量电路导通(或截止)，此时，所述MOS管参数退化测量电路处于参数测量状态(或应力施加状态)。如此，可以很好地将所述应力施加电路与所述参数测量电路分离，使得目标电路，即所述CMOS反相器受到的损伤主要集中在单一应力下，从而在参数测量时将其他因素隔离开,提高MOS管参数退化测试结果的准确性。此外，所述第一模式选择信号与所述第二模式选择信号可以由同一个模式选择端(如图1中的Mode)分别输出，也可以分别从不同的模式选择端输出。
示例性的，所述应力施加电路对所述CMOS反相器中的所述第一PMOS管M10施加负栅压偏置应力后，所述应力施加电路截止，所述参数测量电路工作。由于所述应力施加电路工作时，所述第一PMOS管M10只受NBTI效应影响出现退化，因此在所述参数测量电路工作时，所述CMOS反相器的输出信号Out可以反应NBTI效应对所述第一PMOS管M10参数的影响，从而排除其他效应的影响。
在一个实施例中，所述应力施加电路可以包括第一门控开关电路和缓冲器，所述第一门控开关电路通过所述缓冲器与所述CMOS反相器的输入端连接；所述第一门控开关电路在所述第一模式选择信号的控制下导通；所述第一门控开关电路的输入端接收所述输入信号In，将所述输入信号In经所述缓冲器传输至所述CMOS反相器的输入端。所述缓冲器可以控制输入信号In的保持与恢复，并抵抗所述CMOS反相器的输入端噪声。所述缓冲器可以由两级反相器构成，也可以采用传输门和固定一个输入端的与门等电路结构。
在一个实施例中，所述缓冲器可以包括第二反相器与第三反相器；所述第二反相器的输入端与所述第一门控开关电路的输出端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述CMOS反相器的输入端连接。
进一步的，所述第三反相器包括第三PMOS管M3与第三NMOS管M4，所述第四反相器包括第四PMOS管M5与第四NMOS管M6；所述第三PMOS管M3的栅极与所述第三NMOS管M4的栅极连接，作为所述第三反相器的输入端；所述第三PMOS管M3的漏极与所述第三NMOS管M4的漏极连接，作为所述第三反相器的输出端；所述第三PMOS管M3的源极与电源VDD连接，所述第三NMOS管M4的源极接地GND；所述第四PMOS管M5的栅极与所述第四NMOS管M6的栅极连接，作为所述第四反相器的输入端；所述第四PMOS管M5的漏极与所述第四NMOS管M6的漏极连接，作为所述第四反相器的输出端；所述第四PMOS管M5的源极与电源VDD连接，所述第四NMOS管M6的源极接地GND。
在一个实施例中，所述应力施加电路可以包括第一门控开关电路和缓冲器，所述第一门控开关电路通过所述缓冲器与所述CMOS反相器的输入端连接；所述第一门控开关电路在所述第一模式选择信号的控制下导通；所述第一门控开关电路的输入端接收所述输入信号In，将所述输入信号In经所述缓冲器传输至所述CMOS反相器的输入端。所述参数测量电路包括所述第二门控开关电路；所述第二门控开关电路在所述第二模式选择信号的控制下导通；所述第二门控开关电路输入端接收所述输入信号In，将所述输入信号In输出至所述CMOS反相器的输入端。
进一步的，所述第一门控开关电路可以包括第一反相器I1和第一CMOS传输门，所述第一CMOS传输门的输出端与所述缓冲器的输入端连接，所述第一CMOS传输门的第一控制端与第二控制端分别与所述第一反相器I1的输入端与输出端连接；所述第一CMOS传输门的输入端作为所述第一门控开关电路的输入端；所述第一反相器I1的输入端与所述第一CMOS传输门的第一控制端分别接收所述第一模式选择信号，所述第一反相器I1的输出端输出与所述第一模式选择信号反相的第一反相信号，所述第一CMOS传输门的第二控制端接收所述第一反相信号，从而在所述第一模式选择信号的控制下实现所述第一CMOS传输门的开闭。
在一个实施例中，所述第一门控开关电路包括第一反相器I1和第一CMOS传输门，所述第一CMOS传输门的输出端与所述缓冲器的输入端连接，所述第一CMOS传输门的第一控制端与第二控制端分别与所述第一反相器I1的输入端与输出端连接；所述第一CMOS传输门的输入端作为所述第一门控开关电路的输入端；所述第一反相器I1的输入端与所述第一CMOS传输门的第一控制端分别接收所述第一模式选择信号，所述第一反相器I1的输出端输出与所述第一模式选择信号反相的第一反相信号，所述第一CMOS传输门的第二控制端接收所述第一反相信号，从而在所述第一模式选择信号的控制下实现所述第一CMOS传输门的开闭。
所述第二门控开关电路包括第二CMOS传输门；所述第二CMOS传输门的输出端与所述CMOS反相器的输入端连接，所述第二CMOS传输门的第三控制端与第四控制端分别与所述第一反相器I1的输入端与输出端连接；所述第一反相器I1的输入端与所述第二CMOS传输门的第三控制端分别接收所述第二模式选择信号，所述第一反相器I1的输出端输出与所述第二模式选择信号反相的第二反相信号，所述第二CMOS传输门的第四控制端接收所述第二反相信号，从而在所述第二模式选择信号的控制下实现所述第一CMOS传输门的开闭。由于所述第一模式选择信号与所述第二模式选择信号为互补关系，因此，在所述第一CMOS传输门导通时，所述第二CMOS传输门关闭；所述第一CMOS传输门关闭时，所述第二CMOS传输门导通，从而分离所述应力施加电路与所述参数测量电路。
在一个实施例中，所述第一CMOS传输门包括第二PMOS管M1与第二NMOS管M2，所述第二PMOS管M1的漏极与所述第二NMOS管M2的漏极连接，作为所述第一CMOS传输门的输入端；所述第二PMOS管M1的源极与所述第二NMOS管M2的源极连接，作为所述第一CMOS传输门的输出端；所述第二PMOS管M1的栅极与所述第二NMOS管M2的栅极分别为所述第一CMOS传输门的第一控制端与第二控制端。当所述第一模式选择信号为低电平时，所述第二PMOS管M1与所述第二NMOS管M2导通，所述第一CMOS传输门在所述第一模式选择信号的控制下导通，实现所述控制信号Col的传输；当所述第一模式选择信号为高电平时，所述第二PMOS管M1与所述第二NMOS管M2截止，所述第一CMOS传输门在所述第一模式选择信号的控制下关闭。
所述第二CMOS传输门包括第五PMOS管M7与第五NMOS管M8；所述第五PMOS管M7的漏极与所述第五NMOS管M8的漏极连接，作为所述第二CMOS传输门的输出端；所述第五PMOS管M7的源极与所述第五NMOS管M8的源极连接，作为所述第一CMOS传输门的输入端；所述第五NMOS管M8的栅极与所述第五PMOS管M7的栅极分别为所述第二CMOS传输门的第三控制端与第四控制端。当所述第二模式选择信号为高电平时，所述第五PMOS管M7与所述第五NMOS管M8导通，所述第二CMOS传输门在所述第二模式选择信号的控制下导通，实现所述输入信号In的传输；当所述第二模式选择信号为高电平时，所述第五PMOS管M7与所述第五NMOS管M8截止，所述第二CMOS传输门在所述第二模式选择信号的控制下关闭。
在一个实施例中，还提供了一种MOS管参数退化预警电路，包括：第一MOS管参数退化电路和第二MOS管参数退化电路；所述第一MOS管参数退化电路均包括一个所述MOS管参数退化电路(如图1所示)。其中，第一MOS管参数退化电路中的所述参数测量电路的输入端为所述第一MOS管参数退化电路的输入端，第一MOS管参数退化电路中的所述CMOS反相器的输出端为所述第一MOS管参数退化电路的输出端；所述第一MOS管参数退化电路的输入端与输出端连接，形成环形震荡电路；第二MOS管参数退化电路中的所述参数测量电路的输入端为所述第二MOS管参数退化电路的输入端，第二MOS管参数退化电路中的所述CMOS反相器的输出端为所述第二MOS管参数退化电路的输出端；所述第二MOS管参数退化电路的输入端与输出端连接，形成环形震荡电路。
使用时，所述第一MOS管参数退化电路中的所述MOS管参数退化电路接收到的所述控制信号Col为低电平信号；所述低电平信号用于对所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管M10施加负栅压偏置应力；所述第一MOS管参数退化电路的输入端接收所述输入信号In后经所述第一MOS管参数退化电路的输出端输出第一信号。而所述第二MOS管参数退化电路中的所述MOS管参数退化电路接收到的所述控制信号Col为高电平信号；所述高电平信号用于对所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管M10施加正栅压偏置应力；所述第二MOS管参数退化电路的输入端接收所述输入信号In后经所述第二MOS管参数退化电路的输出端输出第二信号。
综上，所述第二MOS管参数退化电路为所述第一MOS管参数退化电路的参考电路；即所述第二MOS管参数退化电路与所述第一MOS管参数退化电路的电路结构一致，只是所述第二MOS管参数退化电路中的所述控制信号Col为所述高电平信号，而所述第一MOS管参数退化电路中的所述控制信号Col为所述低电平信号。因此，所述第一MOS管参数退化电路中的所述MOS管参数退化测量电路的所述第一PMOS管M10会受NBTI效应影响出现退化，而所述第二MOS管参数退化电路中的所述MOS管参数退化测量电路的所述第一PMOS管M10不会受NBTI效应影响；相应的，所述第一MOS管参数退化电路输出的所述第一信号与所述第二MOS管参数退化电路输出的所述第二信号存在差异，因此，可以通过测量并比较所述第一MOS管参数退化电路输出的所述第一信号与所述第二MOS管参数退化电路输出的所述第二信号，获得所述MOS管参数退化预警信号，以准确分析NBTI效应对PMOS管器件参数的影响。此外，所述MOS管参数退化预警电路可以将NBTI效应造成的所述第一PMOS管M10参数退化特性转化为数字电路可以自主检测的频率信号，即所述第一信号与所述第二信号，因此，无需外部设备辅助即可实现在线监测功能，降低成本。
在一个实施例中，请参见图4，还提供了一种MOS管参数退化预警电路，包括应力电路和基准电路；所述应力电路与所述基准电路均采用环形震荡电路结构，并且所述应力电路与所述基准电路均包括2N+1个所述MOS管参数退化电路(如图1所示)，所述N为正整数。其中，所述应力电路中的前一个所述MOS管参数退化电路的输出端与下一个所述MOS管参数退化电路的输入端依次连接；所述基准电路中的前一个所述MOS管参数退化电路的输出端与下一个所述MOS管参数退化电路的输入端依次连接。并且，所述应力电路或者所述基准电路中的每个所述MOS管参数退化电路的所述参数测量电路的输入端为每个所述MOS管参数退化电路的输入端，每个所述MOS管参数退化电路的所述CMOS反相器的输出端为每个所述MOS管参数退化电路的输出端。
使用时，使所述应力电路中各个所述MOS管参数退化电路接收到的所述控制信号Col均为相同的低电平信号；所述低电平信号用于对所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管M10施加负栅压偏置应力，以使所述第一PMOS管M10参数退化；而所述应力电路中的其中一个所述MOS管参数退化电路的输入端接收所述输入信号，所述基准电路中的其中一个所述MOS管参数退化电路的输出端输出第一信号。与此同时，使所述基准电路中各个所述MOS管参数退化电路接收到的所述控制信号Col均为相同的高电平信号；所述高电平信号用于对所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管M10施加正栅压偏置应力，所述正栅压偏置应力不会影响所述第一PMOS管M10的参数；所述基准电路中的其中一个所述MOS管参数退化电路的输入端接收所述输入信号，所述基准电路中的其中一个所述MOS管参数退化电路的输出端输出第二信号。
综上，所述基准电路可以为所述应力电路的参考电路，即所述基准电路与所述应力电路的电路结构一致，只是所述基准电路中的所述控制信号Col为所述高电平信号，而所述应力电路中的所述控制信号Col为所述低电平信号。因此通过测量并比较所述应力电路输出的所述第一信号与所述基准电路输出的所述第二信号，可以获得MOS管参数退化预警信号。
上述的所述应力电路与所述基准电路中可以将每个所述MOS管参数退化电路认为一级结构，从而可以认为所述应力电路与所述基准电路均为多级结构，例如，图3所示的MOS管参数退化预警电路中包括五个所述MOS管参数退化测量电路，因此可以认为图3所示电路为五级级联的MOS管参数退化预警电路。
由于所述MOS管参数退化预警电路的所有单元均采用基本单元，即所述MOS管参数退化测量电路实现，而且各个所述MOS管参数退化测量电路的连接简单，因此，所述MOS管参数退化预警电路的级数均可调节，即可以根据测量精度、测量速度与硬件面积等参数对所述应力电路与所述基准电路的级数进行调节，以获得最佳方案，在降低成本的同时保证所述MOS管参数退化预警电路的性能。而适当的增加所述应力电路与所述基准电路的级数也就意味着放大了负栅压偏置应力对所述第一PMOS管M10参数的影响，相应的，也放大了NBTI效应对所述应力电路的所述第一信号与所述基准电路的所述第二信号的影响，从而可以并避免外界因素对测量结果的干扰，大大提高所述MOS管参数退化预警信号的准确性，以便于准确分析NBTI效应对PMOS管器件参数的影响。此外，又可以将所述MOS管参数退化测量电路作为所述MOS管参数退化预警电路的标准单元，以便于所述MOS管参数退化预警电路的移植，从而适应不同工艺条件。
在一个实施例中，所述应力电路与所述基准电路均还可以包括2M个第四反相器，所述M为正整数，以保证所述应力电路与所述基准电路可以震荡输出所述第一信号与所述第二信号；所述应力电路中的所述第四反相器的输入端与输出端依次与各所述MOS管参数退化电路的输出端与输入端连接；所述基准电路中的所述第四反相器的输入端与输出端依次与各所述MOS管参数退化电路的输出端与输入端连接。通过采用所述第四反相器可以替代部分所述MOS管参数退化电路，如此可以减小所述MOS管参数退化预警电路结构的整体硬件资源代价，当然也可以采用其他电路结构以实现此目的。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种MOS管参数退化电路，其特征在于，包括：CMOS反相器、应力施加电路和参数测量电路；所述CMOS反相器包括第一PMOS管与第一NMOS管；
所述第一PMOS管的栅极与所述第一NMOS管的栅极连接，作为所述CMOS反相器的输入端；所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，作为所述CMOS反相器的输出端；所述第一PMOS管的源极接电源，所述第一NMOS管的源极接地；所述CMOS反相器的输入端分别与所述应力施加电路的输出端、所述参数测量电路的输出端连接；
所述应力施加电路在第一模式选择信号的控制下导通，所述应力施加电路接收控制信号后对所述CMOS反相器的第一PMOS管施加负栅压偏置应力或者正栅压偏置应力；
所述参数测量电路在第二模式选择信号的控制下导通，所述参数测量电路接收输入信号，将所述输入信号输出至所述CMOS反相器的输入端，所述CMOS反相器的输出端输出与所述输入信号反相的输出信号；所述第一模式选择信号与所述第二模式选择信号为互补信号；
所述输入信号为低电平信号时，所述第一PMOS管导通，所述第一NMOS管截止，所述CMOS反相器的输出端输出高电平信号；所述输入信号为高电平信号时，所述第一PMOS管截止，所述第一NMOS管导通，所述CMOS反相器的输出端输出低电平信号。
2.根据权利要求1所述的MOS管参数退化电路，其特征在于，所述应力施加电路包括第一门控开关电路和缓冲器，所述第一门控开关电路通过所述缓冲器与所述CMOS反相器的输入端连接；
所述第一门控开关电路在所述第一模式选择信号的控制下导通；所述第一门控开关电路的输入端接收所述控制信号，将所述控制信号经所述缓冲器传输至所述CMOS反相器的输入端。
3.根据权利要求2所述的MOS管参数退化电路，其特征在于，所述第一门控开关电路包括第一反相器和第一CMOS传输门；
所述第一CMOS传输门的输出端与所述缓冲器的输入端连接，所述第一CMOS传输门的第一控制端与第二控制端分别与所述第一反相器的输入端与输出端连接；所述第一CMOS传输门的输入端作为所述第一门控开关电路的输入端；
所述第一反相器的输入端与所述第一CMOS传输门的第一控制端分别接收所述第一模式选择信号，所述第一反相器的输出端输出与所述第一模式选择信号反相的第一反相信号，所述第一CMOS传输门的第二控制端接收所述第一反相信号。
4.根据权利要求3所述的MOS管参数退化电路，其特征在于，所述参数测量电路包括第二门控开关电路；所述第二门控开关电路在所述第二模式选择信号的控制下导通；所述第二门控开关电路输入端接收所述输入信号，将所述输入信号输出至所述CMOS反相器的输入端。
5.根据权利要求4所述的MOS管参数退化电路，其特征在于，所述第二门控开关电路包括第二CMOS传输门；
所述第二CMOS传输门的输出端与所述CMOS反相器的输入端连接，所述第二CMOS传输门的第三控制端与第四控制端分别与所述第一反相器的输入端与输出端连接；
所述第一反相器的输入端与所述第二CMOS传输门的第三控制端分别接收所述第二模式选择信号，所述第一反相器的输出端输出与所述第二模式选择信号反相的第二反相信号，所述第二CMOS传输门的第四控制端接收所述第二反相信号。
6.根据权利要求5所述的MOS管参数退化电路，其特征在于，所述第一CMOS传输门包括第二PMOS管与第二NMOS管；所述第二CMOS传输门包括第五PMOS管与第五NMOS管；
所述第二PMOS管的漏极与所述第二NMOS管的漏极连接，作为所述第一CMOS传输门的输入端；所述第二PMOS管的源极与所述第二NMOS管的源极连接，作为所述第一CMOS传输门的输出端；所述第二PMOS管的栅极与所述第二NMOS管的栅极分别为所述第一CMOS传输门的第一控制端与第二控制端；
所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，作为所述第二CMOS传输门的输入端；所述第五PMOS管的源极与所述第五NMOS管的源极连接，作为所述第二CMOS传输门的输出端；所述第五NMOS管的栅极与所述第五PMOS管的栅极分别为所述第二CMOS传输门的第三控制端与第四控制端。
7.根据权利要求2所述的MOS管参数退化电路，其特征在于，所述缓冲器包括第二反相器与第三反相器；
所述第二反相器的输入端与所述第一门控开关电路的输出端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述CMOS反相器的输入端连接。
8.一种MOS管参数退化预警电路，其特征在于，包括：第一MOS管参数退化电路和第二MOS管参数退化电路；所述第一MOS管参数退化电路采用权利要求1-7任一项的MOS管参数退化电路，所述第二MOS管参数退化电路采用权利要求1-7任一项的MOS管参数退化电路；
第一MOS管参数退化电路中的所述参数测量电路的输入端为所述第一MOS管参数退化电路的输入端，第一MOS管参数退化电路中的所述CMOS反相器的输出端为所述第一MOS管参数退化电路的输出端；所述第一MOS管参数退化电路的输入端与输出端连接；
第二MOS管参数退化电路中的所述参数测量电路的输入端为所述第二MOS管参数退化电路的输入端，第二MOS管参数退化电路中的所述CMOS反相器的输出端为所述第二MOS管参数退化电路的输出端；所述第二MOS管参数退化电路的输入端与输出端连接；
所述第一MOS管参数退化电路接收到的所述控制信号为低电平信号；所述低电平信号用于对所述第一MOS管参数退化电路中的所述CMOS反相器的所述第一PMOS管施加负栅压偏置应力；所述第一MOS管参数退化电路的输入端接收所述输入信号后经所述第一MOS管参数退化电路的输出端输出第一信号；
所述第二MOS管参数退化电路接收到的所述控制信号为高电平信号；所述高电平信号用于对所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管施加正栅压偏置应力；所述第二MOS管参数退化电路的输入端接收所述输入信号后经所述第二MOS管参数退化电路的输出端输出第二信号；
所述第二MOS管参数退化电路为所述第一MOS管参数退化电路的参考电路；通过比较所述第一信号与所述第二信号，获得MOS管参数退化预警信号。
9.一种MOS管参数退化预警电路，其特征在于，包括：应力电路和基准电路；所述应力电路与所述基准电路均采用环形震荡电路结构；所述应力电路与所述基准电路均包括2N+1个权利要求1-7任一项的MOS管参数退化电路，所述N为正整数；
每个所述MOS管参数退化电路中的所述参数测量电路的输入端为每个所述MOS管参数退化电路的输入端，每个所述MOS管参数退化电路中的所述CMOS反相器的输出端为每个所述MOS管参数退化电路的输出端；
所述应力电路中的前一个所述MOS管参数退化电路的输出端与下一个所述MOS管参数退化电路的输入端依次连接；所述基准电路中的前一个所述MOS管参数退化电路的输出端与下一个所述MOS管参数退化电路的输入端依次连接；
所述应力电路中各个所述MOS管参数退化电路接收到的所述控制信号均为相同的低电平信号，所述应力电路中各个所述MOS管参数退化电路的所述应力施加电路接收到的所述第一模式选择信号均为相同的电平信号，所述应力电路中各个所述MOS管参数退化电路的所述参数测量电路接收到的所述第二模式选择信号均为相同的电平信号；
所述低电平信号用于对各个所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管施加负栅压偏置应力；
所述应力电路中的其中一个所述MOS管参数退化电路的输入端接收所述输入信号，所述基准电路中的其中一个所述MOS管参数退化电路的输出端输出第一信号；
所述基准电路中的其中一个所述MOS管参数退化电路的输入端接收所述输入信号，所述基准电路中的其中一个所述MOS管参数退化电路的输出端输出第二信号；
所述基准电路中各个所述MOS管参数退化电路接收到的所述控制信号均为相同的高电平信号，所述基准电路中各个所述MOS管参数退化电路的所述应力施加电路接收到的所述第一模式选择信号均为相同的电平信号；所述基准电路中各个所述MOS管参数退化电路的所述参数测量电路接收到的所述第二模式选择信号均为相同的电平信号；
所述高电平信号用于对各个所述MOS管参数退化电路中的所述CMOS反相器中的所述第一PMOS管施加正栅压偏置应力；
所述基准电路为所述应力电路的参考电路；通过比较所述第一信号与所述第二信号，获得MOS管参数退化预警信号。
10.根据权利要求9所述的MOS管参数退化预警电路，其特征在于，所述应力电路与所述基准电路均还包括2M个第四反相器，所述M为正整数；
所述应力电路中的所述第四反相器的输入端与输出端依次与各所述MOS管参数退化电路的输出端与输入端连接；所述基准电路中的所述第四反相器的输入端与输出端依次与各所述MOS管参数退化电路的输出端与输入端连接。
CN201610989878.1A 2016-11-10 2016-11-10 Mos管参数退化电路和mos管参数退化预警电路 Active CN107039299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610989878.1A CN107039299B (zh) 2016-11-10 2016-11-10 Mos管参数退化电路和mos管参数退化预警电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610989878.1A CN107039299B (zh) 2016-11-10 2016-11-10 Mos管参数退化电路和mos管参数退化预警电路

Publications (2)

Publication Number Publication Date
CN107039299A true CN107039299A (zh) 2017-08-11
CN107039299B CN107039299B (zh) 2019-10-18

Family

ID=59531017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610989878.1A Active CN107039299B (zh) 2016-11-10 2016-11-10 Mos管参数退化电路和mos管参数退化预警电路

Country Status (1)

Country Link
CN (1) CN107039299B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919079A (zh) * 2018-04-03 2018-11-30 华南理工大学 一种cmos反相器电磁抗扰度的监测方法
CN112834890A (zh) * 2020-12-29 2021-05-25 北京智芯微电子科技有限公司 一种检测pmos器件nbti退化的电路
CN113495203A (zh) * 2020-04-03 2021-10-12 长鑫存储技术有限公司 测试电路及半导体测试方法
US11935579B2 (en) 2021-01-19 2024-03-19 Changxin Memory Technologies, Inc. Protection circuit and memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332907A (zh) * 2011-07-26 2012-01-25 华南理工大学 基于cmos数字逻辑门电路的抗nbti效应加固方法
CN103531542A (zh) * 2013-10-18 2014-01-22 上海华力微电子有限公司 减小负偏压温度不稳定性的cmos器件制作方法
CN105067985A (zh) * 2015-07-22 2015-11-18 工业和信息化部电子第五研究所 基于nbti效应pmos管参数退化的失效预警装置
CN105445645A (zh) * 2015-12-14 2016-03-30 宁波大学 一种用于监测集成电路nbti老化效应的数字型监测电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332907A (zh) * 2011-07-26 2012-01-25 华南理工大学 基于cmos数字逻辑门电路的抗nbti效应加固方法
CN103531542A (zh) * 2013-10-18 2014-01-22 上海华力微电子有限公司 减小负偏压温度不稳定性的cmos器件制作方法
CN105067985A (zh) * 2015-07-22 2015-11-18 工业和信息化部电子第五研究所 基于nbti效应pmos管参数退化的失效预警装置
CN105445645A (zh) * 2015-12-14 2016-03-30 宁波大学 一种用于监测集成电路nbti老化效应的数字型监测电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919079A (zh) * 2018-04-03 2018-11-30 华南理工大学 一种cmos反相器电磁抗扰度的监测方法
CN108919079B (zh) * 2018-04-03 2019-11-15 华南理工大学 一种cmos反相器电磁抗扰度的监测方法
CN113495203A (zh) * 2020-04-03 2021-10-12 长鑫存储技术有限公司 测试电路及半导体测试方法
CN113495203B (zh) * 2020-04-03 2022-05-03 长鑫存储技术有限公司 测试电路及半导体测试方法
US11988704B2 (en) 2020-04-03 2024-05-21 Changxin Memory Technologies, Inc. Test circuits and semiconductor test methods
CN112834890A (zh) * 2020-12-29 2021-05-25 北京智芯微电子科技有限公司 一种检测pmos器件nbti退化的电路
CN112834890B (zh) * 2020-12-29 2021-11-30 北京智芯微电子科技有限公司 一种检测pmos器件nbti退化的电路
US11935579B2 (en) 2021-01-19 2024-03-19 Changxin Memory Technologies, Inc. Protection circuit and memory

Also Published As

Publication number Publication date
CN107039299B (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN107039299B (zh) Mos管参数退化电路和mos管参数退化预警电路
CN103762986A (zh) 采样保持开关电路
US20110018520A1 (en) Reference voltage circuit and electronic device
KR102549745B1 (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
JPH06112795A (ja) 信号切換回路および信号生成回路
CN107408940A (zh) 具有降低的栅致漏极泄漏电流的模拟开关
CN103064000B (zh) Mos管阵列的阈值电压分布监测装置及方法
CN106533406B (zh) Mos管参数退化电路、测试电路及预警电路
CN104682880B (zh) 抑制音频输出噪声的电路和音频输出电路
Asllani et al. V TH-hysteresis and interface states characterisation in SiC power MOSFETs with planar and trench gate
US6879198B2 (en) Differential input receiver with hysteresis
CN110752834A (zh) 一种双电流偏置的cmos伪电阻
Austin et al. A low power transregional MOSFET model for complete power-delay analysis of CMOS gigascale integration (GSI)
US9154130B2 (en) Four-state input detection circuitry
CN106257922A (zh) 感测器件、图像感测系统及其方法
Lu et al. Short Circuit Capability and Performance Degradation of Cascode GaN Devices-A Case Study
CN103066976B (zh) 一种低关断态电流晶体管电路
Liu et al. Traveling wave TeraFET spectrometer
CN106415282A (zh) 一种电流采样保持电路及信号采集系统
CN110445482A (zh) 一种低功耗高摆率的比较器
CN203747799U (zh) 采样保持开关电路
Filanovsky et al. Using “reconciliation” model for calculation of harmonics in a MOS transistor stage operating in moderate inversion
CN213780275U (zh) 一种氮化镓器件电流崩塌测试装置
CN102468743B (zh) 一种使能控制电路
AU2003212596A1 (en) Testable cascode circuit and method for testing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant