CN107026651B - 二分区间的数据压缩方法及集成电路的测试数据存储方法 - Google Patents

二分区间的数据压缩方法及集成电路的测试数据存储方法 Download PDF

Info

Publication number
CN107026651B
CN107026651B CN201710233374.1A CN201710233374A CN107026651B CN 107026651 B CN107026651 B CN 107026651B CN 201710233374 A CN201710233374 A CN 201710233374A CN 107026651 B CN107026651 B CN 107026651B
Authority
CN
China
Prior art keywords
test
run
decimal
data
run length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710233374.1A
Other languages
English (en)
Other versions
CN107026651A (zh
Inventor
詹文法
程一飞
张振林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI WOSHI ELECTRONIC Co.,Ltd.
Shenzhen Morning Intellectual Property Operations Co ltd
Original Assignee
Anqing Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anqing Normal University filed Critical Anqing Normal University
Priority to CN201710233374.1A priority Critical patent/CN107026651B/zh
Publication of CN107026651A publication Critical patent/CN107026651A/zh
Application granted granted Critical
Publication of CN107026651B publication Critical patent/CN107026651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种二分区间的数据压缩方法，将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即存储该若干个测试向量甚至整个测试集。本发明还公开了一种集成电路测试数据的存储方法。本发明相比现有技术具有以下优点：提高了测试效率，由于将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即可存储该若干个测试向量甚至整个测试集，占用空间较小，并且运算简单，非常实用。

Description

二分区间的数据压缩方法及集成电路的测试数据存储方法
技术领域
本发明涉及一种集成电路测试技术，更具体涉及一种集成电路测试中的数据存储技术。
背景技术
随着集成电路的发展，如何处理越来越庞大的测试数据已成为集成电路测试的关键难题之一。根据ITRS在2010年的报告数据，测试一个芯片，在2009年，仅仅需要85个测试模式数，也只需要压缩比为80；而到2019年，对测试模式数的要求则需要达到20370个，对压缩比的要求则需要达到12000。仅仅十年，模式数增加到240倍，压缩比增加到150倍。
关于减少测试数据量的研究，一直是研究的热点，主要可以分为三类：测试集压缩(Test Set Compaction)方法、内建自测试(Built-in Self-Test,BIST)方法和静态编码压缩方法。(1)测试集压缩方法。其特点是确保在不降低故障覆盖率的情况下，有选择性尝试使用不同的敏化路径，通过算法调整测试立方体(Test Tubes)中无关位(Don’t carebits)的位置，或者将相容的两个或多个测试向量合并成单一测试向量的方法来减少总的测试向量的个数，以期达到测试集最小化或最优化。其优势是所有工作由软件实现，不会增加额外的硬件成本。但其缺点也非常明显，测试向量的个数的减少造成了对非模型故障的覆盖率的降低。本方法另一缺点是压缩后测试集的测试数据量仍然非常庞大，很难一次性完全直接存储在ATE(自动测试机)的存储器中。因此，需要与其它方法结合使用。(2)内建自测试方法。其在被测电路中新增一部分电路，该电路专门用于测试，能够完成测试模式生成、测试控制、测试调度和测试结果分析，这样可以不依赖外部的自动测试设备独立进行测试。能够通过减少昂贵的自动测试设备的成本费来达到节约测试成本的目的，还可以支持测试重用和全速测试。其缺点在生成测试模式时，产生了大量的对测试毫无贡献的测试模式，既增加了测试功耗，又浪费了测试时间；另外，有部分未设计BIST方法的IP核也限制其应用。(3)静态编码压缩方法。其通过编码技术用一个较小的测试集TE去编码测试集TD，将存储和传输时对TD的操作变换成对TE的操作，即存储TE在ATE的存储器中，测试时，也仅传输TE而不是TD到被测芯片，最终TE到TD的还原由被测芯片上的解压电路来完成。静态编码方法采用的是无损压缩方法，还原后的测试集的确定位跟原始测试集的确定位完全一一对应，还原后的无关位都被程序填充成了特定的值，因此其只会增加而不会降低被测电路的故障覆盖率。该方法的另一优势是可以不需要提供被测电路的内部结构，能够很好地保护IP核的知识产权。因此，该技术在集成电路测试领域中得到了广泛应用。当前比较成熟的编码有很多，如Golomb编码、FDR码、VIHC码、交替连续码、Variable-Tail码、混合游程码、SVIC码、变游程码、EFDR、MFVLC、MFVRCVB、AFDR、共游程码和整数存储无理数的方法等。
上述三类方法均存在缺点。测试集压缩方法的目标是追求测试集的最小化，但该问题是NP完全问题(NP的英文全称是Non-deterministic Polynomial的问题，即多项式复杂程度的非确定性问题)。另一方面，其非模型故障的故障覆盖率会受到影响，测试集压缩后的测试集的数据量仍然非常大，并不能直接存储和传输，还需要进一步压缩。
由于测试时通常存在着抗随机故障(Random Resistant Fault,RRF)，故内建自测试方法存在故障覆盖率不高、测试序列较长的弊端。虽然可以通过加权或采用混合模式等方法来进一步提高测试效率，但随着电路规模的扩大，RRF的增多，所需要的硬件开销将显著增加。
静态编码压缩方法中，由于在CUT(Circuit Under Test，待测电路)与ATE(Automatic Test Equipmen，自动测试设备)之间数据传输存在着信号难以同步的缺点，不解决好同步问题，将会严重影响测试效率，改进通讯方式，又将会增加通讯协议的复杂性。另外，基于编码的测试数据压缩技术对多扫描链结构并不能很好的相容，需要对每一条扫描链都提供一个独立的解压电路才能使解压效率最高。
正是由于这些原因，对静态编码压缩方法的研究仅停留在学术界，到目前为止还没有实用的相关EDA(Electronics Design Automation，电子设计自动化)工具出现。
在静态编码压缩方法中，利用整数存储无理数的方法，理论上可以将整个测试集转换成若干个整数表示的无理数存储。该方法的优势是不需要直接存储代码字，而是存储代码字的规律。其缺点是如果期望其压缩效果好，无理数所表示的测试数据量就比较大，可能是若干个测试向量，甚至是整个测试集，此时无理数对应的整数表示就比较大。一方面，该大整数在存储时占用较大的空间；另一方面，在测试数据解压过程中，大整数给数据运算带来了复杂性，有时甚至不能直接运算。
发明内容
本发明所要解决的技术问题在于提供了一种提高测试效率、占用空间较小并且运算简单的二分区间的数据压缩方法。
本发明是通过以下技术方案解决上述技术问题的：一种二分区间的数据压缩方法，将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即存储该若干个测试向量甚至整个测试集。
具体步骤为：
步骤1：统计原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束；
步骤2：转化成小数，默认小数的整数部分为0，步骤1所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；
步骤3：初始化区间和原始编码，记t0＝0，t1＝1，原始编码为空；
步骤4：二分区间，令
Figure GDA0002388518690000041
比较t′与t大小并编码，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，编码增加1位数据1，令t0＝t′，重复执行该步骤直到t＝t′。
优化的，所述步骤1中，若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度。
本发明还公开一种集成电路测试数据的存储方法，包括如下步骤：
步骤10：根据待测试集成电路的电路结构生成包含若干故障的故障列表；
步骤20：选择任一故障，运行自动测试向量生成工具以此生成该故障的测试向量，同时将该故障点从故障列表中删除，最终形成级联后原始测试数据即测试向量序列S；
步骤30：将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即存储该若干个测试向量甚至整个测试集。
所述步骤30具体包括以下步骤：
步骤301：游程长度统计，统计级联后原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束；
步骤302：转化成小数，默认小数的整数部分为0，步骤301所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；
步骤303：初始化区间和原始编码，记t0＝0，t1＝1，原始编码为空；
步骤304：二分区间，令
Figure GDA0002388518690000051
比较t′与t大小并编码，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，编码增加1位数据1，令t0＝t′，重复该步骤直到t＝t′。
优化的，步骤302中，若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度。
本发明相比现有技术具有以下优点：提高了测试效率，由于将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即可存储该若干个测试向量甚至整个测试集，占用空间较小，并且运算简单，非常实用。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
本发明提供了一种二分区间的数据压缩方法，将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即可存储该若干个测试向量甚至整个测试集。
具体步骤为：
步骤1：统计原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束，若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度。
若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度。以0000100110XXX为例，前三个游程是确定的，是4、2、0，后面一个游程可以3，即最后4位是0001；如对于0000100101XXX，前3个游程分别是4、2和1，后面的无关位不能直接与前一游程拼成同一游程，此时只记前3个游程。此过程主要是将无关位尽可能的往前一游程填充。
不失一般性，设原始测试数据为：00000001000100001000100000001000001，则游程长度分别为7、3、4、3、7和5；
步骤2：转化成小数，默认小数的整数部分为0，步骤1所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)，如步骤1所统计的游程长度依次为7、3、4、3、7和5，转化后的小数为0.734375，记为t，有t∈(0,1)；t是代表了转化后的小数；
步骤3：初始化区间和原始编码，记t0＝0，t1＝1，原始编码为空；t0是代表了初始化区间转化后的小数，t1代表了原始编码转化后的小数；
步骤4：二分区间，令
Figure GDA0002388518690000061
t′代表了t0、t1之和的一半，比较t′与t大小并编码，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，编码增加1位数据1，令t0＝t′，重复执行该步骤直到t＝t′，例如，上述步骤2中小数t＝0.734375，步骤3中初始时t0＝0，t1＝1，原始编码为空，首先
Figure GDA0002388518690000062
此时t＞t′，编码在原始编码为空的基础上增加1位数据1，即此时编码为1；重复t′与t并编码有，
Figure GDA0002388518690000071
t≤t′，此时编码结果为10，重复该过程，最终t的编码为101110。
从上面可以看出原始的测试数据为00000001000100001000100000001000001，压缩后的数据为101110，压缩前35位，压缩后6位。
通过以上压缩方法，提高了测试效率，由于将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该位置，存储该二分区间的规律即可存储该若干个测试向量甚至整个测试集，占用空间较小，并且运算简单，非常实用。
该二分区间的数据压缩方法可以应用在测试集成电路的测试中，其测试方法包括如下步骤：
a、根据待测试集成电路的电路结构生成包含若干故障的故障列表；
b、选择任一故障，运行自动测试向量生成工具(如：Synopsys公司的TetraMAX，开源的Atalanta，等)以此生成该故障的测试向量，同时将该故障点从故障列表中删除，最终形成级联后原始测试数据即测试向量序列S；
c、游程长度统计，统计级联后原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束。若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度；
d、转化成小数，默认小数的整数部分为0，步骤c所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；
e、初始化区间和原始编码，记t0＝0，t1＝1，原始编码为空；
f、二分区间，令
Figure GDA0002388518690000081
比较t′与t大小并编码，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，编码增加1位数据1，令t0＝t′，重复步骤f直到t＝t′。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种二分区间的数据压缩方法，其特征在于，将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该区间，存储该二分区间的规律即存储该若干个测试向量甚至整个测试集，
具体步骤为：
步骤1：统计原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束；
步骤2：转化成小数，默认小数的整数部分为0，步骤1所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；
步骤3：初始化区间和原始编码，记t0＝0，t1＝1，t0是代表了初始化区间转化后的小数，t1代表了原始编码转化后的小数；原始编码为空；
步骤4：二分区间，令
Figure FDA0002465784310000011
比较t′与t大小并编码，t是代表了转化后的小数，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，t′代表了t0、t1之和的一半，编码增加1位数据1，令t0＝t′，重复执行该步骤直到t＝t′。
2.如权利要求1所述的一种二分区间的数据压缩方法，其特征在于，所述步骤1中，若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度。
3.一种集成电路测试数据的存储方法，其特征在于，包括如下步骤：
步骤10：根据待测试集成电路的电路结构生成包含若干故障的故障列表；
步骤20：选择任一故障，运行自动测试向量生成工具以此生成该故障的测试向量，同时将该故障点从故障列表中删除，最终形成级联后原始测试数据即测试向量序列S；
步骤30：将若干个测试向量甚至整个测试集映射到区间(0，1)，再通过多次二分区间的方法找到该区间，存储该二分区间的规律即存储该若干个测试向量甚至整个测试集；
所述步骤30具体包括以下步骤：
步骤301：游程长度统计，统计级联后原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束；
步骤302：转化成小数，默认小数的整数部分为0，步骤301所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；
步骤303：初始化区间和原始编码，记t0＝0，t1＝1，t0是代表了初始化区间转化后的小数，t1代表了原始编码转化后的小数；原始编码为空；
步骤304：二分区间，令
Figure FDA0002465784310000021
比较t′与t大小并编码，t是代表了转化后的小数，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，编码增加1位数据1，令t0＝t′，t′代表了t0、t1之和的一半，重复该步骤直到t＝t′。
4.如权利要求3所述的集成电路测试数据的存储方法，其特征在于，步骤302中，若无关位与前一游程可以组成同一游程，舍弃最后一游程长度，只记前若干游程长度；否则记前所有游程长度。
CN201710233374.1A 2017-04-11 2017-04-11 二分区间的数据压缩方法及集成电路的测试数据存储方法 Active CN107026651B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710233374.1A CN107026651B (zh) 2017-04-11 2017-04-11 二分区间的数据压缩方法及集成电路的测试数据存储方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710233374.1A CN107026651B (zh) 2017-04-11 2017-04-11 二分区间的数据压缩方法及集成电路的测试数据存储方法

Publications (2)

Publication Number Publication Date
CN107026651A CN107026651A (zh) 2017-08-08
CN107026651B true CN107026651B (zh) 2020-07-14

Family

ID=59526788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710233374.1A Active CN107026651B (zh) 2017-04-11 2017-04-11 二分区间的数据压缩方法及集成电路的测试数据存储方法

Country Status (1)

Country Link
CN (1) CN107026651B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039190B (zh) * 2017-12-15 2020-09-08 北京京存技术有限公司 一种测试方法及装置
CN108777583B (zh) * 2018-06-12 2021-08-13 安庆师范大学 一种数据压缩方法及装置
CN109975693B (zh) * 2019-04-02 2021-12-10 安庆师范大学 一种系统级封装后芯片互联测试方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937056A (zh) * 2010-08-18 2011-01-05 西安交通大学 数字集成电路测试数据的压缩生成方法
CN104753541A (zh) * 2015-04-27 2015-07-01 安庆师范学院 无理数存储测试向量的测试数据压缩方法
CN104811208A (zh) * 2015-02-12 2015-07-29 安庆师范学院 一种基于无理数存储测试数据的解压方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937056A (zh) * 2010-08-18 2011-01-05 西安交通大学 数字集成电路测试数据的压缩生成方法
CN104811208A (zh) * 2015-02-12 2015-07-29 安庆师范学院 一种基于无理数存储测试数据的解压方法
CN104753541A (zh) * 2015-04-27 2015-07-01 安庆师范学院 无理数存储测试向量的测试数据压缩方法

Also Published As

Publication number Publication date
CN107026651A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
Chandra et al. Test data compression for system-on-a-chip using Golomb codes
Li et al. Test data compression using dictionaries with selective entries and fixed-length indices
CN107026651B (zh) 二分区间的数据压缩方法及集成电路的测试数据存储方法
Chandra et al. Test data compression and decompression based on internal scan chains and Golomb coding
US9736181B2 (en) Hardening data transmissions against power side channel analysis
CN104753541B (zh) 无理数存储测试向量的测试数据压缩方法
CN102522120B (zh) 一种字典编码压缩方法
Chen et al. Cost-efficient built-in redundancy analysis with optimal repair rate for RAMs
Tenentes et al. High-quality statistical test compression with narrow ATE interface
CN102904579B (zh) 基于逐次逼近法的编码压缩方法
JP2008070367A (ja) 線形フィードバックシフトレジスタの再シードを使用するシステムオンチップの試験データ圧縮方法
CN106953643B (zh) 二分区间法的集成电路数据解压电路及方法
WO2016127701A1 (zh) 一种基于无理数存储测试数据的解压方法
US9910454B2 (en) Synchronizer with a timing closure enhancement
Plasencia-Balabarca et al. A flexible UVM-based verification framework reusable with avalon, AHB, AXI and wishbone bus interfaces for an AES encryption module
Sugier Low-cost hardware implementations of Salsa20 stream cipher in programmable devices
Vohra et al. Optimal selective count compatible runlength encoding for SOC test data compression
Li et al. Deterministic and low power BIST based on scan slice overlapping
CN110022158A (zh) 一种译码方法及装置
Wei et al. Dy-MFNS-CAC: An Encoding Mechanism to Suppress the Crosstalk and Repair the Hard Faults in Rectangular TSV Arrays
Kim et al. Mitigating Observability Loss of Toggle-Based X-Masking via Scan Chain Partitioning
CN104199635A (zh) 集成crc校验电路的伪随机数发生器
Sismanoglou et al. Low capture power dictionary-based test data compression
Karimi et al. Data compression for system-on-chip testing using ATE
Wan et al. An efficient compatibility-based test data compression and its decoder architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221201

Address after: 518000 909, Building 49, No. 3, Queshan Yunfeng Road, Taoyuan Community, Dalang Street, Longhua District, Shenzhen, Guangdong

Patentee after: Shenzhen Morning Intellectual Property Operations Co.,Ltd.

Address before: 246133 No. 1318, Jixian North Road, Yixiu District, Anqing, Anhui

Patentee before: ANQING NORMAL University

Effective date of registration: 20221201

Address after: 200082 2nd floor, No.25 Yixian Road, Yangpu District, Shanghai (centralized registration place)

Patentee after: SHANGHAI WOSHI ELECTRONIC Co.,Ltd.

Address before: 518000 909, Building 49, No. 3, Queshan Yunfeng Road, Taoyuan Community, Dalang Street, Longhua District, Shenzhen, Guangdong

Patentee before: Shenzhen Morning Intellectual Property Operations Co.,Ltd.