CN107025933B - 减少延迟的具有多条参考匹配线的内容可寻址存储器 - Google Patents
减少延迟的具有多条参考匹配线的内容可寻址存储器 Download PDFInfo
- Publication number
- CN107025933B CN107025933B CN201610978420.6A CN201610978420A CN107025933B CN 107025933 B CN107025933 B CN 107025933B CN 201610978420 A CN201610978420 A CN 201610978420A CN 107025933 B CN107025933 B CN 107025933B
- Authority
- CN
- China
- Prior art keywords
- match line
- precharge
- rows
- evaluation
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Static Random-Access Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种减少延迟的具有多条参考匹配线的内容可寻址存储器，在按行排列的内容可寻址存储器单元中保持数据字。该些行中的两行是定时参考行，且该些行的其余行是保持该数据字的数据行。该些数据行形成单独匹配线。该些参考行中的第一参考行形成预充电参考匹配线，且该些参考行中的第二参考行形成评估参考匹配线。针对该单独匹配线的预充电定时是基于预充电该预充电参考匹配线的时间，以及针对该单独匹配线的评估搜索字定时是基于该评估参考匹配线评估该搜索字的时间。
Description
技术领域
本发明涉及内容可寻址存储器，尤其涉及利用多条虚假参考匹配线(dummyreference matchlines)来减少延迟。
背景技术
内容可寻址存储器(content-addressable memory；CAM)将输入搜索数据与储存数据表比较并返回匹配数据的地址。CAM具有单时钟周期吞吐量，从而使其快于其它基于硬件及基于软件的搜索系统。对该系统的输入是搜索字，其通过搜索线被广播至该储存数据表。每个储存字具有表示该搜索字与储存字相同(匹配情况)还是不同(不匹配情况，或未中)的匹配线。另外，常常有在该CAM中没有匹配位置的情况下进行标示的命中信号。
发明内容
本文中的示例集成电路装置可为例如内容可寻址存储器装置并可包括按行排列的内容可寻址存储器单元。该些行中的两行是定时参考行且该些行的其余行是保持数据字的数据行。该些数据行形成单独匹配线，该些参考行中的第一参考行形成预充电参考匹配线，且该些参考行中的第二参考行形成评估参考匹配线。第一类型感应放大器与该单独匹配线及该评估参考匹配线直接或间接连接。不同于该第一类型感应放大器的第二类型感应放大器与该预充电参考匹配线直接或间接连接。针对该单独匹配线的预充电定时(允许时间)是基于预充电该预充电参考匹配线所需的时间；以及针对该单独匹配线的评估搜索字定时(允许时间)是基于该评估参考匹配线评估该搜索字所需的时间。
此类装置还包括与该些数据行相交的搜索线，且该搜索线通过向该些数据行广播搜索字来评估该搜索字。该些行中的每一行保持单一数据字。操作时，在该单独匹配线的评估期间，响应该搜索字与该数据字匹配而输出该内容可寻址存储器单元内的位置。该预充电参考匹配线经硬连接以使所有位(bit)产生匹配，从而确定预充电该预充电参考匹配线所需的最大(最坏情况)时间。该评估参考匹配线与一位未中字(仅有一位未产生匹配)硬连接，以确定评估该评估参考匹配线所需的最大(最坏情况)时间。
另外，控制器与该单独匹配线、该预充电参考匹配线及该评估参考匹配线直接或间接连接。该控制器基于在该预充电参考匹配线内完成预充电操作(同样，该预充电参考匹配线经硬连接以在所有位匹配)来确定何时完成该单独匹配线的预充电操作。该控制器基于在该评估参考匹配线内完成评估操作(同样，该评估参考匹配线与一位未中字硬连接)来确定何时完成该单独匹配线的评估操作。
预充电该预充电参考匹配线的该时间以及评估该评估参考匹配线的该时间并非固定时间，而是基于包括电压、温度、该集成电路装置的材料组成、该集成电路装置的电阻及尺寸等的处理条件的可变时间。
本文中的各种方法在按行排列的内容可寻址存储器单元中保持数据字，该些行中的两行是定时参考行且该些行的其余行是保持该数据字的数据行。该些数据行形成单独匹配线，该些参考行中的第一参考行形成预充电参考匹配线，且该些参考行中的第二参考行形成评估参考匹配线。
通过此类方法，该预充电参考匹配线经硬连接以使所有位(bit)产生匹配，从而(例如基于预充电该预充电参考匹配线所需的时间)确定针对该单独匹配线的预充电的最大(最坏情况)定时。因此，确定针对该单独匹配线的预充电定时的该过程是通过使用与该单独匹配线、该预充电参考匹配线及该评估参考匹配线连接的控制器，基于在该预充电参考匹配线内完成预充电操作来确定何时完成该单独匹配线的预充电操作而执行的。
另外，通过此类方法，该评估参考匹配线与一位未中字(仅有一位未产生匹配)硬连接，以(例如基于该评估参考匹配线评估该一位未中字所需的时间)确定针对该单独匹配线的评估搜索字的最大(最坏情况)定时。评估该搜索字的该过程包括通过使用与该些数据行相交的搜索线向该些数据行广播该搜索字(其中，每条搜索线与每条匹配线的相同位相交)。因此，确定针对该单独匹配线的评估搜索字定时的过程是通过使用该控制器，基于在该评估参考匹配线内完成评估操作来确定何时完成该单独匹配线的评估操作而执行的。
预充电该预充电参考匹配线的该时间以及评估该评估参考匹配线的该时间并非固定时间，而是基于包括电压、温度、该内容可寻址存储器单元的材料组成，以及该内容可寻址存储器单元的电阻及尺寸等的处理条件的可变时间。
附图说明
通过参照附图从下面的详细说明将更好地理解本文中的实施例，附图并不一定按比例绘制，且附图中：
图1显示依据本文中的实施例的内容可寻址存储器的示意图；
图2显示依据本文中的实施例的感应放大器及匹配线的示意图；
图3显示依据本文中的实施例的感应放大器及匹配线的示意图；以及
图4显示本文中的各种方法的流程图。
具体实施方式
感应内容可寻址存储器(CAM)集成电路装置中的匹配线(matchline；ML)的状态的基本过程是首先将该匹配线预充电至高电平，接着通过在未中的情况下使单元下拉该匹配线或者在匹配的情况下使该匹配线保持高电平来评估。因此，信号定时可分为三个阶段：搜索线(searchline；SL)预充电、ML预充电，以及ML评估。操作开始于将搜索线预充电至低电平，接着将匹配线预充电至高电平。匹配线一旦为高，即通过将搜索字放置于搜索线上开始该ML评估阶段。如果在匹配线上有至少一个单位(single-bit)未中，则一接地路径(或多条接地路径)将对该匹配线放电，表示整个字未中，其被输出于匹配线感应放大器(matchlinesense amplifier；MLSA)感应输出节点上。如果该匹配线上的所有位都匹配，则该匹配线将保持高电平，表示整个字匹配。
自参考感应装置不会将所有感应放大器预充电至相同的电压电平。相反，为减少定时不确定性，自参考系统允许各单独感应放大器将相应的匹配线预充电至与该感应放大器的独特跳变点(trip point)相关的独特电压电平。这消除由局部装置变动所引起的定时及不确定性。这可靠地降低该感应放大器的预充电电压与感应电压之间的电压差，以减少信号发展时间，而且这消除由局部装置变动所引起的定时及不确定性。另外，评估匹配线的时间依赖于匹配线电容以及匹配线下拉电阻。最坏情况的匹配线下拉电阻发生于仅单位未中时，从而仅激活单条下拉路径。
可向内容可寻址存储器添加额外的参考(例如虚假)匹配线，以提供需要多长时间来执行该预充电及评估操作的例子。此类参考匹配线不包含可匹配的数据字(不储存对其搜索可导致匹配的字)，因此，此类参考匹配线有时被称为“多余的”或“虚假的”匹配线。
结构可使用固定逻辑延迟，其具有与匹配线相同的长度、加载以及金属不敏感性。当“数据感应放大器”与单条参考匹配线一起用于预充电及评估时，预充电跟踪太快。这之所以发生是因为在预充电期间，在完成该匹配线的预充电之前，感应放大器预充电路径的高阻抗使感应放大器输出翻转。可通过增加一些感应放大器装置的尺寸来改进此跟踪，但代价是牺牲面积性能。较好的解决方案是使用独立的“定制”预充电参考匹配线及评估参考匹配线进行预充电及评估跟踪。
针对内容可寻址存储器的预充电及评估提供固定时间的逻辑的一个缺点是需要针对最坏情况的机器及环境条件(例如电压、温度、该集成电路装置的材料组成、该匹配线的尺寸(长度)及电阻等)设置该固定时间；但实际上，许多内容可寻址存储器可以较短的预充电及评估时间很有效地操作。
针对内容可寻址存储器的预充电及评估的这些过于悲观的固定时间不必要地减慢此类装置，因为许多环境(以及许多设计)可使此类装置以较短的延迟正常地操作(允许此类装置更快地操作)。例如，短匹配线通常由于固定逻辑延迟而遇到大的性能损失，且它们也引起与越界(over-bounded)的匹配线预充电脉冲关联的功率/噪声损失。因此，如果使用对匹配线长度或金属电阻/电容(resistance/capacitance；RC)参数不敏感的固定逻辑延迟块来设置预充电时间，则后果是过度估计预充电时间，从而导致比短匹配线及低RC金属的必要周期时间长。
针对此，如图1所示，本文中的装置(及方法)添加模拟完全匹配的预充电参考匹配线102，以及对该预充电参考匹配线的电压采样，从而给出该匹配线预充电电平的更现实(最坏情况)估计的相应感应放大器112。独立的评估参考匹配线104被初始为一位未中(onebit miss)，以产生仅用于评估的最坏情况定时。这与无法灵活地使装置在变化的过程条件及架构下更快地操作的现有技术的预充电时间的固定逻辑延迟相比，针对变化的过程条件及架构来改进周期时间。
因此，为针对变化的匹配线长度及过程敏感性改进预充电时间，本文中的装置包括具有两条独立参考匹配线(一条用于预充电，一条用于评估)的感应架构。该预充电参考匹配线被初始为完全匹配并对该匹配线的电压采样，从而给出该匹配线预充电电平的更现实估计。对该预充电参考匹配线过预充电，以确保周期针对所有过程条件完成。独立的评估参考匹配线被初始为一位未中，以产生仅用于评估的最坏情况定时。因此，与现有技术的预充电的固定延迟相比，该结果及值是针对变化的过程条件及架构的周期时间改进。
请再参照图1，本文中的示例集成电路装置可为例如内容可寻址存储器装置100并可包括按行(102,104,106)排列的内容可寻址存储器单元。该些行中的两行(102及104)是定时参考行且该些行的其余行是保持数据字的数据行106。该些数据行形成(或者是)单独匹配线106，该些参考行中的第一参考行形成(或者是)预充电参考匹配线102，且该些参考行中的第二参考行形成(或者是)评估参考匹配线104。
第一类型感应放大器110与单独匹配线106及评估参考匹配线104直接或间接连接。不同于该第一类型感应放大器的第二类型感应放大器112与预充电参考匹配线102直接或间接连接。这些放大器详细显示于图2及3中，并向编码器116提供输出。
针对单独匹配线106的预充电定时(允许时间)是基于预充电该预充电参考匹配线102的时间；以及针对单独匹配线106的评估搜索字定时(允许时间)是基于评估参考匹配线104评估该搜索字所需的时间。此类装置还包括与该些数据行相交的搜索线108(以及相应的搜索数据寄存器118)且搜索线108通过向数据行102、104、106广播搜索字来评估该搜索字。该些行102、104、106中的每一行保持单一多位数据字，且每条搜索线108与匹配线102、104、106中的每个字的相同数据位相交。
操作时，在单独匹配线106的评估期间，响应该搜索字与该数据字匹配而输出内容可寻址存储器数据单元106内的位置。预充电参考匹配线102经硬连接以使所有位产生匹配，从而确定预充电该预充电参考匹配线102的最大(最坏情况)时间。评估参考匹配线104与仅有一位未产生匹配的一位未中字预连接，以确定评估该评估参考匹配线104的最大(最坏情况)时间。
另外，控制器114与单独匹配线106、预充电参考匹配线102以及评估参考匹配线104直接或间接连接。控制器114基于在预充电参考匹配线102内完成预充电操作来确定何时完成单独匹配线106的预充电操作(同样，预充电参考匹配线102经硬连接以使所有位产生匹配)。控制器114基于在评估参考匹配线104内完成评估操作来确定何时完成单独匹配线106的评估操作。
如上所述，评估参考匹配线104与一位未中字硬连接。举例而言，这显示于图2中，其中，评估参考匹配线104上的远单元152使其搜索线及SRAM单元连接与较高电压相系，而其余单元154接地，以形成每个搜索周期一位未中，而不论该搜索线的状态。所有其它搜索线的变更状态影响评估参考匹配线电容负载。因此，评估定时最好是跟踪数据匹配线负载。
图2中示意显示与评估参考匹配线104及数据匹配线106一起使用的感应放大器110。更具体地说，图2显示第一晶体管120(P1)与预充电电压(precharge voltage；PRE)及第二晶体管122(N1)连接，第二晶体管122(N1)接着与接地晶体管124(N2)连接。保持电路(keeper circuit)128及反相器130与第二晶体管122及接地晶体管124连接。搜索周期开始于
进入较低电压电平(例如地)。线SN上的电压上升且匹配线开始通过晶体管122(N1)预充电。当MLOUTD_PRE 134上的电压下降时预充电结束，表示预充电参考匹配线102被预充电(图3)。通过图1中所示的CNTL块114的操作，
上的电压上升，从而结束该预充电过程。评估参考匹配线104的电压(一位未中)下降，使S1(130)将CS从较低电压切换为较高电压(见图2)，且SN跟随该放电匹配线，使反相器I2(126)切换且MLOUTD_EVAL 132进入较高电压电平，表示在评估参考匹配线104上已发生未中。通过图1中所示的CNTL块114的操作，MLOUTD_EVAL 132上的电压使RST(124(N2))上升，从而将该匹配线拉至地并结束该搜索周期。
该评估参考匹配线被初始为一位未中，并对N1装置122之后(在SN)的电压采样，以给出评估的更现实估计。因此，由于与评估参考匹配线104一起使用的感应放大器110被初始为一位未中，因此它执行最慢的可能下拉至地操作，且这代表可能由内容可寻址存储器100执行的评估过程的最长时间参数(最大评估定时)。
如上所述，预充电参考匹配线102经硬连接以使所有位产生匹配。这在图3中显示，其中，所有预充电参考匹配线单元经连接以产生匹配。具体地说，所有底部匹配线装置150都与该SRAM单元断开并接地。这针对所有搜索周期产生匹配，而不论该搜索线的状态。不过，该搜索线的变更状态影响预充电参考匹配线电容负载。因此，该预充电定时最好是跟踪数据匹配线负载。
预充电参考匹配线102使用图3中所示的不同感应放大器112。图3中所示的感应放大器112的不同配置显示反相器126不产生任何输出，而且第二晶体管122与预充电电压连接，且反相器130提供输出134，输出134仅表示感应放大器112已被预充电。因此，感应放大器112仅关系到预充电，而不能够表示数据匹配或未中是否存在(因为反相器126没有输出)。预充电参考匹配线102被初始为完全匹配(没有未中)，并对N1装置122之前的电压采样，从而给出该匹配线预充电电平的更现实估计(注意晶体管122的CS节点与高电压连接，以最大化匹配线摆幅并过预充电感应放大器112)。因此，通过提供输出134(其表示针对完全匹配(没有未中)数据字，何时完全预充电该感应放大器112)，这会测量出可能由内容可寻址存储器100执行的最大、最坏情况的预充电时间量(最长的可能预充电操作)；且控制器114用此作为该整个内容可寻址存储器的预充电时间，以确保所有匹配线及感应放大器都被完全预充电。
另外，参考匹配线102、104都“看到”与数据匹配线106相同的负载，因为它们与相同的选择线(SL)108连接。在三态CAM(ternary CAM；TCAM)单元中，一NFET与该匹配线连接并由该选择线栅控。另一晶体管装置串联接地，其栅极与6装置静态随机访问存储器(static random access memory；SRAM)单元的一侧连接，从而完成该8装置TCAM单元。该预充电参考匹配线上的所有单元都使底部NFET栅极通过设计接地。该评估参考匹配线具有其中从匹配线至地串接的两个装置都通过设计而处于“硬连接开通”的单个单元。以此方式，该预充电及评估参考匹配线跟踪通过改变选择线状态而调节的该数据匹配线的负载，但对于该预充电参考匹配线总是匹配，而对于该评估参考匹配线为单个未中。
预充电该预充电参考匹配线102的时间以及评估该评估参考匹配线104的时间并非固定时间，而是基于包括电压、温度、该集成电路装置的材料组成、尺寸(长度)、电阻等的处理条件的可变时间。
如上所述，结构可使用具有与匹配线相同的长度、加载及金属不敏感性的固定逻辑延迟。当“数据感应放大器”与单条参考匹配线一起用于预充电及评估时，预充电跟踪太快。这之所以发生是因为在预充电期间，在完成该匹配线的预充电之前，N1 122的高阻抗使SN上升并翻转I2(126)。可通过增加N1 122的尺寸来改进此跟踪，但代价是牺牲面积及性能。较好的解决方案是如上所示使用独立的“定制”预充电参考匹配线102及评估参考匹配线104进行预充电及评估跟踪。
图4是显示本文中的各种方法的流程图，其中一些开始于条目200，其中，此类方法在按行排列的内容可寻址存储器单元中保持数据字。该些行中的两行是定时参考行，且该些行的其余行是保持该数据字的数据行。该些数据行形成单独匹配线。该些参考行中的第一参考行形成预充电参考匹配线，且该些参考行中的第二参考行形成评估参考匹配线。
在条目202中，这些方法基于预充电该预充电参考匹配线所需的时间(同样，预充电参考匹配线102经硬连接以使所有位产生匹配)确定针对该单独匹配线的最大(最坏情况)预充电定时。因此，在条目202中确定针对该单独匹配线的预充电定时的该过程是通过使用与该单独匹配线、该预充电参考匹配线及该评估参考匹配线连接的控制器，基于在该预充电参考匹配线内完成预充电操作来确定何时完成该单独匹配线的预充电操作而执行的。
在条目204中，这些方法基于该评估参考匹配线评估搜索字所需的时间(同样，评估参考匹配线104与一位未中字硬连接)确定针对该单独匹配线的评估该搜索字的最大(最坏情况)定时。评估该搜索字的该过程包括通过使用与该些数据行相交的搜索线向该些数据行广播该搜索字。因此，在条目204中确定针对该单独匹配线的评估搜索字定时的过程是通过使用该控制器，基于在该评估参考匹配线内完成评估操作来确定何时完成该单独匹配线的评估操作而执行的。
预充电该预充电参考匹配线的该时间以及评估该评估参考匹配线的该时间并非固定时间，而是基于包括电压、温度、该内容可寻址存储器单元的材料组成、以及该内容可寻址存储器单元的尺寸(长度)的处理条件的可变时间。
此类内容可寻址存储器可被包括于集成电路芯片中。制造者可以原始晶圆形式(也就是，作为具有多个未封装芯片的单个晶圆)、作为裸芯片、或者以封装形式分配所得的集成电路芯片。在后一种情况中，该芯片设于单芯片封装件中(例如塑料承载件，其具有附着至母板或其它更高层次承载件的引脚)或者多芯片封装件中(例如陶瓷承载件，其具有单面或双面互连或嵌埋互连)。在任何情况下，接着将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为(a)中间产品(例如母板的部分)，或者作为(b)最终产品这两者其中一者的部分。该最终产品可为包括集成电路芯片的任意产品，涉及范围从玩具及其它低端应用直至具有显示器、键盘或其它输入装置以及中央处理器的先进电脑产品。
尽管附图中仅显示一个或有限数目的晶体管，但本领域的普通技术人员将理解，通过本文中的实施例可同时形成许多不同类型的晶体管，且附图意图显示多个不同类型晶体管的同时形成；不过，为清楚起见并使读者能够容易地识别所示的不同特征，附图已经简化为仅显示有限数目的晶体管。这并非意图限制本发明，因为如本领域的普通技术人员所理解的那样，本发明适用于包括附图中所示的许多各种类型晶体管的结构。
另外，本文中所使用的术语例如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“下方”、“之下”、“下方的”、“之上”、“上方的”、“平行”、“垂直”等被理解为是当它们在附图中取向并显示时的相对位置(除非另外指出)。术语如“接触”、“在...上”、“直接接触”、“毗邻”、“紧邻”等是指至少一个元件物理接触另一个元件(没有其它元件隔开所述元件)。
本文中所使用的术语是仅出于说明特定实施例的目的，并非意图限制本发明。除非上下文中另外明确指出，否则本文中所使用的单数形式“一个”以及“该”也意图包括复数形式。
在本文的附图中，相同的附图标记表示相同或类似项目。对本发明的各种实施例所作的说明是出于说明目的，而非意图详尽无遗或限于所披露的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所披露的实施例。
Claims (15)
1.一种具有内容可寻址存储器的装置，该内容可寻址存储器包括：
按行排列的内容可寻址存储器单元，其中，该些行中的两行是定时参考行且该些行的其余行是保持数据字的数据行，其中，
该些数据行包括单独匹配线，
该些参考行中的第一参考行包括预充电参考匹配线，
该些参考行中的第二参考行包括评估参考匹配线，
该预充电参考匹配线经硬连接以匹配所有位，
针对该单独匹配线的预充电定时是基于预充电该预充电参考匹配线的时间，以及
该评估参考匹配线与仅有一位未产生匹配的一位未中字硬连接以及针对该单独匹配线的评估搜索字定时是基于该评估参考匹配线评估该搜索字的时间。
2.如权利要求1所述的装置，还包括与该单独匹配线、该预充电参考匹配线及该评估参考匹配线连接的控制器，其中，
该控制器基于在该预充电参考匹配线内完成预充电操作来确定何时完成该单独匹配线的预充电操作，以及
该控制器基于在该评估参考匹配线内完成评估操作来确定何时完成该单独匹配线的评估操作。
3.如权利要求1所述的装置，其中，预充电该预充电参考匹配线的该时间以及评估该评估参考匹配线的该时间并非固定时间，而是基于包括电压、温度、该装置的材料组成、该装置的一尺寸以及该装置的电阻的处理条件的可变时间。
4.如权利要求1所述的装置，还包括与该些数据行相交的搜索线，其中，该搜索线通过向该些数据行广播搜索字来评估该搜索字。
5.如权利要求1所述的装置，其中，该些行中的每一行保持该数据字中的单一字。
6.一种具有内容可寻址存储器的装置，该内容可寻址存储器包括：
按行排列的内容可寻址存储器单元，其中，该些行中的两行是定时参考行且该些行的其余行是保持数据字的数据行，该些数据行包括单独匹配线，该些参考行中的第一参考行包括预充电参考匹配线，且该些参考行中的第二参考行包括评估参考匹配线；
第一类型感应放大器，与该单独匹配线及该评估参考匹配线连接；以及
不同于该第一类型感应放大器的第二类型感应放大器，与该预充电参考匹配线连接，其中，
该预充电参考匹配线经硬连接以匹配所有位以及针对该单独匹配线的预充电定时是基于预充电该预充电参考匹配线的时间，以及
该评估参考匹配线与仅有一位未产生匹配的一位未中字硬连接以及针对该单独匹配线的评估搜索字定时是基于该评估参考匹配线评估该搜索字的时间。
7.如权利要求6所述的装置，其中，在该单独匹配线的评估期间，响应该搜索字与该数据字匹配而输出该内容可寻址存储器单元内的位置。
8.如权利要求6所述的装置，还包括与该单独匹配线、该预充电参考匹配线及该评估参考匹配线连接的控制器，其中，
该控制器基于在该预充电参考匹配线内完成预充电操作来确定何时完成该单独匹配线的预充电操作，以及
该控制器基于在该评估参考匹配线内完成评估操作来确定何时完成该单独匹配线的评估操作。
9.如权利要求6所述的装置，其中，预充电该预充电参考匹配线的该时间以及评估该评估参考匹配线的该时间并非固定时间，而是基于包括电压、温度、该装置的材料组成、该装置的尺寸以及该装置的电阻的处理条件的可变时间。
10.如权利要求6所述的装置，还包括与该些数据行相交的搜索线，其中，该搜索线通过向该些数据行广播搜索字来评估该搜索字。
11.如权利要求6所述的装置，其中，该些行中的每一行保持该数据字中的单一字。
12.一种用于内容可寻址存储器的方法，该方法包括：
在按行排列的内容可寻址存储器单元中保持数据字，其中，该些行中的两行是定时参考行且该些行的其余行是保持该数据字的数据行，该些数据行包括单独匹配线，该些参考行中的第一参考行包括预充电参考匹配线，且该些参考行中的第二参考行包括评估参考匹配线；
基于预充电该预充电参考匹配线的时间确定针对该单独匹配线的预充电定时，其中，该预充电参考匹配线经硬连接以匹配所有位；以及
基于该评估参考匹配线评估搜索字的时间确定针对该单独匹配线的评估该搜索字定时，其中，该评估参考匹配线与仅有一位未产生匹配的一位未中字硬连接。
13.如权利要求12所述的方法，其中，所述确定针对该单独匹配线的预充电定时包括通过使用与该单独匹配线、该预充电参考匹配线及该评估参考匹配线连接的控制器，基于在该预充电参考匹配线内完成预充电操作来确定何时完成该单独匹配线的预充电操作，以及
其中，所述确定针对该单独匹配线的评估该搜索字定时包括通过使用该控制器，基于在该评估参考匹配线内完成评估操作来确定何时完成该单独匹配线的评估操作。
14.如权利要求12所述的方法，其中，预充电该预充电参考匹配线的该时间以及评估该评估参考匹配线的该时间并非固定时间，而是基于包括电压、温度、该内容可寻址存储器单元的材料组成、该内容可寻址存储器单元的尺寸以及该内容可寻址存储器单元的电阻的处理条件的可变时间。
15.如权利要求12所述的方法，其中，评估该搜索字包括通过使用与该些数据行相交的搜索线向该些数据行广播该搜索字。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/990,125 US9704575B1 (en) | 2016-01-07 | 2016-01-07 | Content-addressable memory having multiple reference matchlines to reduce latency |
| US14/990,125 | 2016-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107025933A CN107025933A (zh) | 2017-08-08 |
| CN107025933B true CN107025933B (zh) | 2020-10-09 |
Family
ID=59257580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610978420.6A Expired - Fee Related CN107025933B (zh) | 2016-01-07 | 2016-11-07 | 减少延迟的具有多条参考匹配线的内容可寻址存储器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9704575B1 (zh) |
| CN (1) | CN107025933B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107967925B (zh) * | 2017-12-13 | 2020-07-24 | 大连理工大学 | 一种工艺变化自适应的低功耗cam匹配线敏感装置 |
| US11735257B2 (en) * | 2021-07-20 | 2023-08-22 | Globalfoundries U.S. Inc. | Memory with high-accuracy reference-free multi-inverter sense circuit and associated sensing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030161194A1 (en) * | 2000-05-01 | 2003-08-28 | Ma Stanley Jeh-Chun | Matchline sense circuit and method |
| US20060256601A1 (en) * | 2000-05-31 | 2006-11-16 | Mosaid Technologies Incorporated | Multiple match detection circuit and method |
| US20080025074A1 (en) * | 2006-07-14 | 2008-01-31 | Igor Arsovski | Self-referenced match-line sense amplifier for content addressable memories |
| US20080239778A1 (en) * | 2007-04-02 | 2008-10-02 | Shashank Shastry | Hybrid dual match line architecture for content addressable memories and other data structures |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069815A (en) | 1997-12-18 | 2000-05-30 | Siemens Aktiengesellschaft | Semiconductor memory having hierarchical bit line and/or word line architecture |
| US6744653B1 (en) | 2001-10-04 | 2004-06-01 | Xiaohua Huang | CAM cells and differential sense circuits for content addressable memory (CAM) |
| US20030112684A1 (en) | 2001-12-17 | 2003-06-19 | International Business Machines Corporation | DRAM reference cell direct write |
| US7346731B2 (en) | 2006-03-20 | 2008-03-18 | Texas Instruments Incorporated | High performance and scalable width expansion architecture for fully parallel CAMs |
| US7372713B2 (en) | 2006-04-17 | 2008-05-13 | Texas Instruments Incorporated | Match sensing circuit for a content addressable memory device |
| US20070247885A1 (en) * | 2006-04-25 | 2007-10-25 | Renesas Technology Corp. | Content addressable memory |
| JP2011181147A (ja) * | 2010-03-02 | 2011-09-15 | Renesas Electronics Corp | 連想記憶装置 |
| US8913412B1 (en) | 2011-11-29 | 2014-12-16 | Netlogic Microsystems, Inc. | Incremental adaptive match line charging with calibration |
| US9542981B2 (en) | 2013-08-21 | 2017-01-10 | Globalfoundries Inc. | Self-timed, single-ended sense amplifier |
-
2016
- 2016-01-07 US US14/990,125 patent/US9704575B1/en active Active
- 2016-11-07 CN CN201610978420.6A patent/CN107025933B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030161194A1 (en) * | 2000-05-01 | 2003-08-28 | Ma Stanley Jeh-Chun | Matchline sense circuit and method |
| US20060256601A1 (en) * | 2000-05-31 | 2006-11-16 | Mosaid Technologies Incorporated | Multiple match detection circuit and method |
| US20080025074A1 (en) * | 2006-07-14 | 2008-01-31 | Igor Arsovski | Self-referenced match-line sense amplifier for content addressable memories |
| US20080239778A1 (en) * | 2007-04-02 | 2008-10-02 | Shashank Shastry | Hybrid dual match line architecture for content addressable memories and other data structures |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107025933A (zh) | 2017-08-08 |
| US20170200500A1 (en) | 2017-07-13 |
| US9704575B1 (en) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101681674B (zh) | 具有延迟跟踪以获得经改进时序容限的存储器装置 | |
| US6584003B1 (en) | Low power content addressable memory architecture | |
| US7495969B2 (en) | Techniques for improving write stability of memory with decoupled read and write bit lines | |
| US7518947B2 (en) | Self-timed memory having common timing control circuit and method therefor | |
| US6717876B2 (en) | Matchline sensing for content addressable memories | |
| US6392957B1 (en) | Fast read/write cycle memory device having a self-timed read/write control circuit | |
| US7751218B2 (en) | Self-referenced match-line sense amplifier for content addressable memories | |
| KR20030014210A (ko) | 정합라인 감지 회로 및 방법 | |
| EP3482396B1 (en) | Improved timing circuit for memories | |
| US6324110B1 (en) | High-speed read-write circuitry for semi-conductor memory | |
| CN103310831B (zh) | 存储单元的写入操作中的信号跟踪 | |
| JPH04325996A (ja) | 半導体連想記憶装置 | |
| US5724294A (en) | Self-tracking sense amplifier strobing circuit and method | |
| US8976574B2 (en) | Process corner sensor for bit-cells | |
| US20080137450A1 (en) | Apparatus and method for sram array power reduction through majority evaluation | |
| CN107025933B (zh) | 减少延迟的具有多条参考匹配线的内容可寻址存储器 | |
| US7289373B1 (en) | High performance memory device | |
| CN100414646C (zh) | 低功耗内容可定址记忆体架构 | |
| US7239559B2 (en) | Methods and apparatus for accessing memory | |
| US6501693B2 (en) | Semiconductor memory device allowing easy characteristics evaluation | |
| KR100212420B1 (ko) | 테스트회로를 내장한 캐쉬 스태틱램 | |
| US20220122657A1 (en) | Device and method for reading data from memory cells | |
| CN101874271A (zh) | 读出列选择和读出数据总线预充电控制信号的互锁 | |
| KR102604620B1 (ko) | 시리얼라이저 및 이를 포함하는 메모리 디바이스 | |
| US7342814B2 (en) | Content addressable memory with reduced search current and power |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201009 Address after: Greater Cayman Islands, British Cayman Islands Patentee after: Kawam International Inc. Address before: Hamilton, Bermuda Patentee before: Marvell International Ltd. Effective date of registration: 20201009 Address after: Singapore City Patentee after: Marvell Asia Pte. Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: Kawam International Inc. Effective date of registration: 20201009 Address after: Hamilton, Bermuda Patentee after: Marvell International Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201009 Termination date: 20211107 |