CN107025182B - 非易失性存储器加速器及存取加速方法 - Google Patents

非易失性存储器加速器及存取加速方法 Download PDF

Info

Publication number
CN107025182B
CN107025182B CN201610171725.6A CN201610171725A CN107025182B CN 107025182 B CN107025182 B CN 107025182B CN 201610171725 A CN201610171725 A CN 201610171725A CN 107025182 B CN107025182 B CN 107025182B
Authority
CN
China
Prior art keywords
data
read
line buffers
cache
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610171725.6A
Other languages
English (en)
Other versions
CN107025182A (zh
Inventor
陈坤志
庄孝安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN107025182A publication Critical patent/CN107025182A/zh
Application granted granted Critical
Publication of CN107025182B publication Critical patent/CN107025182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

非易失性存储器加速器及存取加速方法。非易失性存储器加速器包括数据预取单元、快取单元以及存取接口电路。数据预取单元具有多个线缓冲器，依据读取命令由线缓冲器的其中之一提供读取数据，或者，依据读取命令读取至少一快取数据以作为读取数据，数据预取单元并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据。快取单元存储所述至少一快取数据以及连续地址的预存数据。存取接口电路作为存取非易失性存储器的接口电路。

Description

非易失性存储器加速器及存取加速方法
技术领域
本发明涉及一种非易失性存储器加速器及加速方法，且特别涉及一种多层次的非易失性存储器加速器及加速方法。
背景技术
为提供长效性的数据记忆媒介，非易失性存储器已成为电子装置中不可或缺的记忆装置。而随着日益增加的电子装置的效能需求，要如何快速的由非易失性存储器中读取到所需的数据，成为一个重要的课题。
发明内容
本发明提供一种非易失性存储器加速器及加速方法，有效提升非易失性存储器的读取效率。
本发明的非易失性存储器加速器包括数据预取单元、快取单元以及存取接口电路。数据预取单元具有多个线缓冲器，依据读取命令由线缓冲器的其中之一提供读取数据，或者，依据读取命令读取至少一快取数据以作为读取数据。快取单元耦接至数据预取单元，用以存储至少一快取数据以及存储连续地址的多个预存数据。数据预取单元并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据。存取接口电路耦接至数据预取单元、快取单元以及非易失性存储器，作为存取非易失性存储器的接口电路。
本发明的非易失性存储器的存取加速方法，包括：提供多个线缓冲器，依据读取命令由线缓冲器的其中之一来提供读取数据，并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据；以及，提供快取单元，用以存储至少一快取数据以及连续地址的预存数据，并依据读取命令提供至少一快取数据以作为读取数据。
基于上述，本发明提供线缓冲器以及快取单元来配合非易失性存储器来形成三层的数据存取架构。并通过线缓冲器以及快取单元来分别提供连续地址的数据以及跳跃式地址的数据，有效提升非易失性存储器中的数据的存取效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示本发明一实施例的非易失性存储器加速器的示意图。
图2绘示本发明实施例的数据预取单元110的实施方式的示意图。
图3绘示本发明一实施例的非易失性存储器的存取加速方法的流程图。
图4～图6分别绘示非易失性存储器的存取加速方法不同步骤的多个实施细节。
【符号说明】
100：非易失性存储器加速器
101：非易失性存储器
110：数据预取单元
120：快取单元
130：存取接口电路
RCMD：读取命令
RDATA：读取数据
LBUF1～LBUFN：线缓冲器
DOUT：快取数据
ADD：存储器地址
111：多工器
112：控制器
S310～S320、S410～S472、S510～S560：存取加速方法的步骤
具体实施方式
请参照图1，图1绘示本发明一实施例的非易失性存储器加速器的示意图。非易失性存储器加速器100耦接至非易失性存储器101，并用来加速对非易失性存储器101所进行的数据读取动作。非易失性存储器加速器100包括数据预取单元110、快取单元120以及存取接口电路130。数据预取单元110具有多个线缓冲器LBUF1～LBUFN。数据预取单元110可由外界接收读取命令RCMD，并依据所接收的读取命令RCMD以由线缓冲器LBUF1～LBUFN的其中之一来提供读取数据RDATA。并且，数据预取单元110还可依据读取命令RCMD在线缓冲器LBUF1～LBUFN的至少其中之一中存储多个预存数据。其中，线缓冲器LBUF1～LBUFN中所存储的预存数据可以是连续地址的预存数据。在此，所谓的连续地址的预存数据指的是非易失性存储器加速器100外部的中央处理器所抓取的具有连续性地址的多个数据。也就是存储在非易失性存储器101中的连续地址的多个数据。或者，在另一方面，数据预取单元110依据读取命令读取至少一快取数据DOUT。其中，快取数据DOUT中的数据彼此间可以是跳跃式地址的数据也可以是连续性地址的数据。所谓的跳跃式地址的数据为非易失性存储器加速器100外部的中央处理器所抓取的与前一笔数据地址不连续的地址的数据。也就是存储在非易失性存储器101中的不连续地址的多个数据。
快取单元120耦接至数据预取单元110。快取单元120可用以存储一笔或多笔的快取数据。存取接口电路130则耦接至数据预取单元110、快取单元120以及非易失性存储器101。存取接口电路130用来执行针对非易失性存储器101进行存取所需要的动作，以作为对非易失性存储器进行存取的接口。
附带一提的，在本实施例中，线缓冲器LBUF1～LBUFN所提供的数据存储的容量小于快取单元120所能提供的数据存储的容量。
关于非易失性存储器加速器100的动作细节，数据预取单元110可以接收由外部的电子装置(例如处理器)所发送的读取命令RCMD。并且，数据预取单元110可先由线缓冲器LBUF1～LBUFN中进行搜寻，并检查出对应读取命令RCMD的需求数据是否已预存在线缓冲器LBUF1～LBUFN的其中之一中。若搜寻的结果发现线缓冲器LBUF1～LBUFN的其中之一(例如线缓冲器LBUF1)有预存需求数据时，数据预取单元110可使线缓冲器LBUF1输出这个需求数据来做为读取数据RDATA，并将读取数据RDATA提供给外部电子装置。
值得一提的是，本实施例中，各线缓冲器LBUF1～LBUFN可存储连续地址的多笔预存数据。因此，当外部电子装置需求的多笔需求数据为连续地址的数据时，可由线缓冲器LBUF1～LBUFN的其中之一进行连续的读取动作，以快速的获取所需的需求数据。
相反的，若上述的搜寻结果发现所有的线缓冲器LBUF1～LBUFN都没有预存需求数据时，数据预取单元110则可针对快取单元120执行数据查找动作。若数据预取单元110查找出快取单元120中有存储对应读取命令RCMD的需求数据时，则由快取单元120中为需求数据的快取数据DOUT读出，并使所读出的需求数据为读取数据RDATA并传送至外部电子装置。在另一方面，数据预取单元110还可将由快取单元120所读出的快取数据DOUT转存至线缓冲器LBUF1～LBUFN中被判定为闲置的线缓冲器中。
当数据预取单元110将快取数据DOUT转存至线缓冲器(例如线缓冲器LBUF1)中时，数据预取单元110还可由非易失性存储器101将与快取数据DOUT地址相连续的一笔或多笔的数据读出，并存储在线缓冲器LBUF1以及快取单元120中。如此一来，当外部电子装置要进行与快取数据DOUT地址相连续的多笔需求数据的读取动作时，数据预取单元110则可由线缓冲器LBUF1中快速的提供读取数据RDATA至外部电子装置，提升读取的效率。
在本发明实施例中，快取单元120中可存储一个或多个的快取数据。这些快取数据包括跳跃式地址以及连续地址的快取数据。也就是说，快取单元120中的多个快取数据间的地址可不相连续，也可以是相连续的。
另外，关于针对快取单元120进行数据查找的部分，快取单元120可以是一个标签存储器(tag memory)，数据预取单元110可将需求数据的存储器地址ADD传送给快取单元120，快取单元120可判断其内部是否有存储这个存储器地址ADD的数据，并据以传送命中(Hit)或失误(Miss)的查找结果。当快取单元120的查找结果为命中时，快取单元120可将对应存储器地址ADD的快取数据DOUT读出。
在另一方面，若快取单元120的查找结果为失误时，表示对应读取命令RCMD的需求数据并不存在于快取单元120中。此时，数据预取单元110则可通过存取界面电路130由非易失性存储器101来读取需求数据，并作为读取数据RDATA以提供给外部电子装置。
值得一提的是，上述由非易失性存储器101中所读取需求数据可被更新至快取单元120以及线缓冲器LBUF1～LBUFN中为闲置的线缓冲器中，以提供外部电子装置下一次的读取。
此外，快取单元120可以利用简化式的快取存储器来建构，其中，本发明实施例中的快取单元120仅需提供数据读出及写入以及数据查找功能即可。
以下请参照图2，图2绘示本发明实施例的数据预取单元110的实施方式的示意图。数据预取单元110包括多工器111、线缓冲器LBUF1～LBUFN以及控制器112。多工器111的输入端耦接至线缓冲器LBUF1～LBUFN的输出端，多工器111的输出端则产生读取数据RDATA，其中，多工器111可选择线缓冲器LBUF1～LBUFN的其中之一中的数据以作为读取数据RDATA进行输出。线缓冲器LBUF1～LBUFN的输入端则耦接至控制器112。控制器112则与外部电子装置(未绘示)直接或间接的耦接，并接收外部电子装置所传送的读取命令RCMD。
在本实施方式中，控制器112可依据读取命令RCMD进行线缓冲器LBUF1～LBUFN中的数据搜寻动作，并决定多工器111输出选择。另外，当线缓冲器LBUF1～LBUFN不存在需求数据时，控制器112并可使快取单元120执行数据的查找动作，而在当快取单元120也不存在需求数据的状态下，控制器112也可藉由存取接口电路130由非易失性存储器101读取需求数据。
另外，控制器112可进行将由非易失性存储器101中读出的需求数据更新至线缓冲器LBUF1～LBUFN及快取单元120的动作。其中，控制器112可先判断线缓冲器LBUF1～LBUFN中是否有闲置的线缓冲器，并将需求数据更新至闲置的线缓冲器中。
在本发明实施例中，各线缓冲器LBUF1～LBUFN可存储128位的数据(当然各线缓冲器LBUF1～LBUFN所存储的数据的位数也可不是128个位)，而其中的每一笔数据可以用数据的字元(word)来记数。另外，各线缓冲器(以线缓冲器LBUF1为范例)中存储对应非易失性存储器的地址以及该地址对应的由非易失性存储器读出的预存数据，并且，线缓冲器LBUF1中还存储有效标志。其中，有效标志用以指示线缓冲器LBUF1中的数据可否提供以进行读取。举例来说明，在当非易失性存储器被抹除(erase)时，线缓冲器LBUF1中的有效标志对应被设定为“0”。此时，由于线缓冲器LBUF1中的预存数据可能已经不是非易失性存储器中的数据，所以通过设定为“0”的有效标志，可以防止线缓冲器LBUF1中的旧的预存数据被读出而产生错误。相对的，当有新的数据被更新至线缓冲器LBUF1时，线缓冲器LBUF1中的有效标志则可对应被更新为“1”。
以下请参照图3，图3绘示本发明一实施例的非易失性存储器的存取加速方法的流程图。其中，步骤S310提供多个线缓冲器，依据读取命令由上述的线缓冲器的其中之一来提供读取数据，并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据。并且，步骤S320提供快取单元以存储至少一快取数据以及存储连续地址的多个预存数据，并依据读取命令提供所述的至少一快取数据以作为读取数据。
关于上述步骤的实施细节，请参照图4～图6，图4～图6分别绘示非易失性存储器的存取加速方法不同步骤的多个实施细节。请先参照图4的数据输出流程，在图4中，步骤S410为闲置状态，而在步骤S420中则判断有无接收到新的读取命令，为无接收到新的读取命令则持续执行步骤S420，而若接收到新的读取命令则依序执行步骤S430至步骤S450。步骤S430至步骤S450依序针对多个线缓冲器1～线缓冲器N进行数据搜寻的动作，并在当步骤S430至步骤S450中的其中之一搜寻到对应的线缓冲器(线缓冲器1～线缓冲器N)有需求数据时，将对应的线缓冲器的数据输出为读取数据(步骤S431～S451)。相对的，若所有的步骤S430至步骤S450中，线缓冲器1～线缓冲器N都没有搜寻到有需求数据时，则执行步骤S460。
在步骤S460中，则进行快取单元的数据查找动作，并在步骤S470中判断查找动作为命中或失误(未命中)。当步骤S470的判断结果为命中时，则执行步骤S472以输出快取单元中的数据，并将快取单元中的数据更新至闲置的线缓冲器中。相对的，若步骤S470的判断结果为失误时，则执行步骤S471以读取非易失性快闪存储器来获得需求数据。
接着请参照图5，图5绘示地址发布(address issue)流程。步骤S510为闲置状态，并且，步骤S520判断是否需要发布新的读取地址，若判断结果为否，则持续执行步骤S520。相对的，若判断结果为是，则执行步骤S530。在步骤S530中，则执行非易失性存储器的地址N是否被发布中的判断动作，若判断结果为否，则进行非易失性存储器的地址N的读取动作(步骤S531)，并在步骤S531完成后执行步骤S550。而若判断结果为是，则执行步骤S540以中止非易失性存储器的地址N的发布，并执行地址N+1的发布动作。接着，执行步骤S550以判断地址N+1是否被发布中，若步骤S550的判断结果为是，中止地址N+1的处理动作(步骤S551)并回到步骤S520。相对的，若步骤S550的判断结果为否，则执行步骤S560以使用地址N+1来进行非易失性存储器的读取动作。
以下请参照图6，图6绘示数据读取流程。步骤S610为闲置状态，在步骤S620则判断是否由发易失性存储器来读取数据，若判断结果为否则持续执行步骤S620，相对的，若步骤S620的判断结果为是，则执行步骤S630。在步骤S630中，则进行非易失性存储器的读取动作。接着，在步骤S640中，进行由非易失性存储器所读出的数据是否已备妥的判断动作。若步骤S640的判断结果为否，持续执行步骤S640，一旦步骤S640判断出数据已备妥，则执行步骤S650将由非易失性存储器所读出的数据更新至闲置的线缓冲器中。接着，在步骤S660中判断快取单元当时有无被读取(有无其他使用者对快取单元进行查找动作)，若步骤S660的判断结果为否，则进行步骤S670将上述由非易失性存储器所读出的数据更新至快取单元中。相对的，若步骤S660的查找结果为是，则取消更新数据至快取单元的动作(步骤S661)并回到步骤S620。
综上所述，本发明提供多个线缓冲器以及快取单元，通过利用线缓冲器以及快取单元来分别存储连续地址的预存数据以及跳跃式地址的快取数据。当有读取数据的需求时，可利用线缓冲器以及快取单元两层式的架构来快速的提供需求数据，有效的提升非易失性存储器的读取速率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (11)

1.一种非易失性存储器加速器，包括：
数据预取单元，具有多个线缓冲器，依据读取命令由所述多个线缓冲器的其中之一提供读取数据，或者，依据该读取命令读取至少一快取数据以作为该读取数据，该数据预取单元并依据该读取命令在所述多个线缓冲器的至少其中之一存储连续地址的多个预存数据；
快取单元，耦接至该数据预取单元，用以存储该至少一快取数据以及连续地址的所述多个预存数据；以及
存取接口电路，耦接至该数据预取单元、该快取单元以及非易失性存储器，作为存取该非易失性存储器的接口电路，
其中该数据预取单元依据该读取命令搜寻所述多个线缓冲器中的数据，当所述多个线缓冲器中存在该读取命令对应的需求数据时，并提供所述多个线缓冲器的其中之一存储的该需求数据以作为该读取数据，
其中当所述多个线缓冲器中不存在该读取命令对应的该需求数据时，该数据预取单元查找该快取单元中是否存在该需求数据，并在当该快取单元存在该需求数据时，读取该快取单元所存储的该需求数据以作为该读取数据。
2.如权利要求1所述的非易失性存储器加速器，其中该数据预取单元还包括：
多工器，耦接所述多个线缓冲器，依据控制命令以由所述多个线缓冲器的其中之一提供该读取数据；以及
控制器，接收该读取命令，依据该读取命令产生该控制命令，并由该非易失性存储器读取所述多个预存数据，或者，依据该读取命令由该快取单元读取该至少一快取数据。
3.如权利要求1所述的非易失性存储器加速器，其中，当该快取单元不存在该需求数据时，该数据预取单元藉由该存取接口电路由该非易失性存储器读取该需求数据。
4.如权利要求3所述的非易失性存储器加速器，其中，该数据预取单元更存储该需求数据至该快取单元及其中之一的所述多个线缓冲器。
5.如权利要求3所述的非易失性存储器加速器，其中，当该快取单元为被读取状态时，该数据预取单元存储该需求数据至其中之一的所述多个线缓冲器。
6.如权利要求1所述的非易失性存储器加速器，其中，各该线缓冲器存储有效标志，该有效标志用以指示对应的线缓冲器中的数据可否被读取。
7.一种非易失性存储器的存取加速方法，包括：
提供多个线缓冲器，依据读取命令由所述多个线缓冲器的其中之一提供读取数据，并依据该读取命令在所述多个线缓冲器的至少其中之一存储连续地址的多个预存数据；以及
提供快取单元，用以存储至少一快取数据以及连续地址的所述多个预存数据，并依据该读取命令提供该至少一快取数据以作为该读取数据，
其中提供该快取单元，用以存储该至少一快取数据以及连续地址的所述多个预存数据，并依据该读取命令提供该至少一快取数据以作为该读取数据的步骤包括：
当所述多个线缓冲器中不存在该读取命令对应的需求数据时，查找该快取单元中是否存在该需求数据，并在当该快取单元存在该需求数据时，读取该快取单元所存储的该需求数据以作为该读取数据。
8.如权利要求7所述的非易失性存储器的存取加速方法，其中，提供所述多个线缓冲器，依据该读取命令由所述多个线缓冲器的其中之一提供该读取数据的步骤包括：
依据该读取命令搜寻所述多个线缓冲器中的数据，当所述多个线缓冲器中存在该读取命令对应的该需求数据时，并提供所述多个线缓冲器的其中之一存储的该需求数据以作为该读取数据。
9.如权利要求7所述的非易失性存储器的存取加速方法，还包括存储该需求数据至该快取单元及所述多个线缓冲器的其中之一。
10.如权利要求7所述的非易失性存储器的存取加速方法，还包括：当该快取单元为被读取状态时，存储该需求数据至所述多个线缓冲器的其中之一。
11.如权利要求7所述的非易失性存储器的存取加速方法，其中，各该线缓冲器存储有效标志，该有效标志用以指示对应的线缓冲器中的数据可否被读取。
CN201610171725.6A 2016-01-29 2016-03-24 非易失性存储器加速器及存取加速方法 Active CN107025182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105102822 2016-01-29
TW105102822A TWI588831B (zh) 2016-01-29 2016-01-29 非揮發性記憶體加速器及存取加速方法

Publications (2)

Publication Number Publication Date
CN107025182A CN107025182A (zh) 2017-08-08
CN107025182B true CN107025182B (zh) 2019-12-06

Family

ID=59387030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610171725.6A Active CN107025182B (zh) 2016-01-29 2016-03-24 非易失性存储器加速器及存取加速方法

Country Status (3)

Country Link
US (1) US9773534B2 (zh)
CN (1) CN107025182B (zh)
TW (1) TWI588831B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699771B (zh) * 2018-08-30 2020-07-21 大陸商合肥沛睿微電子股份有限公司 電子裝置、記憶體控制器及相關存取方法
TWI703566B (zh) * 2018-08-30 2020-09-01 大陸商合肥沛睿微電子股份有限公司 快閃記憶體控制器及相關的存取方法及電子裝置
CN109446111B (zh) * 2018-10-15 2021-01-26 上海兆芯集成电路有限公司 存储器集成电路及其预取地址决定方法
CN111813734B (zh) * 2020-06-15 2022-11-01 上海航天计算机技术研究所 无消息间隔限制的1553b总线通信方法和系统
CN113064550A (zh) * 2021-03-19 2021-07-02 珠海市一微半导体有限公司 一种缩短外部存储器访问时间的控制装置及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321325B1 (en) * 1998-12-03 2001-11-20 Sun Microsystems, Inc. Dual in-line buffers for an instruction fetch unit
CN1811733A (zh) * 2005-01-26 2006-08-02 凌阳科技股份有限公司 预先撷取控制方法
CN102216898A (zh) * 2008-05-30 2011-10-12 飞思卡尔半导体公司 用于存储分配高速缓存缺失的错误恢复的存储缓冲器的利用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI435215B (zh) 2009-08-26 2014-04-21 Phison Electronics Corp 下達讀取指令與資料讀取方法、控制器與儲存系統
US8898324B2 (en) * 2010-06-24 2014-11-25 International Business Machines Corporation Data access management in a hybrid memory server
US8954490B2 (en) * 2010-06-24 2015-02-10 International Business Machines Corporation Speculative and coordinated data access in a hybrid memory server
US8341382B2 (en) * 2010-09-30 2012-12-25 Nxp B.V. Memory accelerator buffer replacement method and system
US9411736B2 (en) * 2013-03-13 2016-08-09 Drobo, Inc. System and method for an accelerator cache based on memory availability and usage
US9274951B2 (en) * 2013-05-31 2016-03-01 Altera Corporation Cache memory controller for accelerated data transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321325B1 (en) * 1998-12-03 2001-11-20 Sun Microsystems, Inc. Dual in-line buffers for an instruction fetch unit
CN1811733A (zh) * 2005-01-26 2006-08-02 凌阳科技股份有限公司 预先撷取控制方法
CN102216898A (zh) * 2008-05-30 2011-10-12 飞思卡尔半导体公司 用于存储分配高速缓存缺失的错误恢复的存储缓冲器的利用

Also Published As

Publication number Publication date
US9773534B2 (en) 2017-09-26
TW201727653A (zh) 2017-08-01
US20170221535A1 (en) 2017-08-03
CN107025182A (zh) 2017-08-08
TWI588831B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
CN107025182B (zh) 非易失性存储器加速器及存取加速方法
CN110069285B (zh) 一种检测分支预测的方法及处理器
CN109426619B (zh) 访问快闪存储器模块的方法及相关闪存控制器与电子装置
JP4028875B2 (ja) メモリを管理するためのシステムおよび方法
US8180965B2 (en) System and method for cache access prediction
KR20050081769A (ko) 불 휘발성 메모리를 제어하기 위한 컨트롤러
KR20110025188A (ko) 스토어 할당 캐시 미스에서 에러 복구를 위한 스토어 버퍼 사용
JP2000507010A (ja) 画素エンジン・データ・キャッシング機構
US20130246716A1 (en) Memory system and data writing method
CN108073527B (zh) 一种缓存替换的方法和设备
CN101826056A (zh) 数据处理设备和方法
CN110737399A (zh) 用于管理存储系统的方法、设备和计算机程序产品
CN111459844A (zh) 数据储存装置及用于存取逻辑至物理地址映射表的方法
US20130268717A1 (en) Emulated electrically erasable memory having sector management
US10613869B2 (en) Branch target address provision
KR101050339B1 (ko) 플래시 메모리 장치 및 데이터 읽기 방법
CN117573574B (zh) 一种预取方法、装置、电子设备及可读存储介质
CN107506139B (zh) 一种面向相变存储器的写请求优化装置
US9575883B2 (en) Control device, storage device, and storage control method
US20220019440A1 (en) Linked miss-to-miss instruction prefetcher
CN109992535B (zh) 一种存储控制方法、装置和系统
US11645209B2 (en) Method of cache prefetching that increases the hit rate of a next faster cache
CN110941565A (zh) 用于芯片存储访问的内存管理方法和装置
US11449428B2 (en) Enhanced read-ahead capability for storage devices
CN111133424B (zh) 开放寻址的探测屏障

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant