TWI588831B - 非揮發性記憶體加速器及存取加速方法 - Google Patents

非揮發性記憶體加速器及存取加速方法 Download PDF

Info

Publication number
TWI588831B
TWI588831B TW105102822A TW105102822A TWI588831B TW I588831 B TWI588831 B TW I588831B TW 105102822 A TW105102822 A TW 105102822A TW 105102822 A TW105102822 A TW 105102822A TW I588831 B TWI588831 B TW I588831B
Authority
TW
Taiwan
Prior art keywords
data
read
volatile memory
line buffers
cache unit
Prior art date
Application number
TW105102822A
Other languages
English (en)
Other versions
TW201727653A (zh
Inventor
陳坤志
莊孝安
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW105102822A priority Critical patent/TWI588831B/zh
Priority to CN201610171725.6A priority patent/CN107025182B/zh
Priority to US15/158,589 priority patent/US9773534B2/en
Application granted granted Critical
Publication of TWI588831B publication Critical patent/TWI588831B/zh
Publication of TW201727653A publication Critical patent/TW201727653A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

非揮發性記憶體加速器及存取加速方法
本發明是有關於一種非揮發性記憶體加速器及加速方法，且特別是有關於一種多層次的非揮發性記憶體加速器及加速方法。
為提供長效性的資料記憶媒介，非揮發性記憶體已成為電子裝置中不可或缺的記憶裝置。而隨著日益增加的電子裝置的效能需求，要如何快速的由非揮發性記憶體中讀取到所需的資料，成為一個重要的課題。
本發明提供一種非揮發性記憶體加速器及加速方法，有效提升非揮發性記憶體的讀取效率。
本發明的非揮發性記憶體加速器包括資料預取單元、快取單元以及存取介面電路。資料預取單元具有多數個線緩衝器，依據讀取命令由線緩衝器的其中之一提供讀取資料，或者，依據讀取命令讀取至少一快取資料以作為讀取資料。快取單元耦接至資料預取單元，用以儲存至少一快取資料以及儲存連續位址的多數個預存資料。資料預取單元並依據讀取命令在線緩衝器的至少其中之一儲存連續位址的多個預存資料。存取介面電路耦接至資料預取單元、快取單元以及非揮發性記憶體，作為存取非揮發性記憶體的介面電路。
本發明的非揮發性記憶體的存取加速方法，包括：提供多數個線緩衝器，依據讀取命令由線緩衝器的其中之一來提供讀取資料，並依據讀取命令在線緩衝器的至少其中之一儲存連續位址的多個預存資料；以及，提供快取單元，用以儲存至少一快取資料以及連續位址的預存資料，並依據讀取命令提供至少一快取資料以作為讀取資料。
基於上述，本發明提供線緩衝器以及快取單元來配合非揮發性記憶體來形成三層的資料存取架構。並透過線緩衝器以及快取單元來分別提供連續位址的資料以及跳躍式位址的資料，有效提升非揮發性記憶體中的資料的存取效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的非揮發性記憶體加速器的示意圖。非揮發性記憶體加速器100耦接至非揮發性記憶體101，並用來加速對非揮發性記憶體101所進行的資料讀取動作。非揮發性記憶體加速器100包括資料預取單元110、快取單元120以及存取介面電路130。資料預取單元110具有多數個線緩衝器LBUF1~LBUFN。資料預取單元110可由外界接收讀取命令RCMD，並依據所接收的讀取命令RCMD以由線緩衝器LBUF1~LBUFN的其中之一來提供讀取資料RDATA。並且，資料預取單元110還可依據讀取命令RCMD在線緩衝器LBUF1~LBUFN的至少其中之一中儲存多數個預存資料。其中，線緩衝器LBUF1~LBUFN中所儲存的預存資料可以是連續位址的預存資料。在此，所謂的連續位址的預存資料指的是非揮發性記憶體加速器100外部的中央處理器所抓取的具有連續性位址的多個資料。也就是儲存在非揮發性記憶體101中的連續位址的多個資料。或者，在另一方面，資料預取單元110依據讀取命令讀取至少一快取資料DOUT。其中，快取資料DOUT中的資料彼此間可以是跳躍式位址的資料也可以是連續性位址的資料。所謂的跳躍式位址的資料為非揮發性記憶體加速器100外部的中央處理器所抓取的與前一筆資料位址不連續的位址的資料。也就是儲存在非揮發性記憶體101中的不連續位址的多個資料。
快取單元120耦接至資料預取單元110。快取單元120可用以儲存一筆或多筆的快取資料。存取介面電路130則耦接至資料預取單元110、快取單元120以及非揮發性記憶體101。存取介面電路130用來執行針對非揮發性記憶體101進行存取所需要的動作，以作為對非揮發性記憶體進行存取的介面。
附帶一提的，在本實施例中，線緩衝器LBUF1~LBUFN所提供的資料儲存的容量小於快取單元120所能提供的資料儲存的容量。
關於非揮發性記憶體加速器100的動作細節，資料預取單元110可以接收由外部的電子裝置（例如處理器）所發送的讀取命令RCMD。並且，資料預取單元110可先由線緩衝器LBUF1~LBUFN中進行搜尋，並檢查出對應讀取命令RCMD的需求資料是否已預存在線緩衝器LBUF1~LBUFN的其中之一中。若搜尋的結果發現線緩衝器LBUF1~LBUFN的其中之一（例如線緩衝器LBUF1）有預存需求資料時，資料預取單元110可使線緩衝器LBUF1輸出這個需求資料來做為讀取資料RDATA，並將讀取資料RDATA提供給外部電子裝置。
值得一提的是，本實施例中，各線緩衝器LBUF1~LBUFN可儲存連續位址的多筆預存資料。因此，當外部電子裝置需求的多筆需求資料為連續位址的資料時，可由線緩衝器LBUF1~LBUFN的其中之一進行連續的讀取動作，以快速的獲取所需的需求資料。
相反的，若上述的搜尋結果發現所有的線緩衝器LBUF1~LBUFN都沒有預存需求資料時，資料預取單元110則可針對快取單元120執行資料查找動作。若資料預取單元110查找出快取單元120中有儲存對應讀取命令RCMD的需求資料時，則由快取單元120中為需求資料的快取資料DOUT讀出，並使所讀出的需求資料為讀取資料RDATA並傳送至外部電子裝置。在另一方面，資料預取單元110還可將由快取單元120所讀出的快取資料DOUT轉存至線緩衝器LBUF1~LBUFN中被判定為閒置的線緩衝器中。
當資料預取單元110將快取資料DOUT轉存至線緩衝器（例如線緩衝器LBUF1）中時，資料預取單元110還可由非揮發性記憶體101將與快取資料DOUT位址相連續的一筆或多筆的資料讀出，並儲存在線緩衝器LBUF1以及快取單元120中。如此一來，當外部電子裝置要進行與快取資料DOUT位址相連續的多筆需求資料的讀取動作時，資料預取單元110則可由線緩衝器LBUF1中快速的提供讀取資料RDATA至外部電子裝置，提升讀取的效率。
在本發明實施例中，快取單元120中可儲存一個或多個的快取資料。這些快取資料包括跳躍式位址以及連續位址的快取資料。也就是說，快取單元120中的多個快取資料間的位址可不相連續，也可以是相連續的。
另外，關於針對快取單元120進行資料查找的部分，快取單元120可以是一個標籤記憶體（tag memory），資料預取單元110可將需求資料的記憶體位址ADD傳送給快取單元120，快取單元120可判斷其內部是否有儲存這個記憶體位址ADD的資料，並據以傳送命中（Hit）或失誤（Miss）的查找結果。當快取單元120的查找結果為命中時，快取單元120可將對應記憶體位址ADD的快取資料DOUT讀出。
在另一方面，若快取單元120的查找結果為失誤時，表示對應讀取命令RCMD的需求資料並不存在於快取單元120中。此時，資料預取單元110則可透過存取界面電路130由非揮發性記憶體101來讀取需求資料，並作為讀取資料RDATA以提供給外部電子裝置。
值得一提的是，上述由非揮發性記憶體101中所讀取需求資料可被更新至快取單元120以及線緩衝器LBUF1~LBUFN中為閒置的線緩衝器中，以提供外部電子裝置下一次的讀取。
此外，快取單元120可以利用簡化式的快取記憶體來建構，其中，本發明實施例中的快取單元120僅需提供資料讀出及寫入以及資料查找功能即可。
以下請參照圖2，圖2繪示本發明實施例的資料預取單元110的實施方式的示意圖。資料預取單元110包括多工器111、線緩衝器LBUF1~LBUFN以及控制器112。多工器111的輸入端耦接至線緩衝器LBUF1~LBUFN的輸出端，多工器111的輸出端則產生讀取資料RDATA，其中，多工器111可選擇線緩衝器LBUF1~LBUFN的其中之一中的資料以作為讀取資料RDATA進行輸出。線緩衝器LBUF1~LBUFN的輸入端則耦接至控制器112。控制器112則與外部電子裝置（未繪示）直接或間接的耦接，並接收外部電子裝置所傳送的讀取命令RCMD。
在本實施方式中，控制器112可依據讀取命令RCMD進行線緩衝器LBUF1~LBUFN中的資料搜尋動作，並決定多工器111輸出選擇。另外，當線緩衝器LBUF1~LBUFN不存在需求資料時，控制器112並可使快取單元120執行資料的查找動作，而在當快取單元120也不存在需求資料的狀態下，控制器112也可藉由存取介面電路130由非揮發性記憶體101讀取需求資料。
另外，控制器112可進行將由非揮發性記憶體101中讀出的需求資料更新至線緩衝器LBUF1~LBUFN及快取單元120的動作。其中，控制器112可先判斷線緩衝器LBUF1~LBUFN中是否有閒置的線緩衝器，並將需求資料更新至閒置的線緩衝器中。
在本發明實施例中，各線緩衝器LBUF1~LBUFN可儲存128位元的資料（當然各線緩衝器LBUF1~LBUFN所儲存的資料的位元數也可不是128個位元），而其中的每一筆資料可以用資料的字元（word）來記數。另外，各線緩衝器（以線緩衝器LBUF1為範例）中儲存對應非揮發性記憶體的位址以及該位址對應的由非揮發性記憶體讀出的預存資料，並且，線緩衝器LBUF1中還儲存有效旗標。其中，有效旗標用以指示線緩衝器LBUF1中的資料可否提供以進行讀取。舉例來說明，在當非揮發性記憶體被抹除（erase）時，線緩衝器LBUF1中的有效旗標對應被設定為“0”。此時，由於線緩衝器LBUF1中的預存資料可能已經不是非揮發性記憶體中的資料，所以透過設定為“0” 的有效旗標，可以防止線緩衝器LBUF1中的舊的預存資料被讀出而產生錯誤。相對的，當有新的資料被更新至線緩衝器LBUF1時，線緩衝器LBUF1中的有效旗標則可對應被更新為“1”。
以下請參照圖3，圖3繪示本發明一實施例的非揮發性記憶體的存取加速方法的流程圖。其中，步驟S310提供多數個線緩衝器，依據讀取命令由上述的線緩衝器的其中之一來提供讀取資料，並依據讀取命令在線緩衝器的至少其中之一儲存連續位址的多個預存資料。並且，步驟S320提供快取單元以儲存至少一快取資料以及儲存連續位址的多個預存資料，並依據讀取命令提供所述的至少一快取資料以作為讀取資料。
關於上述步驟的實施細節，請參照圖4~圖6，圖4~圖6分別繪示非揮發性記憶體的存取加速方法不同步驟的多個實施細節。請先參照圖4的資料輸出流程，在圖4中，步驟S410為閒置狀態，而在步驟S420中則判斷有無接收到新的讀取命令，為無接收到新的讀取命令則持續執行步驟S420，而若接收到新的讀取命令則依序執行步驟S430至步驟S450。步驟S430至步驟S450依序針對多個線緩衝器1~線緩衝器N進行資料搜尋的動作，並在當步驟S430至步驟S450中的其中之一搜尋到對應的線緩衝器（線緩衝器1~線緩衝器N）有需求資料時，將對應的線緩衝器的資料輸出為讀取資料（步驟S431~S451）。相對的，若所有的步驟S430至步驟S450中，線緩衝器1~線緩衝器N都沒有搜尋到有需求資料時，則執行步驟S460。
在步驟S460中，則進行快取單元的資料查找動作，並在步驟S470中判斷查找動作為命中或失誤（未命中）。當步驟S470的判斷結果為命中時，則執行步驟S472以輸出快取單元中的資料，並將快取單元中的資料更新至閒置的線緩衝器中。相對的，若步驟S470的判斷結果為失誤時，則執行步驟S471以讀取非揮發性快閃記憶體來獲得需求資料。
接著請參照圖5，圖5繪示位址發布（address issue）流程。步驟S510為閒置狀態，並且，步驟S520判斷是否需要發布新的讀取位址，若判斷結果為否，則持續執行步驟S520。相對的，若判斷結果為是，則執行步驟S530。在步驟S530中，則執行非揮發性記憶體的位址N是否被發布中的判斷動作，若判斷結果為否，則進行非揮發性記憶體的位址N的讀取動作（步驟S531），並在步驟S531完成後執行步驟S550。而若判斷結果為是，則執行步驟S540以中止非揮發性記憶體的位址N的發布，並執行位址N+1的發布動作。接著，執行步驟S550以判斷位址N+1是否被發布中，若步驟S550的判斷結果為是，中止位址N+1的處理動作（步驟S551）並回到步驟S520。相對的，若步驟S550的判斷結果為否，則執行步驟S560以使用位址N+1來進行非揮發性記憶體的讀取動作。
以下請參照圖6，圖6繪示資料讀取流程。步驟S610為閒置狀態，在步驟S620則判斷是否由發揮發性記憶體來讀取資料，若判斷結果為否則持續執行步驟S620，相對的，若步驟S620的判斷結果為是，則執行步驟S630。在步驟S630中，則進行非揮發性記憶體的讀取動作。接著，在步驟S640中，進行由非揮發性記憶體所讀出的資料是否已備妥的判斷動作。若步驟S640的判斷結果為否，持續執行步驟S640，一旦步驟S640判斷出資料已備妥，則執行步驟S650將由非揮發性記憶體所讀出的資料更新至閒置的線緩衝器中。接著，在步驟S660中判斷快取單元當時有無被讀取（有無其他使用者對快取單元進行查找動作），若步驟S660的判斷結果為否，則進行步驟S670將上述由非揮發性記憶體所讀出的資料更新至快取單元中。相對的，若步驟S660的查找結果為是，則取消更新資料至快取單元的動作（步驟S661）並回到步驟S620。
綜上所述，本發明提供多個線緩衝器以及快取單元，透過利用線緩衝器以及快取單元來分別儲存連續位址的預存資料以及跳躍式位址的快取資料。當有讀取資料的需求時，可利用線緩衝器以及快取單元兩層式的架構來快速的提供需求資料，有效的提升非揮發性記憶體的讀取速率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧非揮發性記憶體加速器
101‧‧‧非揮發性記憶體
110‧‧‧資料預取單元
120‧‧‧快取單元
130‧‧‧存取介面電路
RCMD‧‧‧讀取命令
RDATA‧‧‧讀取資料
LBUF1~LBUFN‧‧‧線緩衝器
DOUT‧‧‧快取資料
ADD‧‧‧記憶體位址
111‧‧‧多工器
112‧‧‧控制器
S310~S320、S410~S472、S510~S560‧‧‧存取加速方法的步驟
圖1繪示本發明一實施例的非揮發性記憶體加速器的示意圖。 圖2繪示本發明實施例的資料預取單元110的實施方式的示意圖。 圖3繪示本發明一實施例的非揮發性記憶體的存取加速方法的流程圖。 圖4~圖6分別繪示非揮發性記憶體的存取加速方法不同步驟的多個實施細節。
100‧‧‧非揮發性記憶體加速器
101‧‧‧非揮發性記憶體
110‧‧‧資料預取單元
120‧‧‧快取單元
130‧‧‧存取介面電路
RCMD‧‧‧讀取命令
RDATA‧‧‧讀取資料
LBUF1~LBUFN‧‧‧線緩衝器
DOUT‧‧‧快取資料
ADD‧‧‧記憶體位址

Claims (14)

  1. 一種非揮發性記憶體加速器，包括： 一資料預取單元，具有多數個線緩衝器，依據一讀取命令由該些線緩衝器的其中之一提供一讀取資料，或者，依據該讀取命令讀取至少一快取資料以作為該讀取資料，該資料預取單元並依據該讀取命令在該些線緩衝器的至少其中之一儲存連續位址的多數個預存資料； 一快取單元，耦接至該資料預取單元，用以儲存該至少一快取資料以及連續位址的該些預存資料；以及 一存取介面電路，耦接至該資料預取單元、該快取單元以及一非揮發性記憶體，作為存取該非揮發性記憶體的介面電路。
  2. 如申請專利範圍第1項所述的非揮發性記憶體加速器，其中該資料預取單元更包括：     一多工器，耦接該些線緩衝器，依據一控制命令以由該些多數個線緩衝器的其中之一提供該讀取資料；以及     一控制器，接收該讀取命令，依據該讀取命令產生該控制命令，並由該非揮發性記憶體讀取該些預存資料，或者，依據該讀取命令由該快取單元讀取該至少一快取資料。
  3. 如申請專利範圍第1項所述的非揮發性記憶體加速器，其中該資料預取單元依據該讀取命令搜尋該些線緩衝器中的資料，當該些線緩衝器中存在該讀取命令對應的一需求資料時，並提供該些線緩衝器的其中之一儲存的該需求資料以作為該讀取資料。
  4. 如申請專利範圍第3項所述的非揮發性記憶體加速器，其中，當該些線緩衝器中不存在該讀取命令對應的該需求資料時，該資料預取單元查找該快取單元中是否存在該需求資料，並在當該快取單元存在該需求資料時，讀取該快取單元所儲存的該需求資料以作為該讀取資料。
  5. 如申請專利範圍第4項所述的非揮發性記憶體加速器，其中，當該快取單元不存在該需求資料時，該資料預取單元藉由該存取介面電路由該非揮發性記憶體讀取該需求資料。
  6. 如申請專利範圍第5項所述的非揮發性記憶體加速器，其中，該資料預取單元更儲存該需求資料至該快取單元及其中之一的該些線緩衝器。
  7. 如申請專利範圍第5項所述的非揮發性記憶體加速器，其中，當該快取單元為被讀取狀態時，該資料預取單元儲存該需求資料至其中之一的該些線緩衝器。
  8. 如申請專利範圍第1項所述的非揮發性記憶體加速器，其中，各該線緩衝器儲存一有效旗標，該有效旗標用以指示對應的線緩衝器中的資料可否被讀取。
  9. 一種非揮發性記憶體的存取加速方法，包括：     提供多數個線緩衝器，依據一讀取命令由該些線緩衝器的其中之一提供一讀取資料，並依據該讀取命令在該些線緩衝器的至少其中之一儲存連續位址的多數個預存資料；以及     提供一快取單元，用以儲存至少一快取資料以及連續位址的該些預存資料，並依據該讀取命令提供該至少一快取資料以作為該讀取資料。
  10. 如申請專利範圍第9項所述的非揮發性記憶體的存取加速方法，其中，提供該些線緩衝器，依據該讀取命令由該些線緩衝器的其中之一提供該讀取資料的步驟包括：     依據該讀取命令搜尋該些線緩衝器中的資料，當該些線緩衝器中存在該讀取命令對應的一需求資料時，並提供該些線緩衝器的其中之一儲存的該需求資料以作為該讀取資料。
  11. 如申請專利範圍第9項所述的非揮發性記憶體的存取加速方法，其中，提供該快取單元，用以儲存該至少一快取資料以及連續位址的該些預存資料，並依據該讀取命令提供該至少一快取資料以作為該讀取資料的步驟包括：     當該些線緩衝器中不存在該讀取命令對應的該需求資料時，查找該快取單元中是否存在該需求資料，並在當該快取單元存在該需求資料時，讀取該快取單元所儲存的該需求資料以作為該讀取資料。
  12. 如申請專利範圍第11項所述的非揮發性記憶體的存取加速方法，更包括儲存該需求資料至該快取單元及該些線緩衝器的其中之一。
  13. 如申請專利範圍第11項所述的非揮發性記憶體的存取加速方法，更包括：當該快取單元為被讀取狀態時，儲存該需求資料至該些線緩衝器的其中之一。
  14. 如申請專利範圍第9項所述的非揮發性記憶體的存取加速方法，其中，各該線緩衝器儲存一有效期標，該有效期標用以指示對應的線緩衝器中的資料可否被讀取。
TW105102822A 2016-01-29 2016-01-29 非揮發性記憶體加速器及存取加速方法 TWI588831B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105102822A TWI588831B (zh) 2016-01-29 2016-01-29 非揮發性記憶體加速器及存取加速方法
CN201610171725.6A CN107025182B (zh) 2016-01-29 2016-03-24 非易失性存储器加速器及存取加速方法
US15/158,589 US9773534B2 (en) 2016-01-29 2016-05-19 Non-volatile memory accelerator and method for speeding up data access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105102822A TWI588831B (zh) 2016-01-29 2016-01-29 非揮發性記憶體加速器及存取加速方法

Publications (2)

Publication Number Publication Date
TWI588831B true TWI588831B (zh) 2017-06-21
TW201727653A TW201727653A (zh) 2017-08-01

Family

ID=59387030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102822A TWI588831B (zh) 2016-01-29 2016-01-29 非揮發性記憶體加速器及存取加速方法

Country Status (3)

Country Link
US (1) US9773534B2 (zh)
CN (1) CN107025182B (zh)
TW (1) TWI588831B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703566B (zh) * 2018-08-30 2020-09-01 大陸商合肥沛睿微電子股份有限公司 快閃記憶體控制器及相關的存取方法及電子裝置
TWI699771B (zh) * 2018-08-30 2020-07-21 大陸商合肥沛睿微電子股份有限公司 電子裝置、記憶體控制器及相關存取方法
CN109446111B (zh) * 2018-10-15 2021-01-26 上海兆芯集成电路有限公司 存储器集成电路及其预取地址决定方法
CN111813734B (zh) * 2020-06-15 2022-11-01 上海航天计算机技术研究所 无消息间隔限制的1553b总线通信方法和系统
CN113064550A (zh) * 2021-03-19 2021-07-02 珠海市一微半导体有限公司 一种缩短外部存储器访问时间的控制装置及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120096109A1 (en) * 2010-06-24 2012-04-19 International Business Machines Corp. Hierarchical Pre-fetch Pipelining in a Hybrid Memory Server
US8341382B2 (en) * 2010-09-30 2012-12-25 Nxp B.V. Memory accelerator buffer replacement method and system
US20140281228A1 (en) * 2013-03-13 2014-09-18 Drobo, Inc. System and Method for an Accelerator Cache Based on Memory Availability and Usage
US20140359219A1 (en) * 2013-05-31 2014-12-04 Altera Corporation Cache Memory Controller for Accelerated Data Transfer
US8954490B2 (en) * 2010-06-24 2015-02-10 International Business Machines Corporation Speculative and coordinated data access in a hybrid memory server

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321325B1 (en) * 1998-12-03 2001-11-20 Sun Microsystems, Inc. Dual in-line buffers for an instruction fetch unit
CN100535874C (zh) * 2005-01-26 2009-09-02 凌阳科技股份有限公司 预先撷取控制方法
US8131951B2 (en) * 2008-05-30 2012-03-06 Freescale Semiconductor, Inc. Utilization of a store buffer for error recovery on a store allocation cache miss
TWI435215B (zh) 2009-08-26 2014-04-21 Phison Electronics Corp 下達讀取指令與資料讀取方法、控制器與儲存系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120096109A1 (en) * 2010-06-24 2012-04-19 International Business Machines Corp. Hierarchical Pre-fetch Pipelining in a Hybrid Memory Server
US8954490B2 (en) * 2010-06-24 2015-02-10 International Business Machines Corporation Speculative and coordinated data access in a hybrid memory server
US8341382B2 (en) * 2010-09-30 2012-12-25 Nxp B.V. Memory accelerator buffer replacement method and system
US20140281228A1 (en) * 2013-03-13 2014-09-18 Drobo, Inc. System and Method for an Accelerator Cache Based on Memory Availability and Usage
US20140359219A1 (en) * 2013-05-31 2014-12-04 Altera Corporation Cache Memory Controller for Accelerated Data Transfer

Also Published As

Publication number Publication date
US9773534B2 (en) 2017-09-26
US20170221535A1 (en) 2017-08-03
CN107025182A (zh) 2017-08-08
TW201727653A (zh) 2017-08-01
CN107025182B (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
TWI588831B (zh) 非揮發性記憶體加速器及存取加速方法
US6460114B1 (en) Storing a flushed cache line in a memory buffer of a controller
TWI307465B (en) System, method and storage medium for memory management
JP2018190412A (ja) ハイブリッドメモリにおける書き込み及びフラッシュ支援のためのメモリモジュール及びその動作方法
US20050251630A1 (en) Preventing storage of streaming accesses in a cache
US8180965B2 (en) System and method for cache access prediction
JP2012064158A (ja) メモリ管理装置及びメモリ管理方法
US20120151149A1 (en) Method and Apparatus for Caching Prefetched Data
CN111338561A (zh) 存储器控制器与存储器页面管理方法
TW200921394A (en) Updating cache bits using hint transaction signals
US6931490B2 (en) Set address correlation address predictors for long memory latencies
US20130326127A1 (en) Sub-block Accessible Nonvolatile Memory Cache
CN107506139B (zh) 一种面向相变存储器的写请求优化装置
US20170139600A1 (en) Data storage device and data maintenance method thereof
US11645209B2 (en) Method of cache prefetching that increases the hit rate of a next faster cache
JP2013073271A (ja) アドレス変換装置、アドレス変換装置の制御方法及び演算処理装置
TWI755168B (zh) 用來產生基於主機的快取資訊或基於快閃記憶體的快取資訊以建立及最佳化二元樹的快閃記憶體控制器、方法及記憶裝置
US11720486B2 (en) Memory data access apparatus and method thereof
CN111133424B (zh) 开放寻址的探测屏障
JP4828879B2 (ja) キャッシュシステム
US7421536B2 (en) Access control method, disk control unit and storage apparatus
CN112214178A (zh) 一种存储系统、数据读取方法及数据写入方法
CN101419543B (zh) 预测高速寄存器的存取位置的方法及系统
TWI811151B (zh) 快取裝置中管理記憶體寫入要求的方法
CN101127012A (zh) 探测标记的控制装置