CN106997481B - 一种rfid系统的电子标签的解调电路 - Google Patents

Abstract

本发明的一种RFID系统的电子标签的解调电路，包括：包络检波电路，包络检波电路包括负载电路和第一电容，负载电路和第一电容并联于RFID信号与第二电源端之间，负载电路包括并联的第一支路和第二支路，所述第一支路连接第一电源端，第二支路连接高速解调控制信号；第二电容，连接于包络检波电路与第一节点之间；放大电路，放大电路包括线性增益电路和第一反相器；整形电路，连接于第二节点与解调电路的输出端之间，整形电路连接控制信号；稳压电路，稳压电压连接第一电源端和第二电源端，并提供第三电源端，第三电源端连接放大电路和整形电路。本发明中，支持Type A、Type B两种调制方式。在RFID系统电压波动时，稳压电路使得解调电路仍能正确解调。

Description

一种RFID系统的电子标签的解调电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及一种RFID系统的电子标签的解调电路。

背景技术

射频识别(Radio Frequency Identification，RFID)是一种无线通信技术，可以通过无线电讯号识别特定目标并读写相关数据，而无需识别系统与特定目标之间建立机械或者光学接触。一套完整的RFID系统，是由阅读器(Reader)、应答器(Transponder)及应用软件系统三个部分所组成，其中，应答器也就是所谓的电子标签(Tag)。RFID的工作原理是Reader发射一特定频率的无线电波能量给Transponder，用以驱动Transponder电路将内部的数据送出，此时Reader便依序接收解读数据，送给应用程序做相应的处理。

ISO/IEC 14443协议是是工作在近场(通讯距离小于10cm)的标准协议，涉及PCD(邻近耦合设备，相当于读写器)与PICC(邻近卡，相当于电子标签)之间的双向通信。该协议定义电子标签接收到的信号是ASK(Amplitude Shift Keying，幅移键控，又称振幅键控)调制信号。电子标签不能对该信号进行直接处理，必须经过解调器将其还原出来，才能以数字信号形式送入电子标签芯片的其余部分(例如数字基带电路)。

根据信号发送和接收方式的不同，ISO/IEC 14443-3协议定义了Type A、Type B两种卡型，它们的不同主要在于载波的调制深度及二进制数的编码方式。Type A型卡在PCD向PICC传送信号时，是通过13.56MHz的射频载波传送信号。其采用方案为同步、改进的Miller编码方式，通过100％ASK传送。在PICC向PCD传送信号时，通过调制载波传送信号，使用847KHz的副载波传送Manchester编码。Type B型卡在PCD向PICC传送信号时，也是通过13.56MHz的射频载波信号，但采用的是异步、NRZ编码方式，通过用10％ASK传送的方案。在PICC向PCD传送信号时，则是采用的BPSK编码进行调制。

公开号为CN102810180A的中国专利公开了一种用于无源RFID标签芯片的宽解调范围的ASK解调电路，通过包络信号提取电路从两路天线电压信号得到快变包络信号和慢变包络信号，利用比较电路得到天线包络信号变化边沿，再由判决电路对比较电路输出的电平信号进行比较得到数据。该专利中杜绝了天线过冲的影响，能够解调TypeA、TypeB两种调制方式的RFID信号。然而，由于这种设计需要提取快慢两种包络信号，所以难以对高传输速率的信号进行正确解调。

此外，公开号为CN203588292U的中国专利公开了一种射频识别中的解调电路，该解调电路对RFID信号进行包络检波之后，放大电路对包络检波的信号进行放大，然后，整形电路对信号进行整形。然而，该专利是处理848Kbps高传输速率的RFID信号的解调电路，在低传输速率时无法适用。

结合上述分析可知，现有技术中难以对高传输速率和低传输速率的信号同时进行正确解调。

发明内容

本发明的目的在于，提供一种RFID系统的电子标签的解调电路，以解决传统的解调电路难以同时对高传输速率和低传输速率的信号进行解调的问题。

为解决上述技术问题，本发明提供一种RFID系统的电子标签的解调电路，包括：

包络检波电路，所述包络检波电路包括一负载电路和一第一电容，所述负载电路和所述第一电容并联于RFID信号与一第二电源端之间，所述负载电路包括并联的第一支路和第二支路，所述第一支路连接一第一电源端，所述第二支路连接一高速解调控制信号；

第二电容，连接于所述包络检波电路与一第一节点之间；

放大电路，连接于所述第一节点与一第二节点之间，所述放大电路包括一线性增益电路和第一反相器，所述线性增益电路和所述第一反相器并联于所述第二电源端和一第三电源端之间；

整形电路，连接于所述第二节点与所述解调电路的输出端之间，所述整形电路连接一控制信号；

稳压电路，所述稳压电路连接所述第一电源端和第二电源端，并提供所述第三电源端，所述第三电源端连接所述放大电路和所述整形电路。

可选的，所述第一支路包括：

第一NMOS晶体管，栅极连接所述第一电源端，漏极连接所述RFID信号；

第二NMOS晶体管，栅极连接一偏置电压，源极连接所述第二电源端，漏极连接所述第一NMOS晶体管的源极。

可选的，所述第二支路包括：

第三NMOS晶体管，栅极连接所述高速解调控制信号，漏极连接所述RFID信号；以及

第四NMOS晶体管，栅极连接所述偏置电压、源极连接所述第二电源端，漏极连接所述第三NMOS晶体管的源极。

可选的，所述包络检波电路与所述第二电容之间连接一第一电阻。

可选的，所述线性增益电路包括：

第一PMOS晶体管、栅极连接所述第一节点，源极连接所述第三电源端；

第二PMOS晶体管、栅极和漏极连接所述第二节点，源极连接所述第一PMOS晶体管的漏极；

第五NMOS晶体管，栅极和漏极连接所述第二节点；

第六NMOS晶体管，栅极连接所述第一节点，源极连接所述第二电源端，漏极连接所述第五NMOS晶体管的源极。

可选的，所述第一反相器包括第三PMOS晶体管和第七NMOS晶体管；所述第三PMOS晶体管的栅极连接所述第一节点，源极连接所述第三电源端，漏极连接所述第七NMOS晶体管的漏极；所述第七NMOS晶体管的栅极连接所述第一节点，源极所述第二电源端。

可选的，所述整形电路包括依次连接的施密特触发器、第二反相器以及第三反相器。

可选的，所述施密特触发器包括：

第四PMOS晶体管，栅极连接所述第二节点，源极连接所述第三电源端，漏极连接一第四节点；

第八NMOS晶体管，栅极连接所述第二节点，源极连接所述第二电源端，漏极连接所述第四节点；

第五PMOS晶体管，栅极连接所述第三节点，源极连接所述第三电源端，漏极连接所述第四节点；

第九NMOS晶体管，栅极连接所述第三节点，源极连接所述第二电源端，漏极连接所述第四节点；

第六PMOS晶体管，栅极连接所述控制信号，源极连接所述第三电源端；

第七PMOS晶体管，栅极连接所述第四节点，源极连接所述第六PMOS晶体管的漏极，漏极连接所述第三节点；

第十NMOS晶体管，栅极连接所述控制信号，源极连接所述第二电源端，漏极连接所述第三节点；

第十一NMOS晶体管，栅极连接所述第四节点，源极连接所述第二电源端，漏极连接所述第三节点。

可选的，所述解调电路还包括一第三电容，所述第三电容连接于所述第二节点与所述第二电源端之间。

可选的，所述稳压电路包括依次相连的分压电路、第二反相器以及稳压晶体管。

可选的，所述分压电路包括：

第八PMOS晶体管，栅极与漏极相连，源极连接一第五节点；

第十二NMOS晶体管，栅极连接所述第二节点，源极连接所述第二反相器的输入端，漏极连接所述第八PMOS晶体管的漏极；

第十三NMOS晶体管，栅极连接所述第五节点，漏极连接所述第十二NMOS晶体管的源极；

第十四NMOS晶体管，栅极连接所述第五节点，源极连接所述第二电源端，漏极连接所述第十三NMOS晶体管的源极。

可选的，所述第二反相器包括第九PMOS晶体管和第十五NMOS晶体管，所述第九PMOS晶体管的栅极连接所述第十二NMOS晶体管的源极，源极连接所述第五节点，漏极连接所述稳压晶体管的栅极，所述第十五NMOS晶体管的栅极连接所述第十二NMOS晶体管的源极，源极连接所述第二电源端，漏极连接所述稳压晶体管的栅极。

可选的，所述稳压电路还包括一第四电容，所述第四电容连接于所述稳压晶体管的源极与漏极之间。

可选的，所述稳压电路还包括一第二电阻，所述第二电阻连接于所述第一电源端与所述第五节点之间。

可选的，所述第一电源端的电压变化的范围为1.6V～2.0V，所述第三电源端的电压变化的范围为1.015V～1.024V。

与现有技术相比，本发明的RFID系统的电子标签的解调电路至少具有以下有益效果：

1)本发明的解调电路中，包括依次相连的包络检波电路、第二电容、放大电路以及整形电路，在对RFID信号进行解调过程中，包络检波电路对RFID信号进行检波，第二电容将信号中的直流部分滤掉，将解调处理的RFID信号进过放大电路进行放大，并通过整形电路输出。本发明中，第二支路开启时，解调电路对高传输速率的RFID信号进行解调，最大支持数据传输速率为848Kbps的RFID信号的解调。第二支路开启关闭时，对低传输速率的RFID信号进行解调，并且，支持ISO/IEC 14443协议规定的Type A、Type B两种调制方式；

2)本发明的解调电路中还包括稳压电路，所述稳压电路连接第一电源端，并提供第三电源端，所述第三电源端连接所述放大电路和所述整形电路。在第一电源端的电压有波动的情况下，稳压电路可以维持第三电源端的电压的稳定，使得放大电路和整形电路的工作电压稳定，解调电路仍然能够正确的解调，并减小电源模块的设计难度。

附图说明

图1为本发明一实施例中的RFID系统的电子标签的解调电路的示意图；

图2为本发明一实施例中的稳压电路的示意图；

图3为本发明一实施例中的稳压电路的仿真结果图；

图4为本发明一实施例中RFID系统的电子标签的解调电路的仿真结果图。

具体实施方式

下文结合图1～图4对本发明的RFID系统的电子标签的解调电路进行详细的描述。参考图1中所示，所述解调电路包括依次连接的包络检波电路10、第二电容C2、放大电路20、整形电路30，包络检波电路10对RFID信号REG_IN进行检波，第二电容C2将信号中的直流部分滤掉，将解调处理的RFID信号进过放大电路20进行放大，并通过整形电路30的OUT端输出。

具体的，所述包络检波电路10包括一负载电路11和一第一电容C1，所述负载电路11和所述第一电容C1并联于RFID信号REG_IN与第二电源端GND之间，负载电路11构成放电回路的负载。解调电路载波时，RFID信号REG_IN向第一电容C1充电，负载电路11没有关闭，也存在放电。而当RFID信号REG_IN出现凹槽时，RFID信号REG_IN的电压降低，第一电容C1向负载电路11放电，完成包络检波。

进一步的，在本实施例中，所述负载电路11包括第一支路101和第二支路102，其中，第一支路101包括：

第一NMOS晶体管MN1，第一NMOS晶体管MN1的栅极连接所述第一电源端VDD，漏极连接所述RFID信号REG_IN，第一电源端VDD为射频系统的工作电压；

第二NMOS晶体管MN2，第二NMOS晶体管MN2的栅极连接一偏置电压VBAIS，源极连接所述第二电源端GND，漏极连接所述第一NMOS晶体管MN1的源极，第二电源端GND为地端。

第二支路102包括：

第三NMOS晶体管MN3，第三NMOS晶体管MN3的栅极连接一高速解调控制信号OPT，漏极连接所述RFID信号REG_IN；以及

第四NMOS晶体管MN4，第四NMOS晶体管MN4的栅极连接所述偏置电压VBAIS、源极连接所述第二电源端GND，漏极连接所述第三NMOS晶体管MN3的源极。

本发明的负载电路11中包括两条并联的第一支路101和第二支路102，第一NMOS晶体管MN1和第二NMOS晶体管MN2组成一条支路，而第三NMOS晶体管MN3和第四NMOS晶体管MN4组成另一条支路，并且，第三NMOS晶体管MN3的栅极连接高速解调控制信号OPT，通过高速解调控制信号OPT控制第二支路102的开关。本发明中，第二支路开启102时，解调电路对高传输速率的RFID信号进行解调，最大支持数据传输速率为848Kbps的RFID信号的解调。然而，第二支路开启102关闭时，解调电路对低传输速率的RFID信号进行解调，并且，支持ISO/IEC14443协议规定的Type A、Type B两种调制方式。

继续参考图1所示，解调电路还包括一第二电容C2，第二电容C2连接于所述包络检波电路10与第一节点S1之间。并且，所述包络检波电路10与所述第二电容C2之间连接一第一电阻R1。包络检波电路10检波完成之后，解调电路对RFID信号REG_IN进行高通滤波，高通滤波电路由第二电容C2和后续电路(放大电路20和整形电路30)的寄生电阻构成，去除RFID信号REG_IN信号中的直流部分，允许交流的包络信号通过，完成对RFID信号REG_IN的隔直功能。

解调电路还包络放大电路20，放大电路20连接于所述第一节点S1与一第二节点S2之间，所述放大电路S1包括一线性增益电路21和第一反相器22，所述线性增益电路21和所述第一反相器22并联于所述第二电源端GND和一第三电源端VDD2之间。具体的，所述线性增益电路21包括：

第一PMOS晶体管MP1、第一PMOS晶体管MP1的栅极连接所述第一节点S1，源极连接所述第三电源端VDD2；

第二PMOS晶体管MP2、第二PMOS晶体管MP2的栅极和漏极连接所述第二节点S2，源极连接所述第一PMOS晶体管MP1的漏极；

第五NMOS晶体管MN5，第五NMOS晶体管MN5的栅极和漏极连接所述第二节点S2；

第六NMOS晶体管MN6，第六NMOS晶体管MN6的栅极连接所述第一节点S1，源极连接所述第二电源端GND，漏极连接所述第五NMOS晶体管MN5的源极。

并且，所述第一反相器22包括第三PMOS晶体管MP3和第七NMOS晶体管MN7，所述第三PMOS晶体管MP3的栅极连接所述第一节点S1，源极连接所述第三电源端VDD2，漏极连接所述第七NMOS晶体管MN7的漏极，所述第七NMOS晶体管MN7的栅极连接所述第一节点S1，源极所述第二电源端GND。

放大电路20可以抑制RFID信号REG_IN中的噪声，同时可以有效放大包络信号以便给后续整形电路处理输出。放大电路20的工作原理为：RFID信号REG_IN经过第二电容C2到达第一节点S1，第一节点S1的电压随着RFID信号REG_IN的上升缓慢上升，上升到第六NMOS晶体管MN6亚阈值导通电压时，第六NMOS晶体管MN6管微导通，这时由第二PMOS晶体管MP2、第五NMOS晶体管MN5、第六NMOS晶体管MN6构成对地通路，第二节点S2的电压迅速下降。此后，随着RFID信号REG_IN电压的上升，第二PMOS晶体管MP2构成的输出阻抗有所增加，而由第五NMOS晶体管MN5、第六NMOS晶体管MN6构成得组合输出阻抗下降缓慢，使得第二节点S2的电压下降缓慢。当RFID信号REG_IN的电压接着上升至第一反相器22的转换区间时，即第七NMOS晶体管MN7导通，第二节点S2的电压下降有所加快，由于第三PMOS晶体管MP3的衬底与第三电源端VDD2相连，使得第三PMOS晶体管MP3导通电压高于零衬偏阈值电压，当第二节点S2的电压降低到使第三PMOS晶体管MP3管亚阈值导通时，第三PMOS晶体管MP3管迅速导通，由第三PMOS晶体管MP3、第七NMOS晶体管MN7构成对地通路，使得第三PMOS晶体管MP3源极电平被迅速降低，第二节点S2的电压也迅速下降。

所述RFID系统的电子标签的解调电路还包括第三电容C3，所述第三电容C3连接于所述第二节点S2与所述第二电源端GND之间。可以理解的是，第三电容C3的作用在于对解调电路进行稳压。

解调电路还包括整形电路30，整形电路30连接于所述第二节点S2与所述RFID系统的电子标签的解调电路的输出端OUT之间，所述整形电路30连接一控制信号DEM_IN。所述整形电路30包括依次连接的施密特触发器31、第二反相器32以及第三反相器33。具体的，所述施密特触发器31包括：

第四PMOS晶体管MP4，第四PMOS晶体管MP4的栅极连接所述第二节点S2，源极连接所述第三电源端VDD2，漏极连接一第四节点S4；

第八NMOS晶体管MN8，第八NMOS晶体管MN8的栅极连接所述第二节点S2，源极连接所述第二电源端GND，漏极连接所述第四节点S4；

第五PMOS晶体管MP5，第五PMOS晶体管MP5的栅极连接所述第三节点S3，源极连接所述第三电源端VDD2，漏极连接所述第四节点S4；

第九NMOS晶体管MN9，第九NMOS晶体管MN9的栅极连接所述第三节点S3，源极连接所述第二电源端GND，漏极连接所述第四节点S4；

第六PMOS晶体管MN6，第六PMOS晶体管MN6的栅极连接所述控制信号DEM_IN，源极连接所述第三电源端VDD2；

第七PMOS晶体管MN7，第七PMOS晶体管MN7的栅极连接所述第四节点S4，源极连接所述第六PMOS晶体管MP6的漏极，漏极连接所述第三节点S3；

第十NMOS晶体管MN10，第十NMOS晶体管MN10的栅极连接所述控制信号DEM_IN，源极连接所述第二电源端GND，漏极连接所述第三节点S3；

第十一NMOS晶体管MN11，第十一NMOS晶体管MN11的栅极连接所述第四节点S4，源极连接所述第二电源端GND，漏极连接所述第三节点S3。

施密特触发器31具有延迟输出功能，在RFID信号REG_IN信号上升和下降的过程中，从而对上升沿和下降沿的输出信号进行整形，使得输出信号更加完善。并且，通过施密特触发器31中的控制信号DEM_IN控制整个解调电路的输出。当控制信号DEM_IN为低电位时，第十NMOS晶体管MN10、第十一NMOS晶体管MN11关闭，第六PMOS晶体管MP6、第七PMOS晶体管MP7打开，整形电路30关闭，使得解调电路的输出端OUT一直输出高电位，当控制信号DEM_IN为高电位时，第十NMOS晶体管MN10、第十一NMOS晶体管MN11打开，第六PMOS晶体管MP6、第七PMOS晶体管MP7打开，整形电路30打开，输出端OUT输出RFID信号的解调信号。因此，解调电路载波过程中，控制信号DEM_IN一直处于高电位。

参考图2中所示，所述RFID系统的电子标签的解调电路还包括一稳压电路40，所述稳压电路40连接所述第一电源端VDD和所述第二电源端GND，并提供所述第三电源端VDD2。具体的，所述稳压电路40包括依次相连的分压电路41、第二反相器42、稳压晶体管MP10。其中，所述分压电路41包括：

第八PMOS晶体管MP8，第八PMOS晶体管MP8的栅极与漏极相连，源极连接一第五节点S5；

第十二NMOS晶体管MN12，第十二NMOS晶体管MN12的栅极连接所述第二节点S2，源极连接所述第二反相器42的输入端，漏极连接所述第八PMOS晶体管MP8的漏极；

第十三NMOS晶体管MN13，第十三NMOS晶体管MN13的栅极连接所述第五节点S5，漏极连接所述第十二NMOS晶体管MN12的源极；

第十四NMOS晶体管MN14，第十四NMOS晶体管MN14的栅极连接所述第五节点S5，源极连接所述第二电源端GND，漏极连接所述第十三NMOS晶体管MN13的源极。

所述第二反相器42包括第九PMOS晶体管MP9和第十五NMOS晶体管MN15，第九PMOS晶体管MN9的栅极连接所述第十二NMOS晶体管MN15的源极，源极连接所述第五节点S5，漏极连接所述稳压晶体管MP10的栅极，所述第十五NMOS晶体管MN15的栅极连接所述第十二NMOS晶体管MN12的源极，源极连接所述第二电源端GND，漏极连接所述稳压晶体管MP10的栅极。

所述稳压电路40还包括一第四电容C4和第二电阻R2，所述第二电阻R2连接于所述第一电源端VDD与所述第五节点S5之间，第四电容C4连接在稳压晶体管MP10的源极与栅极之间，用于维持第三电源端VDD2的电压稳定。

稳压电路40的仿真结果图参考图3所示，结合图3对稳压电路的工作原理进行说明，图3的横轴为第一电源端VDD的电压，纵坐标为第三电源端VDD2的电压，单位为伏特(V)。第一电源端VDD为整个射频识别系统前端的工作电压，根据ISO/IEC 14443协议规定，第一电源端VDD的变化电压在1.6V～2.0V，第三电源端VDD2为经过稳压之后的电源电压，分压电路41完成对第一电源端VDD的分压，第二反相器42为控制稳压晶体管MP10的开关。当第一电源端VDD升高时，第二反相器42的输入端电压随着升高，第二反相器42的输出端电压下降，使得稳压晶体管MP10的栅极电压下降，从而稳压晶体管MP10向第二电源端GND泄放多余的电荷。维持第三电源端VDD2的电压稳定。从图3中可以看出，第三电源端VDD2的电压变化从而很小，在1.015V～1.024V之间变化。可见，在第一电源端VDD的电压有波动的情况下，稳压电路40可以维持第三电源端VDD2的电压的稳定，使得放大电路20和整形电路30的工作电压稳定，解调电路仍然能够正确的解调，并减小电源模块的设计难度。

图4为本发明的解调电路对RFID信号进行解调的仿真图，从图4中可以看出，当RFID信号REG_IN包括Type A、Type B两种类型信号，解调电路中输出的数字信号中，可以对两种类型的信号进行解调。通过仿真结果可以得出，本发明的解调电路，同时支持ISO/IEC14443协议规定的Type A、Type B两种调制方式的，并且，解调电路同时支持对高传输速率的RFID信号进行解调，最大支持数据传输速率为848Kbps的RFID信号的解调。

综上所述，本发明的RFID系统的电子标签的解调电路，解决现有技术的解调电路难以对高传输速率和低传输速率的信号进行正确解调。并且，RFID系统的电子标签的解调电路中包括稳压电路，保证在电源有波动的情况下仍然能够正确的解调，减小了电源模块的设计难度。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种RFID系统的电子标签的解调电路，其特征在于，包括：

包络检波电路，所述包络检波电路包括一负载电路和一第一电容，所述负载电路和所述第一电容并联于RFID信号与一第二电源端之间，所述负载电路包括并联的第一支路和第二支路，所述第一支路连接一第一电源端，所述第二支路连接一高速解调控制信号；

第二电容，连接于所述包络检波电路与一第一节点之间；

放大电路，连接于所述第一节点与一第二节点之间，所述放大电路包括一线性增益电路和第一反相器，所述线性增益电路和所述第一反相器并联于所述第二电源端和一第三电源端之间；

整形电路，连接于所述第二节点与所述解调电路的输出端之间，所述整形电路连接一控制信号；

稳压电路，所述稳压电路连接所述第一电源端和第二电源端，并提供所述第三电源端，所述第三电源端连接所述放大电路和所述整形电路。

2.如权利要求1所述的RFID系统的电子标签的解调电路，其特征在于，所述第一支路包括：

第一NMOS晶体管，栅极连接所述第一电源端，漏极连接所述RFID信号；

第二NMOS晶体管，栅极连接一偏置电压，源极连接所述第二电源端，漏极连接所述第一NMOS晶体管的源极。

3.如权利要求2所述的RFID系统的电子标签的解调电路，其特征在于，所述第二支路包括：

第三NMOS晶体管，栅极连接所述高速解调控制信号，漏极连接所述RFID信号；以及

第四NMOS晶体管，栅极连接所述偏置电压、源极连接所述第二电源端，漏极连接所述第三NMOS晶体管的源极。

4.如权利要求3所述的RFID系统的电子标签的解调电路，其特征在于，所述包络检波电路与所述第二电容之间连接一第一电阻。

5.如权利要求1所述的RFID系统的电子标签的解调电路，其特征在于，所述线性增益电路包括：

第一PMOS晶体管、栅极连接所述第一节点，源极连接所述第三电源端；

第二PMOS晶体管、栅极和漏极连接所述第二节点，源极连接所述第一PMOS晶体管的漏极；

第五NMOS晶体管，栅极和漏极连接所述第二节点；

第六NMOS晶体管，栅极连接所述第一节点，源极连接所述第二电源端，漏极连接所述第五NMOS晶体管的源极。

6.如权利要求5所述的RFID系统的电子标签的解调电路，其特征在于，所述第一反相器包括第三PMOS晶体管和第七NMOS晶体管；所述第三PMOS晶体管的栅极连接所述第一节点，源极连接所述第三电源端，漏极连接所述第七NMOS晶体管的漏极；所述第七NMOS晶体管的栅极连接所述第一节点，源极所述第二电源端。

7.如权利要求1所述的RFID系统的电子标签的解调电路，其特征在于，所述整形电路包括依次连接的施密特触发器、第二反相器以及第三反相器。

8.如权利要求7所述的RFID系统的电子标签的解调电路，其特征在于，所述施密特触发器包括：

第四PMOS晶体管，栅极连接所述第二节点，源极连接所述第三电源端，漏极连接一第四节点；

第八NMOS晶体管，栅极连接所述第二节点，源极连接所述第二电源端，漏极连接所述第四节点；

第五PMOS晶体管，栅极连接第三节点，源极连接所述第三电源端，漏极连接所述第四节点；

第九NMOS晶体管，栅极连接所述第三节点，源极连接所述第二电源端，漏极连接所述第四节点；

第六PMOS晶体管，栅极连接所述控制信号，源极连接所述第三电源端；

第七PMOS晶体管，栅极连接所述第四节点，源极连接所述第六PMOS晶体管的漏极，漏极连接所述第三节点；

第十NMOS晶体管，栅极连接所述控制信号，源极连接所述第二电源端，漏极连接所述第三节点；

第十一NMOS晶体管，栅极连接所述第四节点，源极连接所述第二电源端，漏极连接所述第三节点。

9.如权利要求1所述的RFID系统的电子标签的解调电路，其特征在于，所述解调电路还包括一第三电容，所述第三电容连接于所述第二节点与所述第二电源端之间。

10.如权利要求1所述的RFID系统的电子标签的解调电路，其特征在于，所述稳压电路包括依次相连的分压电路、第二反相器以及稳压晶体管。

11.如权利要求10所述的RFID系统的电子标签的解调电路，其特征在于，所述分压电路包括：

第八PMOS晶体管，栅极与漏极相连，源极连接一第五节点；

第十二NMOS晶体管，栅极连接所述第二节点，源极连接所述第二反相器的输入端，漏极连接所述第八PMOS晶体管的漏极；

第十三NMOS晶体管，栅极连接所述第五节点，漏极连接所述第十二NMOS晶体管的源极；

第十四NMOS晶体管，栅极连接所述第五节点，源极连接所述第二电源端，漏极连接所述第十三NMOS晶体管的源极。

12.如权利要求11所述的RFID系统的电子标签的解调电路，其特征在于，所述第二反相器包括第九PMOS晶体管和第十五NMOS晶体管，所述第九PMOS晶体管的栅极连接所述第十二NMOS晶体管的源极，源极连接所述第五节点，漏极连接所述稳压晶体管的栅极，所述第十五NMOS晶体管的栅极连接所述第十二NMOS晶体管的源极，源极连接所述第二电源端，漏极连接所述稳压晶体管的栅极。

13.如权利要求12所述的RFID系统的电子标签的解调电路，其特征在于，所述稳压电路还包括一第四电容，所述第四电容连接于所述稳压晶体管的源极与漏极之间。

14.如权利要求12所述的RFID系统的电子标签的解调电路，其特征在于，所述稳压电路还包括一第二电阻，所述第二电阻连接于所述第一电源端与所述第五节点之间。

15.如权利要求12所述的RFID系统的电子标签的解调电路，其特征在于，所述第一电源端的电压变化的范围为1.6V～2.0V，所述第三电源端的电压变化的范围为1.015V～1.024V。

Images