CN106992026A - 一种针对NAND‑Flash存储介质的LDPC码快速信息恢复的译码方法 - Google Patents

一种针对NAND‑Flash存储介质的LDPC码快速信息恢复的译码方法 Download PDF

Info

Publication number
CN106992026A
CN106992026A CN201710165759.9A CN201710165759A CN106992026A CN 106992026 A CN106992026 A CN 106992026A CN 201710165759 A CN201710165759 A CN 201710165759A CN 106992026 A CN106992026 A CN 106992026A
Authority
CN
China
Prior art keywords
information
variable node
node
variable
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710165759.9A
Other languages
English (en)
Other versions
CN106992026B (zh
Inventor
刘星成
张毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201710165759.9A priority Critical patent/CN106992026B/zh
Publication of CN106992026A publication Critical patent/CN106992026A/zh
Application granted granted Critical
Publication of CN106992026B publication Critical patent/CN106992026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种针对NAND‑Flash存储介质的LDPC码快速信息恢复的译码方法，该译码方法基于punctured LDPC码的译码思想，把电压位于在NAND‑Flash各个状态之间的重叠区域的低信息量变量节点划分到一个集合中进行优先更新，还设置了判断信息量是否恢复的方法，让该变量节点集合中的变量节点的信息量恢复之后，再用于传递信息更新其他的变量节点，因此，本发明可以快速地恢复低信息量的变量节点的信息，避免这些变量节点向外传递不可靠的信息，合理地分配更新资源，提升了译码性能和收敛速度。

Description

一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码 方法
技术领域
本专利涉及通信技术领域，具体涉及一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法。
背景技术
LDPC(低密度奇偶校验码，Low Density Parity Check Code)码是Gallager在1962年提出的一种线性分组码，然而直到1996年，MacKey和Neal重新对LDPC码进行了研究，验证了LDPC码在迭代译码中具有接近香农极限的良好性能，才引起了学者的对LDPC码的研究热潮。鉴于LDPC码不仅有逼近Shannon极限的良好性能，而且译码复杂度较低，结构灵活，LDPC码已经广泛应用于各个领域，例如，在WiMAX网络中，LDPC码被列为编码标准之一，第二代卫星数字视频广播(DVB-S2)和中国数字电视广播服务(DTMB)也都采用了LDPC码，最近，LDPC码又被3GPP接纳为5G系统eMBB业务数据信息的中长码块编码方案，随着编译码算法不断优化，LDPC码一定会有更广泛的应用场景。
LDPC码的译码方法主要分为硬判决译码算法和软判决译码算法两大类。硬判决译码算法复杂度低易于硬件实现，但性能远不及以置信传播(BP，Belief Propagation)译码为基础的软判决译码算法。软判决译码应用最广泛的是BP译码，尽管BP译码以及以BP为基础进行改进的各类并行译码算法相比硬判决算法有不错的纠错性能，但在算法中本次迭代得到的信息只有在下次迭代中才能被利用，这在一定程度上限制了算法的收敛速度。为了解决收敛性问题，Zhang等人提出了串行迭代译码算法，本次更新的信息在本次迭代中就可以使用，这使得算法收敛速度比并行算法快一倍。
NAND-Flash(储存型快闪记忆体)作为一种固态存储器，具有读写速度快、功耗低、体积轻巧等特点。NAND-Flash按照内部存储数据单元的电压的不同层次，也就是单个内存单元中，是存储1位数据，还是多位数据，可以分为SLC，MLC和TLC等。NAND-Flash中存在单元间干扰、随机电报噪声、滞留噪声以及擦写噪声等缺陷，这些缺陷会降低数据传输的可靠性，而为了保证数据的可靠性，将纠错码(ECC)应用于高密度Flash存储是未来发展的趋势。LDPC因具有纠错能力强、收敛速度快、译码方式简单等优点，所以，将LDPC应用于高密度Flash是一个值得研究的热点。Sun等人针对这种单元内非对称的比特错误概率，提出了一种利用单元间比特信息传递的译码方法，提高了MLC Flash的译码性能。Aslam等人则从处理数据滞留噪声方面提出了相关译码方法，在收敛性和纠错性能上有不错的提升。尽管如此，由于为了满足高密度Flash存储低成本和低时延的要求，如何实现在低迭代次数取得优良译码性能的译码算法依然是值得深入研究的问题。
由于NAND-Flash要求纠错码必须具有高码率、高性能、低成本和低时延的特点，而传统的LDPC译码算法是没有针对信道的特点的，所以，将LDPC码应用在NAND-Flash信道上会存在译码性能和收敛性不足的问题。
发明内容
为了解决现有技术的缺陷，提供一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法，能够充分利用NAND-Flash存储介质的特点，使消息更新顺序更加合理，优化了计算资源的分配，同时尽量避免了不准确信息的向外传递，提高了译码性能。
针对上述技术问题，本专利是这样加以解决的：
一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法，包括如下步骤：
S11.NAND-Flash各个状态之间存在重叠区域，将电压位于该重叠区域的变量节点划分到变量节点集合N1中，并且该集合不能向外传递信息；
S12.依次从集合N1中取出变量节点，对每个取出的变量节点进行更新并判断其信息是否恢复，对未恢复的变量节点进行标记；
S13.判定集合N1中是否存在信息还没有恢复的变量节点，若是，则返回步骤12；若否，则跳出集合N1，对所有变量节点进行更新。
电压位于在NAND-Flash各个状态之间重叠区域的变量节点的集合为低信息量，不稳定的集合，而本专利不仅禁止低信息量，不稳定的集合向外传递不准确的信息，还可以方便地把全部的更新资源集中在恢复这些低信息量的变量节点中，通过集合外稳定的变量节点来传递信息进行更新，加快了收敛速度，提高了译码性能。
进一步地，所述判断变量节点的信息是否恢复的方法如下：
如果一个变量节点的LLR值更新前后符号相反，则判定该变量节点的信息还没有恢复，处于不稳定的振荡状态，不能向其它校验节点传递信息；如果一个变量节点的LLR值更新前后符号相同，则判定这个变量节点的信息已经恢复了，可以向其它校验节点传递信息；
所述判断变量节点集合中所有变量节点的信息是否恢复的方法如下：
如果一个变量节点集合中信息没有恢复的变量节点的个数等于0，则判定这个变量节点集合所有的变量节点的信息均已恢复，处于稳定状态，可以向外传递信息；如果一个变量节点集合中信息没有恢复的变量节点的个数大于0，则判定这个变量节点集合中仍存在信息还没有恢复的变量节点，不可以向外传递信息。
进一步地，对变量节点进行更新之前，还包括下面的步骤：
假设该变量节点为vi，对所有校验节点ca∈N(vi)更新消息其中N(vi)表示与变量节点vi相连的所有校验节点的集合，表示校验节点ca传递给变量节点vi的信息。
的值根据式子(1-1)来计算：
其中，为变量节点v'传递给校验节点ca的信息，N(ca)\vi为除变量节点vi外的所有与校验节点ca相连的变量节点的集合。
进一步地，在步骤S12后，对每个从集合N1中取出的变量节点采取下面的步骤：
假设取出的变量节点为vi，对所有校验节点ca∈N(vi)，更新消息其中N(vi)表示与变量节点vi相连的所有校验节点的集合，表示变量节点vi传递给校验节点ca的信息。
的值根据式子(1-2)表示：
其中，L(vi)为信道初始信息，为校验节点c'传递给变量节点vi的信息，N(vi)\ca为除校验节点ca外的所有与变量节点vi相连的校验节点的集合。
进一步地，在步骤S13中若跳出集合N1，取出所有变量节点进行更新，其后还包括如下步骤：
假设取出的变量节点为vi，对所有校验节点ca∈N(vi)，更新消息其中N(vi)表示与变量节点vi相连的所有校验节点的集合，表示变量节点vi传递给校验节点ca的信息。
根据式子(1-2)表示：
其中，L(vi)为信道初始信息，为校验节点c'传递给变量节点vi的信息，N(vi)\ca为除校验节点ca外的所有与变量节点vi相连的校验节点的集合。
与现有技术相比，本专利具有的有益效果：本专利充分利用了NAND-Flash信道的信道特点，因为NAND-Flash信道中各个状态之间的量化区间，也就是重叠区域，所提供的信息量明显偏低，所以本专利提供了一种判断变量节点和变量节点集合中所有变量节点的信息是否恢复的方法，优先把计算资源分配给这些落在重叠区域的变量节点，通过在其他区域的变量节点的信息传递来更新这些节点，并根据信息量是否恢复的标准来决定更新的范围，使消息更新顺序更为合理，优化了计算资源的分配，同时尽量避免了不准确信息的向外传递，加快了收敛速度，提高了译码性能。
附图说明
图1：MLC Flash的信道模型图
图2：本专利的低信息量节点的信息恢复流程图；
图3(a)至图3(d)：本专利的一种实施方式的示意图；
图4：0.9-(3780,3402)LDPC码的纠错性能对比；
图5：0.92-(8000,7360)LDPC码的纠错性能对比。
具体实施方式
下面结合附图和实施例对本专利做进一步详细说明。
实施例：
QMR-BP(QMR,即QuickMessage Recover)表示本专利方法的简称。
所述判断变量节点的信息是否恢复的方法如下：
如果一个变量节点的LLR值更新前后符号相反，则判定该变量节点的信息还没有恢复，处于不稳定的振荡状态，不能向其它校验节点传递信息；如果一个变量节点的LLR值更新前后符号相同，则判定这个变量节点的信息已经恢复了，可以向其它校验节点传递信息；
所述判断变量节点集合中所有变量节点的信息是否恢复的方法如下：
如果一个变量节点集合中信息没有恢复的变量节点的个数等于0，则判定这个变量节点集合所有的变量节点的信息均已恢复，处于稳定状态，可以向外传递信息；如果一个变量节点集合中信息没有恢复的变量节点的个数大于0，则判定这个变量节点集合中仍存在信息还没有恢复的变量节点，不可以向外传递信息。
如图1所示的MLC Flash信道模型图，信道采用非均匀电平来读取各个Flash单元中的电压，并通过式子(1-3)和(1-4)来获取LDPC译码所需要的软信息，其中和分别表示各个状态下的概率密度函数，用式子(1-5)，(1-6)，(1-7)和(1-8)表示，
其中，Vmin，V2，V3和Vmax代表MLC Flash中数据的四个状态(11，10，00，01)的标准电压值，ΔVpp为MLC Flash在充电时的每次充电量。在MLC Flash存储的数据会受到各种噪声的影响， 和为MLC Flash信道模型中各个状态下的合成噪声的均值，和为MLC Flash信道模型中各个状态下的合成噪声的标准差，erf为高斯误差函数：
Lmsb为一个MLC Flash单元中高位bit的软信息，Llsb为一个MLC Flash单元中低位bit的软信息。其中11，10，00，01为MLC Flash中的四个状态，和为6个非均匀电平，E1，E2，E3为非均匀电平分隔开的各个状态之间的量化区域，也就是本专利所说的重叠区域，本专利QMR-BP算法中需要优先进行信息恢复的变量节点就是电压位于E1，E2，E3区域中的变量节点。
如图2所示的QMR-BP算法低信息量节点的信息恢复流程图，包括如下步骤：
S11.根据各个变量节点的电压所在区域进行分类，将电压位于NAND-Flash各个状态之间重叠区域的变量节点划分到变量节点集合N1中；
S12.依次从集合N1中取出变量节点，对每个取出的变量节点进行更新并判断其信息是否恢复，对未恢复的变量节点进行标记；
S13.判定集合N1中是否存在信息还没有恢复的变量节点，若是，则返回步骤S12；若否，则跳出集合N1，对所有变量节点进行更新。
本专利QMR-BP算法包括如下步骤：
S21.从NAND-Flash中取出数据，根据各个变量节点的电压所在区域进行分类，将电压位于NAND-Flash各个状态之间重叠区域的变量节点，划分到一个标明为低信息量的变量节点集合N1中，假设实心黑点(以后简称黑点)即v0和v1为N1中的变量节点，空心白点(以后简称白点)即v2,v3和v4为其他节点。
S22.依次从集合N1中取出变量节点，假设先从N1中取出来的变量节点是v0，如图3(a)所示，更新所有与v0相邻的校验节点ca∈N(v0)到变量节点v0的C2V的边消息，即对所有ca∈N(v0)更新消息其中N(v0)表示与变量节点v0相连的所有校验节点的集合，表示校验节点ca传递给变量节点v0的信息。。
S23.更新变量节点v0，并判断v0是否已经恢复了信息，若v0未恢复信息，则进行标记。
S24.如图3(b)所示，更新v0到所有与v0相邻的校验节点ca∈N(v0)的V2C的边信息，即对所有校验节点ca∈N(v0)，更新消息其中N(v0)表示与变量节点v0相连的所有校验节点的集合，表示变量节点v0传递给校验节点ca的信息，返回步骤S22，使N1中的v1进行与v0同样的方法步骤，再进入下一步；
S25.统计集合N1中仍未恢复信息的变量节点的个数，如果个数不等于0，则返回步骤S22；
S26.跳出集合N1的范围，依次从包括集合N1在内所有的变量节点中取出变量节点，假设取出来的变量节点是v2，如图3(c)所示，更新所有与v2相邻的校验节点ca∈N(v2)到变量节点v2的C2V的边消息，即对所有校验节点ca∈N(v2)更新消息其中N(v2)表示与变量节点v2相连的所有校验节点的集合，表示校验节点ca传递给变量节点v2的信息。
S27.更新v2，并且如图3(d)所示，更新v2到所有与v2相邻的校验节点ca∈N(v2)的V2C的边信息，即对所有校验节点ca∈N(v2)，更新消息其中N(v2)表示与变量节点v2相连的所有校验节点的集合，表示变量节点v2传递给校验节点ca的信息，返回步骤S26，使v3和v4进行与v2同样的方法步骤。
的值根据式子(1-1)来计算：
其中，为变量节点v'传递给校验节点ca的信息，N(ca)\vi为除变量节点vi外的所有与校验节点ca相连的变量节点的集合。
根据式子(1-2)表示：
其中，L(vi)为信道初始信息，为校验节点c'传递给变量节点vi的信息，N(vi)\ca为除校验节点ca外的所有与变量节点vi相连的校验节点的集合。
综上，本专利基于punctured LDPC码的译码思想，把电压位于NAND-Flash各个状态之间的重叠区域的变量节点，划分到一个标明为低信息量的变量节点集合中进行优先更新，然后采用一种判断变量节点和变量节点集合中所有变量节点的信息是否恢复的方法，让这些在低信息量变量节点集合中的变量节点达到信息恢复的标准之后，再去传递信息更新其他的变量节点，因此，本专利可以快速地恢复低信息量的变量节点的信息，避免这些变量节点向外传递不可靠的信息，合理地分配更新资源。
为了比较本发明提出算法的性能，本实施例需要进行计算机仿真。具体是，采用随机产生LDPC码在MLC Flash信道模型上传输，并利用包含本算法在内的多种不同的译码算法进行译码，假设最大迭代次数为5，最大错误帧数为100帧，PE表示擦写次数，在12000-17000之间。
图4显示了(3780,3402)二进制LDPC码在MLC Flash信道上采用各种不同的译码算法后的纠错性能对比图。从图中可以看出，QMR算法的纠错性能在各个擦写次数下都比其他算法的性能要好。刚开始的时候，也就是擦写次数为17000的时候，QMR-BP算法的性能相比于VSBP算法差别不大，相比于LLRBP算法有较大的提升。但随着擦写次数的下降，QMR-BP算法与VSBP算法的纠错性能有了明显的差异。在擦写次数为12000的时候，QMR-BP算法的误帧率比VSBP算法差不多降低了一倍。
图5显示了(8000,7360)二进制LDPC码在MLC Flash信道上采用各种不同的译码算法后的纠错性能对比图。随着码字的增长，QMR-BP算法纠错性能的优越性更加明显。同样地，在擦写次数为17000左右的时候，三种算法的纠错性能相差并不大，但随着擦写次数的降低，QMR-BP算法和VSBP算法的纠错性能都比LLRBP算法有明显的优越性。而QMR-BP算法和VSBP算法相比较，在擦写次数为17000的时候，QMR-BP算法的误帧率比VSBP算法降低了将近一倍，而在擦写次数为12000的时候，QMR-BP算法的误帧率比VSBP算法降低了将近四倍。

Claims (5)

1.一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法，其特征在于，包括如下步骤：
S11.NAND-Flash各个状态之间存在重叠区域，将电压位于该重叠区域内的变量节点划分到变量节点集合N1中，并且该集合不能向外传递信息；
S12.依次从集合N1中取出变量节点，并对每个取出的变量节点进行更新并判断其信息是否恢复，对未恢复的变量节点进行标记；
S13.判定集合N1中是否还存在信息没有恢复的变量节点，若是，则返回步骤12；若否，则跳出集合N1，对所有的变量节点进行更新。
2.根据权利要求1所述的一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法，其特征在于，所述判断变量节点的信息是否恢复的方法如下：
如果一个变量节点的LLR值更新前后符号相反，则判定该变量节点的信息还没有恢复，处于不稳定的振荡状态，不能向其它校验节点传递信息；如果一个变量节点的LLR值更新前后符号相同，则判定这个变量节点的信息已经恢复了，可以向其它校验节点传递信息；
所述判断变量节点集合中所有变量节点的信息是否恢复的方法如下：
如果一个变量节点集合中信息没有恢复的变量节点的个数等于0，则判定这个变量节点集合所有的变量节点的信息均已恢复，处于稳定状态，可以向外传递信息；如果一个变量节点集合中信息没有恢复的变量节点的个数大于0，则判定这个变量节点集合中仍存在信息还没有恢复的变量节点，不可以向外传递信息。
3.根据权利要求1或2所述的一种针对NAND-Flash存储介质的基于快速信息恢复的LDPC码译码方法，其特征在于，对变量节点进行更新之前，还包括下面的步骤：
假设该变量节点为vi，对所有校验节点ca∈N(vi)更新消息其中N(vi)表示与变量节点vi相连的所有校验节点的集合，表示校验节点ca传递给变量节点vi的信息。
4.根据权利要求1或2所述的一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法，其特征在于，在步骤S12后，对每个从集合N1中取出的变量节点采取下面的步骤：
假设取出的变量节点为vi，对所有校验节点ca∈N(vi)，更新消息其中N(vi)表示与变量节点vi相连的所有校验节点的集合，表示变量节点vi传递给校验节点ca的信息。
5.根据权利要求1或2所述的一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法，其特征在于，在步骤S13中若跳出集合N1，取出所有变量节点进行更新，其后还包括如下步骤：
假设取出的变量节点为vi，对所有校验节点ca∈N(vi)，更新消息其中N(vi)表示与变量节点vi相连的所有校验节点的集合，表示变量节点vi传递给校验节点ca的信息。
CN201710165759.9A 2017-03-20 2017-03-20 一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法 Active CN106992026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710165759.9A CN106992026B (zh) 2017-03-20 2017-03-20 一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710165759.9A CN106992026B (zh) 2017-03-20 2017-03-20 一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法

Publications (2)

Publication Number Publication Date
CN106992026A true CN106992026A (zh) 2017-07-28
CN106992026B CN106992026B (zh) 2020-12-01

Family

ID=59412238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710165759.9A Active CN106992026B (zh) 2017-03-20 2017-03-20 一种针对NAND-Flash存储介质的LDPC码快速信息恢复的译码方法

Country Status (1)

Country Link
CN (1) CN106992026B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108683423A (zh) * 2018-05-16 2018-10-19 广东工业大学 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置
CN108809330A (zh) * 2018-05-07 2018-11-13 中山大学 一种针对NAND-Flash存储介质的LDPC码译码方法
CN109936374A (zh) * 2019-04-10 2019-06-25 广东工业大学 一种基于原模图外信息转移的纠错性能评估方法
CN110086568A (zh) * 2019-04-02 2019-08-02 中山大学 基于消息更新范围可变的动态选择策略的ldpc码译码方法
CN110098895A (zh) * 2019-04-11 2019-08-06 中山大学 针对MLC型NAND-Flash的基于变量节点动态分块更新的LDPC码译码方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103186352A (zh) * 2011-12-30 2013-07-03 三星电子株式会社 从存储设备读取数据的方法、纠错设备和存储系统
US8984365B1 (en) * 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for reduced memory storage in LDPC decoding
CN104639178A (zh) * 2015-03-06 2015-05-20 中山大学 一种基于ldpc码的动态列更新译码方法
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
US20160274971A1 (en) * 2015-03-20 2016-09-22 SK Hynix Inc. Ldpc decoder, semiconductor memory system and operating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103186352A (zh) * 2011-12-30 2013-07-03 三星电子株式会社 从存储设备读取数据的方法、纠错设备和存储系统
US8984365B1 (en) * 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for reduced memory storage in LDPC decoding
CN104639178A (zh) * 2015-03-06 2015-05-20 中山大学 一种基于ldpc码的动态列更新译码方法
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
US20160274971A1 (en) * 2015-03-20 2016-09-22 SK Hynix Inc. Ldpc decoder, semiconductor memory system and operating method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809330A (zh) * 2018-05-07 2018-11-13 中山大学 一种针对NAND-Flash存储介质的LDPC码译码方法
CN108809330B (zh) * 2018-05-07 2020-09-22 中山大学 一种针对NAND-Flash存储介质的LDPC码译码方法
CN108683423A (zh) * 2018-05-16 2018-10-19 广东工业大学 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置
CN108683423B (zh) * 2018-05-16 2022-04-19 广东工业大学 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置
CN110086568A (zh) * 2019-04-02 2019-08-02 中山大学 基于消息更新范围可变的动态选择策略的ldpc码译码方法
CN110086568B (zh) * 2019-04-02 2020-09-22 中山大学 基于消息更新范围可变的动态选择策略的ldpc码译码方法
CN109936374A (zh) * 2019-04-10 2019-06-25 广东工业大学 一种基于原模图外信息转移的纠错性能评估方法
CN109936374B (zh) * 2019-04-10 2020-09-11 广东工业大学 一种基于原模图外信息转移的纠错性能评估方法
CN110098895A (zh) * 2019-04-11 2019-08-06 中山大学 针对MLC型NAND-Flash的基于变量节点动态分块更新的LDPC码译码方法
CN110098895B (zh) * 2019-04-11 2020-10-23 中山大学 基于变量节点动态分块更新的ldpc码译码方法

Also Published As

Publication number Publication date
CN106992026B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN106992026A (zh) 一种针对NAND‑Flash存储介质的LDPC码快速信息恢复的译码方法
US8291279B2 (en) Memory-efficient LDPC decoder and method
US8806307B2 (en) Interruption criteria for block decoding
AU2017326021A1 (en) Method and apparatus for encoding data using a polar code
US20090319860A1 (en) Overcoming ldpc trapping sets by decoder reset
CN107689801B (zh) Ldpc码admm迭代译码的早停止方法
CN109495115B (zh) 一种基于fpga的ldpc译码器及译码方法
CN103259545A (zh) 基于振荡的准循环低密度奇偶校验码置信传播译码方法
WO2020077596A1 (zh) Ldpc码的译码方法和装置
CN104218955A (zh) 基于比特翻转的ldpc码局部搜索译码方法
CN105227191B (zh) 基于修正最小和算法的准循环ldpc码译码方法
Shen et al. Low-latency software successive cancellation list polar decoder using stage-located copy
CN106254030A (zh) 无速率Spinal码的双向编译码方法
CN108809330B (zh) 一种针对NAND-Flash存储介质的LDPC码译码方法
US10673461B2 (en) Hybrid scheduling and latch-based pipelines for low-density parity-check decoding
CN103607208A (zh) 基于归一化修正因子序列的ldpc最小和译码方法
CN103152057A (zh) 一种基于双归一化修正因子的ldpc译码器及译码方法
CN103475378B (zh) 一种适用于光通信的高吞吐率ldpc译码器
CN106169935A (zh) 以可靠度为导向的低密度奇偶校验码信度传播译码方法
CN104184480A (zh) 一种降低复杂度的ldpc改进译码方法
CN114584153A (zh) 一种极化码的比特翻转译码方法及装置
CN105306198B (zh) 一种量子密钥分发随机型低密度奇偶校验码并行译码方法
CN101958718A (zh) 用于ldpc码的改进型半并行译码器和译码方法
Zhou et al. A non-greedy puncturing method for rate-compatible LDPC codes
CN102148619B (zh) 一种应用于ldpc码的自适应线性规划译码算法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant