CN106991027B - 基于serdes协议验证的检查器、功能验证系统及方法 - Google Patents

基于serdes协议验证的检查器、功能验证系统及方法 Download PDF

Info

Publication number
CN106991027B
CN106991027B CN201710217905.8A CN201710217905A CN106991027B CN 106991027 B CN106991027 B CN 106991027B CN 201710217905 A CN201710217905 A CN 201710217905A CN 106991027 B CN106991027 B CN 106991027B
Authority
CN
China
Prior art keywords
data
module
decoding
verification
stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710217905.8A
Other languages
English (en)
Other versions
CN106991027A (zh
Inventor
王鹏
高鹏
吴涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technology Research Center
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Information Technology Research Center
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technology Research Center, Shanghai Advanced Research Institute of CAS filed Critical Shanghai Information Technology Research Center
Priority to CN201710217905.8A priority Critical patent/CN106991027B/zh
Publication of CN106991027A publication Critical patent/CN106991027A/zh
Application granted granted Critical
Publication of CN106991027B publication Critical patent/CN106991027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种基于SERDES协议验证的检查器、功能验证系统及方法，包括：被测设计模块；发送指令的指令收发模块；对编码的被测数据流进行解码的解码模块；存储非编码数据的存储模块；以及读取非编码数据并进行功能验证的检验模块。接收被测数据流，若为编码数据则进行解码处理得到非编码数据，同时输出码流中所含的控制字信息，若为非编码数据则直接接收；存储非编码数据；读取非编码数据，并根据外部指令对非编码数据进行功能验证。本发明可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。

Description

基于SERDES协议验证的检查器、功能验证系统及方法
技术领域
本发明涉及集成电路功能验证领域，特别是涉及一种基于SERDES协议验证的检查器、功能验证系统及方法。
背景技术
集成电路设计的规模和复杂度不断增加，在产业大发展的背景下，验证部分重要性日益凸显，要求也越来越高。IC设计周期大部分放在了功能验证上，保证验证高覆盖率的同时减少验证时间，已经成为IC设计的瓶颈。目前基于SerDes(SERializer/DESerializer，串行解串通信)技术，业界推出了多种高速串行接口标准：如PCIe、SATA、HDMI、USB3.0、RapidIO，XAUI和MIPI等。而对这些协议接口模块进行功能验证的过程中，为确保理想信号和抖动信号的情况下芯片都能正确实现其功能，对验证的要求也更加严格。因此设计一种可行的验证方案，对所涉及的功能点做到全方位测试，提高验证效率是很有必要的。
目前现有验证技术中，大多通过理解所设计模块的标准协议，生成专用的测试激励来寻找设计缺陷。这方式对于工程师提出了较高要求，同时不可避免会造成人力成本的浪费。此外，这种验证方式还包括以下缺陷：
一、验证过程中需要结合暴露出的问题，依据现象间接排查各模块功能点，使得测试具有局限性，增加了验证的难度；或者针对不同协议或数据类型及数据位宽来设计不同验证检查模块进行验证，显著提高了验证工作量及复杂度。
二、对编解码前后数据格式不一致的连续模块进行验证，由于数据格式不匹配，需要根据不同编解码方式设计不同验证检查模块，验证效率显著降低。
三、对不同功能模块的测试中，采用不同的验证检查模块，无法实现数据存储单元共享，比如对指定数据或重复数据的统计，统计结果需要重复占用专用的存储模块，会造成资源额外消耗，特别是在FPGA板级的功能验证中，验证时间和面积消耗会大幅提高。
基于以上情况，为了避免资源浪费，提出一种高效通用的SERDES功能验证系统已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SERDES协议验证的检查器、功能验证系统及方法，用于解决现有技术中高速Serdes验证工作量大、复杂度高、效率低、验证时间长、占用面积大和浪费资源等问题。
为实现上述目的及其他相关目的，本发明提供一种基于SERDES协议验证的检查器，所述检查器至少包括：
解码模块，存储模块及检验模块；
所述解码模块接收被测数据流，用于对编码的被测数据流进行解码，同时输出码流的控制字信息；
所述存储模块连接于所述解码模块的输出端，用于存储所述解码模块输出的非编码数据；
所述检验模块连接于所述存储模块的输出端，用于从所述存储模块中读取非编码数据并进行功能验证。
优选地，所述解码模块包括4B/5B编解码单元，8B/10B编解码单元，64B/66B编解码单元，64B/67B编解码单元中的一种或几种的组合。
优选地，所述检验模块包括码流检查单元、统计单元、指定数据读取单元及控制字检查单元；
所述码流检查单元连接于所述存储模块的输出端，用于对随机码流或数据包的非编码数据进行码流匹配检查，并记录错误个数；
所述统计单元连接于所述存储模块的输出端，用于对指定数据、重复数据和丢拍数据进行统计；
所述指定数据读取单元连接于所述存储模块的输出端，用于对指定位置序列或特定位置数据包进行读取；
所述控制字检查单元连接于所述存储模块的输出端，用于对控制字进行检查。
为实现上述目的及其他相关目的，本发明还提供一种基于SERDES协议的功能验证系统，所述功能验证系统至少包括：
被测设计模块，指令收发模块及上述检查器；
所述检查器连接于所述被测设计模块输出端，用于对所述被测设计模块进行功能验证；
所述指令收发模块与所述检查器中的各模块双向连接，用于向所述检查器发送外部指令，同时接收并发送所述检查器输出的验证结果。
优选地，所述被测设计模块为单个子功能单元或多个连续的子功能单元。
优选地，所述指令收发模块为支持SPI或I2C总线协议的寄存器。
为实现上述目的及其他相关目的，本发明还提供一种基于SERDES协议的功能验证方法，所述基于SERDES协议的功能验证方法至少包括：
步骤S1：接收被测数据流，若所述被测数据流为编码数据则对所述被测数据流进行解码处理得到非编码数据，解码的同时输出码流中所含的控制字信息，若所述被测数据流为非编码数据则直接接收；
步骤S2：存储非编码数据；
步骤S3：读取非编码数据，并根据外部指令对非编码数据进行功能验证。
优选地，所述被测数据流包括标准数据流或自定义数据流；其中，所述标准数据流包括PRBS7随机码流，PRBS9随机码流，PRBS15随机码流，PRBS23随机码流，PRBS31随机码流或符合802.3协议的以太网数据包。
更优选地，根据外部指令进行配置，通过设定数据类型，设置数据结构及位宽，实现对自定义码流序列或自定义数据包结构的功能验证。
优选地，对被测数据流进行解码进一步包括：基于外部指令根据所述被测数据流的编码方式选择对应的解码方式，包括4B/5B编解码，8B/10B编解码，64B/66B编解码或64B/67B编解码单元。
优选地，基于SERDES协议的功能验证包括：码流检查，错误个数统计，指定数据统计，重复数据统计，丢拍数据统计，指定位置序列读取，特定位置数据包读取以及控制字检查。
更优选地，指定位置序列读取进一步包括：通过外部指令输入待搜索数据的位置信息和数据长度，当对应数据写入存储器时，该数据会直接被提取，从而实现指定位置序列的读取，其他不需要的位置序列丢弃，通过采样存储的数据进行指定位置序列的有效提取分析。
更优选地，特定位置数据包读取进一步包括：通过外部指令输入包头信息来查找要存储的对应数据包，从而触发特定位置数据包的存储写入操作，其他不需要的数据包丢弃，通过提取存储的数据进行指定数据包的读取。
如上所述，本发明的基于SERDES协议验证的检查器、功能验证系统及方法，具有以下有益效果：
本发明提供一种基于SERDES协议验证的检查器、功能验证系统及方法，其中检查器包括解码器，存储器，检验器3部分子模块，均可接收指令收发模块转发的外部指令。本发明的检查器通过接收被测设计模块输出信号进行功能验证，可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。
附图说明
图1显示为本发明的基于SERDES协议的功能验证系统的结构示意图。
图2显示为本发明的检查器的结构示意图。
图3显示为本发明的检验模块的结构示意图。
图4显示为本发明在XAUI协议验证中应用示例。
元件标号说明
1 被测设计模块
11 第一子功能单元
12 第二子功能单元
13 第三子功能单元
14 8B/10B编/解码
15 码组边界同步
16 时钟补偿
2 指令收发模块
3 检查器
31 解码模块
32 存储模块
33 检验模块
331 码流检查单元
332 统计单元
333 指定数据读取单元
334 控制字检查单元
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种基于SERDES协议的功能验证系统，所述SERDES功能验证系统至少包括：
被测设计模块1，指令收发模块2及检查器3。
如图1所示，所述被测设计模块1连接于所述检查器3的输入端。
具体地，如图1所示，所述被测设计模块1为单个子功能单元或多个连续的子功能单元。在本实施例中，所述被测设计模块1包括多个子功能单元，分别为第一子功能单元11、第二子功能单元12及第三子功能单元13，子功能单元的数量可根据具体集成电路结构做具体设定，本实施例仅示意性表示，不以本实施例为限。各子功能单元依次连接，各子功能单元的输出端分别连接至所述检查器3的输入端，所述检查器3可对各子功能单元进行功能验证，通过各子功能单元之间的关系提高验证效率；同时可对整个数据通路进行充分的功能验证。
如图1所示，所述指令收发模块2与所述检查器3双向连接，用于向所述检查器3发送外部指令，同时接收并发送所述检查器3输出的验证结果。
具体地，在本实施例中，所述指令收发模块2包括但不限于支持SPI总线协议的寄存器、支持I2C总线协议的寄存器。
如图1所示，所述检查器3连接于被测设计模块1的输出端，并与所述指令收发模块2连接，用于根据所述指令收发模块2发送的外部指令对所述被测设计模块1进行功能验证。
具体地，如图2所示，所述检查器3包括解码模块31，存储模块32及检验模块33。
更具体地，所述解码模块31连接于所述被测设计模块1的输出端，并与所述指令收发模块2双向连接。所述解码模块31可选择开启或关闭，来匹配编码/非编码状态下的所述被测数据流，简化了功能验证过程中对数据通路的验证。所述解码模块31包括但不限于4B/5B编解码单元，8B/10B编解码单元，64B/66B编解码单元及64B/67B编解码单元，在此不一一赘述，可实现多种编码的解码。所述指令收发模块2根据所述被测设计模块1输出的被测数据流的编码方式向所述解码模块31发送指令，以使所述解码器31选择相对应的解码方式对所述被测数据流进行解码，同时输出码流的控制字信息。通常情况下，在对模块输入输出数据进行验证分析时，涉及编解码模块的验证往往是通过查码表的方式进行分析比对，不特别增设配对的编解码器，而本发明中，被测数据流可经过解码模块31解码后进行下一步的分析，也可以绕过所述解码模块31直接进行验证，这样在涉及到对编码/非编码的模块功能验证时，可选择性增加对应的解码配置，使得所述检验模块33的输入信号始终为非编码数据，提高了验证的效率。
更具体地，所述存储模块32连接于所述解码模块31的输出端，用于存储所述解码模块31输出的非编码数据。所述存储模块32接收所述解码模块31输出的解码后的非编码数据，或直接接收非编码的被测数据流。所述存储模块32可选择开启或关闭，根据所述指令收发模块2发送的外部指令对输入的数据进行选择性存储，或不设存储限制、全部存储。
更具体地，所述检验模块33连接于所述存储模块32的输出端，用于从所述存储模块32中读取非编码数据并进行功能验证。所述检验模块33接收所述存储模块32中存储的数据，并根据所述外部指令选择具体功能验证方式。如图3所示，在本实施例中，所述检验模块33包括码流检查单元331、统计单元332、指定数据读取单元333及控制字检查单元334。所述码流检查单元331连接于所述存储模块32的输出端，用于对所述存储模块32中存储的非编码数据进行码流匹配检查，并记录错误个数。所述统计单元332连接于所述存储模块32的输出端，用于对指定数据、重复数据和丢拍数据进行统计。所述指定数据读取单元333连接于所述存储模块32的输出端，用于对所述存储模块32中存储的指定位置序列或特定位置数据包进行读取。所述控制字检查单元334连接于所述存储模块32的输出端，用于对控制字进行检查。
如图1～图3所示，本发明还提供一种基于SERDES协议的功能验证方法，所述基于SERDES协议的功能验证方法至少包括：
步骤S1：接收被测数据流，若所述被测数据流为编码数据则对所述被测数据流进行解码处理得到非编码数据，解码的同时输出码流中所含的控制字信息，若所述被测数据流为非编码数据则直接接收。
具体地，所述检查器3接收所述被测设计模块1输出的被测数据流，所述被测设计模块1包括单个子功能单元或多个连续的子功能单元。所述被测数据流包括但不限于PRBS7随机码流，PRBS9随机码流，PRBS15随机码流，PRBS23随机码流，PRBS31随机码流及符合802.3协议的以太网数据包，其他常见随机码流均包括在内，在此不一一列举。若所述被测数据流为编码数据，则所述指令收发模块2根据所述被测数据流的编码方式选择对应的解码方式以控制所述解码模块31对输入的编码数据进行解码，其中，编解码的方式包括但不限于4B/5B编解码，8B/10B编解码，64B/66B编解码及64B/67B编解码，在实际使用中可根据需要设置编码方式，不以本实施例为限。若所述被测数据流为非编码数据则直接进入所述存储模块32。
步骤S2：存储非编码数据。
具体地，非编码数据被储存于所述存储模块32中，所述存储模块32可根据所述外部指令进行选择性存储，将随机码流或数据包的有效数据保留、无效数据丢弃。其中，有效数据的判断依据以实际需要为准，在此不一一限定。所述存储模块32也可以直接将所有的随机码流或数据包进行存储，不设定存储限制。对随机码流中指定位置序列进行存储时，通过外部指令输入待搜索数据的位置信息和数据长度，以此确定要存储的数据，从而实现指定位置序列的存储，不需要的位置序列丢弃。对特定位置数据包进行存储时，通过外部指令输入包头信息来查找要存储的对应数据包，从而触发特定位置数据包的存储，其他不需要的数据包丢弃。
步骤S3：读取非编码数据，并根据外部指令对非编码数据进行功能验证。
具体地，所述检验模块33从所述存储模块32中读取数据并进行功能验证，包括但不限于：码流匹配检查，错误个数统计，指定数据统计，重复数据统计，丢拍数据统计，指定位置序列读取，指定数据包读取以及控制字检查。
更具体地，码流检查和错误个数统计具体包括：对所述存储模块32中存储的非编码数据(包括但不限于随机序列、数据包及随机序列或数据包的有效数据)进行码流匹配检查，并对错误个数进行统计，并输出统计结果。
更具体地，指定数据统计、重复数据统计、丢拍数据统计具体包括：对所述存储模块32中存储的非编码数据进行指定数据、重复数据或丢拍数据的统计，并输出统计结果。
更具体地，指定位置序列读取，特定位置数据包读取具体包括：对所述存储模块32中存储的指定位置序列数据或特定位置数据包数据进行提取，以实现指定数据的读取。
更具体地，控制字检查具体包括：对所述存储模块32中存储的非编码数据(包括但不限于随机序列、数据包及随机序列或数据包的有效数据)进行控制字检查，其中，根据编解码协议所述，不同的控制字携带不同的数据信息，用以实现码组边界同步，数据对齐，时钟补偿等功能，该部分可通过对控制字的检查分析确认被测模块输出数据流是否正确，进一步定位问题原因进行问题排查及后续验证。
在本实施例中，所述被测数据流还包括自定义码流或自定义数据包，若所述被测数据流为自定义码流或自定义数据包，则可根据外部指令在所述检查器3的输入端设定输入数据类型、设置输入数据结构及输入位宽等信息，在所述存储模块332的输出端还原数据类型、数据结构及位宽，以实现对自定义码流序列或自定义数据包结构的功能验证，在此不一一赘述。
如图4所示，将本发明的基于SERDES协议的功能验证系统在XAUI协议验证过程中的实现过程。XAUI协议需要对8B/10B编/解码14，码组边界同步15，时钟补偿16，通道间对齐(图中未显示)等子功能模块进行验证。在验证过程中，我们分别将各子功能模块输出端与检查器3相连，来排查各模块的设计是否符合协议要求。所述8B/10B编码子模块14的输出数据经所述检查器3内部解码后进行分析，可对重复数据，丢拍数据进行统计，以及对指定位置序列或指定数据包进行读取，有效提高了验证效率，又对数据通路进行了充分的功能验证；当所述检查器3与所述码组边界同步模块15相连时，由于解码部分可转发控制字信息至检查模块，所以可通过提取检查控制字||K||码及数据的锁定状态，得到有效解码数据，方便问题点排查；当所述检查器3接收通道间对齐模块输出数据时，同样可检测数据流中||A||码是否在同一周期输出。
本发明提供一种基于SERDES协议验证的检查器、功能验证系统及方法，其中检查器包括解码器，存储器，检验器3部分子模块，均可接收指令收发模块转发的外部指令。本发明的检查器通过接收被测设计模块输出信号进行功能验证，可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。
综上所述，本发明提供一种基于SERDES协议验证的检查器、功能验证系统及方法，包括：被测设计模块；发送指令的指令收发模块；对编码的被测数据流进行解码的解码模块；存储非编码数据的存储模块；以及读取非编码数据并进行功能验证的检验模块。接收被测数据流，若所述被测数据流为编码数据则对所述被测数据流进行解码处理得到非编码数据，解码的同时输出码流中所含的控制字信息，若所述被测数据流为非编码数据则直接接收；存储非编码数据；读取非编码数据，并根据外部指令对非编码数据进行功能验证。本发明的基于SERDES协议验证的检查器、功能验证系统及方法，可复用于任一被测设计模块的数据输出端口，支持多种码流序列或不同帧格式的数据包的验证，支持对编码/非编码功能模块的验证，提高了验证的灵活性和不同设计复用性，降低实现成本，同时提高了验证的功能覆盖率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种基于SERDES协议验证的检查器，其特征在于，所述检查器至少包括：
解码模块，存储模块及检验模块；
所述解码模块接收被测数据流，用于对编码的被测数据流进行解码，同时输出码流的控制字信息；
所述存储模块连接于所述解码模块的输出端，用于存储所述解码模块输出的非编码数据；
所述检验模块连接于所述存储模块的输出端，用于从所述存储模块中读取非编码数据并进行功能验证；
其中，所述检验模块包括码流检查单元、统计单元、指定数据读取单元及控制字检查单元；所述码流检查单元连接于所述存储模块的输出端，用于对随机码流或数据包的非编码数据进行码流匹配检查，并记录错误个数；所述统计单元连接于所述存储模块的输出端，用于对指定数据、重复数据和丢拍数据进行统计；所述指定数据读取单元连接于所述存储模块的输出端，用于对指定位置序列或特定位置数据包进行读取；所述控制字检查单元连接于所述存储模块的输出端，用于对控制字进行检查。
2.根据权利要求1所述的检查器，其特征在于：所述解码模块包括4B/5B编解码单元，8B/10B编解码单元，64B/66B编解码单元，64B/67B编解码单元中的一种或几种的组合。
3.一种基于SERDES协议的功能验证系统，其特征在于，所述功能验证系统至少包括：
被测设计模块，指令收发模块及如权利要求1～2任意一项所述的检查器；
所述检查器连接于所述被测设计模块输出端，用于对所述被测设计模块进行功能验证；
所述指令收发模块与所述检查器中的各模块双向连接，用于向所述检查器发送外部指令，同时接收并发送所述检查器输出的验证结果。
4.根据权利要求3所述的基于SERDES协议的功能验证系统，其特征在于：所述被测设计模块为单个子功能单元或多个连续的子功能单元。
5.根据权利要求3所述的基于SERDES协议的功能验证系统，其特征在于：所述指令收发模块为支持SPI或I2C总线协议的寄存器。
6.一种基于SERDES协议的功能验证方法，其特征在于，所述基于SERDES协议的功能验证方法至少包括：
步骤S1：接收被测数据流，若所述被测数据流为编码数据则对所述被测数据流进行解码处理得到非编码数据，解码的同时输出码流中所含的控制字信息，若所述被测数据流为非编码数据则直接接收；
步骤S2：存储非编码数据；
步骤S3：读取非编码数据，并根据外部指令对非编码数据进行功能验证；
其中，基于SERDES协议的功能验证包括：码流检查，错误个数统计，指定数据统计，重复数据统计，丢拍数据统计，指定位置序列读取，特定位置数据包读取以及控制字检查。
7.根据权利要求6所述的基于SERDES协议的功能验证方法，其特征在于：所述被测数据流包括标准数据流或自定义数据流；其中，所述标准数据流包括PRBS7随机码流，PRBS9随机码流，PRBS15随机码流，PRBS23随机码流，PRBS31随机码流或符合802.3协议的以太网数据包。
8.根据权利要求7所述的基于SERDES协议的功能验证方法，其特征在于：根据外部指令进行配置，通过设定数据类型，设置数据结构及位宽，实现对自定义码流序列或自定义数据包结构的功能验证。
9.根据权利要求6所述的基于SERDES协议的功能验证方法，其特征在于：对被测数据流进行解码进一步包括：基于外部指令根据所述被测数据流的编码方式选择对应的解码方式，包括4B/5B编解码，8B/10B编解码，64B/66B编解码或64B/67B编解码单元。
10.根据权利要求6所述的基于SERDES协议的功能验证方法，其特征在于：指定位置序列读取进一步包括：通过外部指令输入待搜索数据的位置信息和数据长度，当对应数据写入存储器时，该数据会直接被提取，从而实现指定位置序列的读取，其他不需要的位置序列丢弃，通过采样存储的数据进行指定位置序列的有效提取分析。
11.根据权利要求6所述的基于SERDES协议的功能验证方法，其特征在于：特定位置数据包读取进一步包括：通过外部指令输入包头信息来查找要存储的对应数据包，从而触发特定位置数据包的存储写入操作，其他不需要的数据包丢弃，通过提取存储的数据进行指定数据包的读取。
CN201710217905.8A 2017-04-05 2017-04-05 基于serdes协议验证的检查器、功能验证系统及方法 Active CN106991027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710217905.8A CN106991027B (zh) 2017-04-05 2017-04-05 基于serdes协议验证的检查器、功能验证系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710217905.8A CN106991027B (zh) 2017-04-05 2017-04-05 基于serdes协议验证的检查器、功能验证系统及方法

Publications (2)

Publication Number Publication Date
CN106991027A CN106991027A (zh) 2017-07-28
CN106991027B true CN106991027B (zh) 2020-04-28

Family

ID=59415407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710217905.8A Active CN106991027B (zh) 2017-04-05 2017-04-05 基于serdes协议验证的检查器、功能验证系统及方法

Country Status (1)

Country Link
CN (1) CN106991027B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026590B (zh) * 2019-11-08 2020-09-25 广东高云半导体科技股份有限公司 接口电路的数据验证方法及平台
CN112507641B (zh) * 2020-12-17 2022-07-05 中科芯云微电子科技有限公司 一种集成电路交替式验证方法及系统
CN116488779B (zh) * 2023-06-15 2023-09-15 无锡麟聚半导体科技有限公司 基于随机产生数据源的数据流传输验证的测试方法和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2031234A1 (en) * 1989-11-30 1991-05-31 Marco Gandini Multimedia protocol interface for 64kbit/s data flow
CN102591756A (zh) * 2012-01-12 2012-07-18 中国人民解放军国防科学技术大学 多接口协议芯片的接口协议兼容性验证方法和系统
CN105357070A (zh) * 2015-11-05 2016-02-24 天津津航计算技术研究所 一种基于fpga的arinc818总线分析与测试装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099438B2 (en) * 2002-06-14 2006-08-29 Ixia Multi-protocol, multi-interface communications device testing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2031234A1 (en) * 1989-11-30 1991-05-31 Marco Gandini Multimedia protocol interface for 64kbit/s data flow
CN102591756A (zh) * 2012-01-12 2012-07-18 中国人民解放军国防科学技术大学 多接口协议芯片的接口协议兼容性验证方法和系统
CN105357070A (zh) * 2015-11-05 2016-02-24 天津津航计算技术研究所 一种基于fpga的arinc818总线分析与测试装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《SERDES芯片的验证与测试研究》;詹遥;《中国优秀硕士学位论文全文数据库(信息科技辑)》;20170215(第2期);全文 *
《一种SerDes的高效集成可测试性设计》;胡曙凡,田泽,邵刚;《计算机技术与发展》;20150517;第25卷(第4期);全文 *

Also Published As

Publication number Publication date
CN106991027A (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
CN111989580B (zh) 用于测试一个或多个被测器件的自动化测试设备，用于一个或多个被测器件的自动化测试的方法以及用于应对命令差错的计算机程序
US7580807B2 (en) Test protocol manager for massive multi-site test
CN106991027B (zh) 基于serdes协议验证的检查器、功能验证系统及方法
KR101714630B1 (ko) 컴퓨터 메모리 테스트 구조
JP4580163B2 (ja) 外部で生成したシグネチャを用いて回路を試験するためのシステム及び方法
US7325168B2 (en) Trace data source identification within a trace data stream
US7710969B2 (en) Rapid I/O traffic system
CN112394281B (zh) 测试信号并行加载转换电路和系统级芯片
KR20010070049A (ko) 저속 테스터로 동작 확인이 가능한 고속 패킷 데이터입력을 구비한 반도체 기억 장치
US20110239196A1 (en) Micro-Task Pipeline Visualization
US20110113291A1 (en) Apparatus for collecting trace information and processing trace information, and method for collecting and processing trace information
CN114338444B (zh) Tte交换机的测试方法、系统、存储介质、计算机设备
WO2024060506A1 (zh) 一种基板管理控制芯片调试方法、装置、设备及可读介质
US20130036336A1 (en) Transmitting device, transceiver system, and control method
US20120072666A1 (en) Integrated circuit comprising trace logic and method for providing trace information
US11442878B2 (en) Memory sequencer system and a method of memory sequencing using thereof
US20080195793A1 (en) Microcontroller with memory trace module
US8745455B2 (en) Providing an on-die logic analyzer (ODLA) having reduced communications
US7610532B2 (en) Serializer/de-serializer bus controller interface
CN106875978B (zh) 数据处理方法和装置
US20150278418A1 (en) Logic analyzer circuit for programmable logic device
CN115757240A (zh) 调试接口电路及芯片
US20070261031A1 (en) Apparatus and method for encoding the execution of hardware loops in digital signal processors to optimize offchip export of diagnostic data
Chen et al. A Multi-channel Data Processing SoC Verification Platform
CN114675624A (zh) 一种fpga电路故障注入方法及其ip核

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant