CN106970889A - 一种sata桥接芯片及其工作方法 - Google Patents

一种sata桥接芯片及其工作方法 Download PDF

Info

Publication number
CN106970889A
CN106970889A CN201710326401.XA CN201710326401A CN106970889A CN 106970889 A CN106970889 A CN 106970889A CN 201710326401 A CN201710326401 A CN 201710326401A CN 106970889 A CN106970889 A CN 106970889A
Authority
CN
China
Prior art keywords
modules
sata
data
module
raid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710326401.XA
Other languages
English (en)
Other versions
CN106970889B (zh
Inventor
张涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqin Beijing Technology Co ltd
Original Assignee
Shandong Qin Qin Micro Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Qin Qin Micro Electronic Technology Co Ltd filed Critical Shandong Qin Qin Micro Electronic Technology Co Ltd
Priority to CN201710326401.XA priority Critical patent/CN106970889B/zh
Publication of CN106970889A publication Critical patent/CN106970889A/zh
Application granted granted Critical
Publication of CN106970889B publication Critical patent/CN106970889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种SATA桥接芯片及其工作方法，其中该芯片包括CPU模块，所述CPU模块分别与SATA Device模块、SE模块、BUFFER模块和RAID模块相连；在写数据过程中，所述SATA Device模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。

Description

一种SATA桥接芯片及其工作方法
技术领域
本发明属于芯片领域，尤其涉及一种SATA桥接芯片及其工作方法。
背景技术
SATA(Serial Advanced Technology Attachment，串行高级技术附件)是一种基于行业标准的串行硬件驱动器接口，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范。市场现有的SATA桥接芯片不能对读写的数据进行加密和解密，安全性比较差；或者RAID模式单一，不能根据用户实际应用需求来选择合适的RAID模式。
发明内容
为了解决现有技术的不足，本发明提供了一种SATA桥接芯片，该芯片能够根据用户实际需求来选择相应的RAID模式，还能够对读写的数据进行加密和解密，提高芯片的数据传输过程中的安全性。
本发明的一种SATA桥接芯片，包括CPU模块，所述CPU模块分别与SATA Device模块、SE模块、BUFFER模块和RAID模块相连；
在写数据过程中，所述SATA Device模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；
在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。
进一步的，所述CPU模块还和SPI接口模块相连。
进一步的，所述SPI接口模块还与SPI Flash模块相连。其中，SPI接口模块用于读写SPI Flash模块中的固件数据。
进一步的，所述RAID模块分别与SATA Host0模块和SATA Host1模块相连，所述SATA Host0模块和SATA Host1模块分别存储有RAID0算法和RAID1算法。这样能够提供RAID0和RAID1两种模式供用户选择。
进一步的，所述SATA Device模块通过SATA总线与PC/SERVER相连。
进一步的，所述SATA Host0模块和SATA Host1模块分别与一个移动存储设备相连。
本发明还提供了一种SATA桥接芯片的工作方法。
本发明的SATA桥接芯片的工作方法，包括写数据和读数据两个过程；
在写数据过程中，SATA Device模块将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，SE模块将加密后的数据传送至BUFFER模块进行缓存；CPU模块将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；
在读数据过程中，CPU模块将接收到RAID模式选择传送至RAID模块，RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。
进一步的，该方法还包括：
在写数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则0和1数据分别通过SATA Host0模块和SATA Host1模块储存在单序硬盘和偶序硬盘中；
若CPU模块将接收到RAID模式为RAID1模式，则相同的数据通过SATA Host0模块和SATA Host1模块分别写到在单序硬盘和偶序硬盘中。
进一步的，该方法还包括：
在读数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则依次通过SATAHost0模块和SATA Host1模块从单序硬盘和偶序硬盘中读取数据；
若CPU模块将接收到RAID模式为RAID1模式，则SATA Host0模块或SATA Host1模块从相应硬盘中读取数据。
进一步的，在读数据过程中，若与SATA Host0模块和SATA Host1模块相连的其中一硬盘崩溃，则从另一硬盘中读取数据。
与现有技术相比，本发明的有益效果是：
(1)本发明的SATA桥接芯片设置有SE模块，利用SE模块对从桥接设备读取的数据进行加密以及从移动存储设备中读取的加密数据进行解密，实现了对数据进行加解密的功能，保证了数据传输过程中的安全性；
(2)本发明的SATA桥接芯片还具有多种RAID模式选择，各个模块可以通过CPU模块来配置不用参数实现不同功能的选择，提高了SATA桥接芯片的普适性以及用户的体验性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1是本发明的一种SATA桥接芯片结构示意图。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
术语解释部分：
CPU模块：其用于进行执行固件编程指令，对整体读写加解密功能进行调度，可以采用8051或者ARM等CPU实现。
SATA Device模块：包含SATA PHY高速模拟电路和SATA device控制器电路，用于同主机端进行数据的高速数据传输。其中，SATA PHY高速模拟电路和SATA device控制器电路均采用第三方知识产权(IP)电路，此处将不再累述。
SE模块：Security Engine电路，可对数据进行加解密操作，电路支持AES、SM1、SM4等对称数据加解密算法。其中，Security Engine电路包括若干个加解密芯片，每个加解密芯片均与一双向数据选择器相连。
BUFFER模块：其用于缓存数据，可采用寄存器予以实现；
RAID模块：对数据进行RAID管理电路，支持RAID0和RAID1两种模式。当为RAID0模式时，将数据进行奇偶划分，分别发给SATA Host0模块和SATA Host1模块。当为RAID1模式时，将数据同时发给SATA Host0模块和SATA Host1模块。
其中，RAID模块包括奇偶计数器和数据选择器，所述偶计数器和数据选择器相连，奇偶计数器和数据选择器分别与SATA Host0模块和SATA Host1模块相连。
SPI接口：SPI(Serial Peripheral Interface--串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。外围设备包括FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。
SATA Host0模块：包含SATA PHY高速模拟电路和SATA host控制器电路，用于同下游SATA设备进行数据的高速数据传输。
SATA Host1模块：同SATA Host0模块。
SPI Flash模块：其中，SPI：serial peripheral interface串行外围设备接口，是一种常见的时钟同步串行通信接口。外置Flash按接口分有总线Flash和SPI Flash。
图1是本发明的一种SATA桥接芯片结构示意图。
如图1所示，本发明的一种SATA桥接芯片，包括CPU模块，所述CPU模块分别与SATADevice模块、SE模块、BUFFER模块和RAID模块相连；
在写数据过程中，所述SATA Device模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；
在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。
其中，CPU模块还和SPI接口模块相连。
SPI接口模块还与SPI Flash模块相连。其中，SPI接口模块用于读写SPI Flash模块中的固件数据。
具体地，RAID模块分别与SATA Host0模块和SATA Host1模块相连，所述SATAHost0模块和SATA Host1模块分别存储有RAID0算法和RAID1算法。这样能够提供RAID0和RAID1两种模式供用户选择。
其中，SATA Device模块通过SATA总线与PC/SERVER相连。
SATA Host0模块和SATA Host1模块分别与一个移动存储设备相连。
本发明的SATA桥接芯片设置有SE模块，利用SE模块对从桥接设备读取的数据进行加密以及从移动存储设备中读取的加密数据进行解密，实现了对数据进行加解密的功能，保证了数据传输过程中的安全性；本发明的SATA桥接芯片还具有多种RAID模式选择，各个模块可以通过CPU模块来配置不用参数实现不同功能的选择，提高了SATA桥接芯片的普适性以及用户的体验性。
本发明还提供了一种SATA桥接芯片的工作方法，其具体过程包括写数据和读数据两个过程；
(1)在写数据过程中，SATA Device模块将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，SE模块将加密后的数据传送至BUFFER模块进行缓存；CPU模块将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；
(2)在读数据过程中，CPU模块将接收到RAID模式选择传送至RAID模块，RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。
进一步的，该方法还包括：
在写数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则0和1数据分别通过SATA Host0模块和SATA Host1模块储存在单序硬盘和偶序硬盘中；
若CPU模块将接收到RAID模式为RAID1模式，则相同的数据通过SATA Host0模块和SATA Host1模块分别写到在单序硬盘和偶序硬盘中。
进一步的，该方法还包括：
在读数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则依次通过SATAHost0模块和SATA Host1模块从单序硬盘和偶序硬盘中读取数据；
若CPU模块将接收到RAID模式为RAID1模式，则SATA Host0模块或SATA Host1模块从相应硬盘中读取数据。
进一步的，在读数据过程中，若与SATA Host0模块和SATA Host1模块相连的其中一硬盘崩溃，则从另一硬盘中读取数据。
本发明的SATA桥接芯片设置有SE模块，利用SE模块对从桥接设备读取的数据进行加密以及从移动存储设备中读取的加密数据进行解密，实现了对数据进行加解密的功能，保证了数据传输过程中的安全性；本发明的SATA桥接芯片还具有多种RAID模式选择，各个模块可以通过CPU模块来配置不用参数实现不同功能的选择，提高了SATA桥接芯片的普适性以及用户的体验性。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种SATA桥接芯片，其特征在于，包括CPU模块，所述CPU模块分别与SATA Device模块、SE模块、BUFFER模块和RAID模块相连；
在写数据过程中，所述SATA Device模块用于将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，所述SE模块还用于将加密后的数据传送至BUFFER模块进行缓存；所述CPU模块用于将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；
在读数据过程中，CPU模块用于将接收到RAID模式选择传送至RAID模块，所述RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。
2.如权利要求1所述的一种SATA桥接芯片，其特征在于，所述CPU模块还和SPI接口模块相连。
3.如权利要求2所述的一种SATA桥接芯片，其特征在于，所述SPI接口模块还与SPIFlash模块相连。
4.如权利要求1所述的一种SATA桥接芯片，其特征在于，所述RAID模块分别与SATAHost0模块和SATA Host1模块相连，所述SATA Host0模块和SATA Host1模块分别存储有RAID0算法和RAID1算法。
5.如权利要求1所述的一种SATA桥接芯片，其特征在于，所述SATA Device模块通过SATA总线与PC/SERVER相连。
6.如权利要求4所述的一种SATA桥接芯片，其特征在于，所述SATA Host0模块和SATAHost1模块分别与一个移动存储设备相连。
7.一种如权利要求1-6任一项所述的SATA桥接芯片的工作方法，其特征在于，包括写数据和读数据两个过程；
在写数据过程中，SATA Device模块将接收到的数据进行解析，并将解析后的数据传送至SE模块进行加密，SE模块将加密后的数据传送至BUFFER模块进行缓存；CPU模块将接收到RAID模式选择传送至RAID模块，再RAID模块中根据相应模式来调取BUFFER模块中缓存的数据进行相应存储；
在读数据过程中，CPU模块将接收到RAID模式选择传送至RAID模块，RAID模块用于根据相应模式来读取相应主盘中的数据并传送至BUFFER模块进行缓存，然后再经SE模块进行解密，解密的数据通过SATA Device模块被发送到桥接设备中。
8.如权利要求7所述的SATA桥接芯片的工作方法，其特征在于，该方法还包括：
在写数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则0和1数据分别通过SATA Host0模块和SATA Host1模块储存在单序硬盘和偶序硬盘中；
若CPU模块将接收到RAID模式为RAID1模式，则相同的数据通过SATA Host0模块和SATAHost1模块分别写到在单序硬盘和偶序硬盘中。
9.如权利要求7所述的SATA桥接芯片的工作方法，其特征在于，该方法还包括：
在读数据过程中，若CPU模块将接收到RAID模式为RAID0模式，则依次通过SATA Host0模块和SATA Host1模块从单序硬盘和偶序硬盘中读取数据；
若CPU模块将接收到RAID模式为RAID1模式，则SATA Host0模块或SATA Host1模块从相应硬盘中读取数据。
10.如权利要求9所述的SATA桥接芯片的工作方法，其特征在于，在读数据过程中，若与SATA Host0模块和SATA Host1模块相连的其中一硬盘崩溃，则从另一硬盘中读取数据。
CN201710326401.XA 2017-05-10 2017-05-10 一种sata桥接芯片及其工作方法 Active CN106970889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710326401.XA CN106970889B (zh) 2017-05-10 2017-05-10 一种sata桥接芯片及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710326401.XA CN106970889B (zh) 2017-05-10 2017-05-10 一种sata桥接芯片及其工作方法

Publications (2)

Publication Number Publication Date
CN106970889A true CN106970889A (zh) 2017-07-21
CN106970889B CN106970889B (zh) 2023-12-12

Family

ID=59331389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710326401.XA Active CN106970889B (zh) 2017-05-10 2017-05-10 一种sata桥接芯片及其工作方法

Country Status (1)

Country Link
CN (1) CN106970889B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108830097A (zh) * 2018-06-21 2018-11-16 湖南君瀚信息技术有限公司 一种sata桥加密设备
CN117687579A (zh) * 2024-02-02 2024-03-12 成都电科星拓科技有限公司 桥接芯片
CN117708028A (zh) * 2024-02-05 2024-03-15 成都电科星拓科技有限公司 Sata raid桥接芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561751A (zh) * 2009-04-30 2009-10-21 苏州国芯科技有限公司 一种usb加解密桥接芯片
CN201336145Y (zh) * 2008-12-17 2009-10-28 重庆神州龙芯科技有限公司 嵌入式级多硬盘网络存储系统
CN101650639A (zh) * 2009-09-11 2010-02-17 成都市华为赛门铁克科技有限公司 一种存储装置及计算机系统
CN104123228A (zh) * 2014-07-21 2014-10-29 曙光信息产业(北京)有限公司 一种数据存储系统及其使用方法
CN104217180A (zh) * 2014-09-07 2014-12-17 杭州华澜微科技有限公司 一种加密存储盘
CN106169041A (zh) * 2016-07-06 2016-11-30 北京天芯微鸿科技有限公司 一种基于usbkey鉴权的安全加密移动硬盘及其数据传输方法
CN106325775A (zh) * 2016-08-24 2017-01-11 北京中科开迪软件有限公司 一种数据冗余/加密的光存储硬件设备和方法
US20170124337A1 (en) * 2015-11-02 2017-05-04 Via Alliance Semiconductor Co., Ltd. Chipset and host controller with capability of disk encryption

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201336145Y (zh) * 2008-12-17 2009-10-28 重庆神州龙芯科技有限公司 嵌入式级多硬盘网络存储系统
CN101561751A (zh) * 2009-04-30 2009-10-21 苏州国芯科技有限公司 一种usb加解密桥接芯片
CN101650639A (zh) * 2009-09-11 2010-02-17 成都市华为赛门铁克科技有限公司 一种存储装置及计算机系统
CN104123228A (zh) * 2014-07-21 2014-10-29 曙光信息产业(北京)有限公司 一种数据存储系统及其使用方法
CN104217180A (zh) * 2014-09-07 2014-12-17 杭州华澜微科技有限公司 一种加密存储盘
US20170124337A1 (en) * 2015-11-02 2017-05-04 Via Alliance Semiconductor Co., Ltd. Chipset and host controller with capability of disk encryption
CN106169041A (zh) * 2016-07-06 2016-11-30 北京天芯微鸿科技有限公司 一种基于usbkey鉴权的安全加密移动硬盘及其数据传输方法
CN106325775A (zh) * 2016-08-24 2017-01-11 北京中科开迪软件有限公司 一种数据冗余/加密的光存储硬件设备和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108830097A (zh) * 2018-06-21 2018-11-16 湖南君瀚信息技术有限公司 一种sata桥加密设备
CN117687579A (zh) * 2024-02-02 2024-03-12 成都电科星拓科技有限公司 桥接芯片
CN117687579B (zh) * 2024-02-02 2024-04-09 成都电科星拓科技有限公司 桥接芯片
CN117708028A (zh) * 2024-02-05 2024-03-15 成都电科星拓科技有限公司 Sata raid桥接芯片
CN117708028B (zh) * 2024-02-05 2024-04-26 成都电科星拓科技有限公司 Sata raid桥接芯片

Also Published As

Publication number Publication date
CN106970889B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
CN104871508B (zh) 可配置通信控制器
CN104283627B (zh) 双线通信协议引擎
CN102160044B (zh) PCIe接口上的SATA大容量存储装置仿真
CN101599004B (zh) 基于fpga的sata控制器
CN109447225B (zh) 一种高速安全加密Micro SD卡
CN103064805B (zh) Spi控制器及通信方法
CN106970889A (zh) 一种sata桥接芯片及其工作方法
JP2005228311A (ja) 開放形コアプロトコルを基盤とするバスシステム
CN106970886A (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
CN103605632A (zh) 一种axi总线与ahb总线的通信方法与装置
CN104798010B (zh) 至少部分的串行存储协议兼容帧转换
CN112988647B (zh) 一种TileLink总线到AXI4总线转换系统及方法
JP2021507343A (ja) 高性能周辺バスベースのシリアル周辺インターフェース通信装置
TW200813728A (en) Method and apparatus for enhancing data rate of advanced micro-controller bus architecture
CN109783416A (zh) Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
CN115408707B (zh) 一种数据传输方法、装置、系统及电子设备和存储介质
CN108600017A (zh) 多协议串口扩展方法
CN104182696A (zh) 一种基于Avalon接口的AES算法IP核的设计方法
CN108062288A (zh) 基于apb总线的i2c通信装置
CN107577624A (zh) 一种数据处理方法及电子设备
CN207020662U (zh) 一种sata桥接芯片
CN206505415U (zh) 一种基于pcie的加密认证装置
CN104133792B (zh) 精简串行总线通信方法及系统
CN208861323U (zh) 一种高速安全加密Micro SD卡
US20060206657A1 (en) Single port/multiple ring implementation of a hybrid crossbar partially non-blocking data switch

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180118

Address after: 100085 nine Street digital science and Technology Square North of Haidian District, Beijing, two floors

Applicant after: HONGQIN (BEIJING) TECHNOLOGY CO.,LTD.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 2117 Ming Sheng building 1805

Applicant before: SHANDONG HONGQIN MICROELECTRONIC TECHNOLOGY CO.,LTD.

GR01 Patent grant
GR01 Patent grant