CN106959822A - 数据储存装置及其数据写入方法 - Google Patents
数据储存装置及其数据写入方法 Download PDFInfo
- Publication number
- CN106959822A CN106959822A CN201710036889.2A CN201710036889A CN106959822A CN 106959822 A CN106959822 A CN 106959822A CN 201710036889 A CN201710036889 A CN 201710036889A CN 106959822 A CN106959822 A CN 106959822A
- Authority
- CN
- China
- Prior art keywords
- data
- memory block
- memory
- storage
- storage data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
一种数据储存装置及其数据写入方法,其中数据储存装置包括一非易失性存储器单元及一控制单元,非易失性存储器单元包括至少一第一存储器芯片及一第二存储器芯片,第一存储器芯片至少包括一第一存储器区块以及一第二存储器区块,第二存储器芯片至少包括一第三存储器区块以及一第四存储器区块,控制单元将来自主机的第一储存数据和第二储存数据并行地分别储存至非易失性存储器单元的第一存储器区块及第三存储器区块,并将第一储存数据和第二储存数据复制至非易失性存储器单元的第二存储器区块及第四存储器区块。
Description
本申请为申请日为2013年12月27日、申请号为201310753090.7的发明名称为“数据储存装置及其数据写入方法”的申请案的分案申请。
技术领域
本发明涉及数据储存技术,特别是涉及一种数据储存装置及其数据写入方法。
背景技术
随着半导体技术的进步,存储器的容量已大幅提升,其单价则相对降低。其中,快闪存储器(Flash Memory)因具有非易失性、省电、体积小与无机械结构等的特性,特别适合使用于便携式电子产品,因此近年来也发展出一种使用与非门(NAND)快闪存储器做为数据储存媒介的固态储存装置(Solid State Disk,SSD)。固态储存装置的特别之处在于利用快闪存储器的特性来取代传统储存装置的机械结构,藉由区块写入和擦除的方式进行数据存取,因此可大幅提升储存装置的读写效率,与传统的储存装置相较,具有低耗电、耐震、稳定性高、耐低温等优点。
NAND快闪存储器可分为单层存储单元(Single Level Cell,SLC)NAND快闪存储器与多层存储单元(Multi Level Cell,MLC)NAND快闪存储器。其中,SLC NAND快闪存储器使用一组高低电压以区分出两种电荷值(包括0、1),而MLC NAND快闪存储器则采用较高的电压驱动,并通过不同级别的电压记录两位的信息(包括00、01、11、10),因此MLC NAND快闪存储器数据记录的密度会比SLC NAND快闪存储器多一倍。
在SLC NAND快闪存储器中,每次写入数据至页面时能对此页面进行多次的编程,因此在SLC NAND快闪存储器中每次编程的数据量可小于一个页面。然而,在MLC NAND快闪存储器中每次写入数据至页时仅能对此页编程1次,因此在MLC NAND型快闪存储器中会以一个页的数据量为单位进行编程。
此外,MLC NAND快闪存储器包括多个实体区块(block),每个实体区块又包括多个实体页(page)。在MLC区块中写入数据需依照其页面顺序依序写入。1个MLC实体页可以写入2个页数据,其中写入同一个MLC实体页的这二个页数据被称为配对页。假设在配对页中的第一个页数据写入MLC实体页后,而且在配对页中的第二个页数据尚未完成写入前,MLC快闪存储器发生了断电事件(或其他不可预期的干扰事件)而中断了所述第二个页数据的写入操作。在重新上电后,配对页中的所述第二个页数据会再一次被写入所述MLC实体页。然而,重复对所述MLC实体页写入所述第二个页数据除了会使所述第二个页数据发生数据错误外,还会造成所述MLC实体页中的所述第一个页数据佚失。因此,传统MLC快闪存储器会因为发生断电事件而可能造成数据错误/佚失。
发明内容
本发明提供一种数据储存装置及其数据写入方法,可在写入数据时避免因断电或其他事件而造成数据错误/佚失。
本发明的数据储存装置,包括非易失性存储器单元以及控制单元。其中非易失性存储器单元包括至少第一存储器芯片及第二存储器芯片,第一存储器芯片包括至少第一存储器区块以及第二存储器区块,第二存储器芯片包括至少第三存储器区块以及第四存储器区块。控制单元耦接非易失性存储器单元,其中控制单元将来自数据储存装置外部的主机的第一储存数据和第二储存数据并行地分别储存至第一存储器区块及第三存储器区块,以及将第一储存数据和第二储存数据并行地分别复制至第二存储器区块及第四存储器区块。其中该第一及该第二储存数据包括一最低有效位页数据与一最高有效位页数据,而该最低有效位页数据与该最高有效位页数据互为配对页;该控制单元还判断该第一及该第二储存数据是否为该最低有效位页数据,且判断随后来自该主机的一第三储存数据及一第四储存数据是否分别与该第一及第二储存数据配对的该最高有效位页数据;若该第一及该第二储存数据为该最低有效位页数据且该第三及该第四储存数据是分别与该第一及第二储存数据配对的该最高有效位页数据,该控制单元将该第一及该第二储存数据分别并行地复制至该第二及该第四存储器区块。
本发明的数据储存装置的数据写入方法包括下列步骤。将来自数据储存装置外部的主机的第一储存数据和第二储存数据并行地分别储存至第一存储器区块及第三存储器区块。将第一储存数据和第二储存数据并行地分别复制至第二存储器区块及第四存储器区块。其中该第一及该第二储存数据包括一最低有效位页数据与一最高有效位页数据,而该最低有效位页数据与该最高有效位页数据互为配对页,以及所述将该第一及第二储存数据并行地分别复制至该第二及该第四存储器区块的步骤包括:判断该第一及该第二储存数据是否为该最低有效位页数据,且判断随后来自该主机的一第三储存数据及一第四储存数据是否分别是与该第一及第二储存数据配对的该最高有效位页数据;以及若该第一及该第二储存数据为该最低有效位页数据且该第三及该第四储存数据是分别与该第一及第二储存数据配对的该最高有效位页数据,将该第一及该第二储存数据分别并行地复制至该第二及该第四存储器区块。
基于上述,藉由将来自主机的多笔储存数据并行地储存至不同的存储器芯片(第一/第三存储器区块),并将这些储存数据于各个存储器芯片内并行地做复制(第二/第四存储器区块),以达到避免数据写入多层存储单元快闪存储器区块时因断电造成数据错误/佚失的情形。籍由同时地存取多通道的数据储存装置中各存储器芯片中性质相同的存储器区块(SLC区块或MLC区块),以加快储存数据的储存速度。
为使本发明的上述特征和优点能更明显易懂,下文特举实施例,并结合附图详细说明如下。
附图说明
图1~图5示出了本发明实施例的数据储存装置的示意图。
图6~图9示出了本发明实施例的数据储存装置的数据写入方法的步骤示意图。
附图符号说明
100:数据储存装置
102:非易失性存储器单元
104:控制单元
D1~Dn:存储器芯片
B1~B2n:存储器区块
SLC:单层存储单元快闪存储器区块
MLC:多层存储单元快闪存储器区块
A1~A4:地址区段
A~H、A'~D':页数据
S602~S604、S702~S706、S802~S810、S902~S910:数据写入
具体实施方式
〔第一实施例〕
图1示出了本发明一实施例的数据储存装置的示意图。请参照图1,数据储存装置100包括非易失性存储器单元102与控制单元104,非易失性存储器单元102耦接控制单元104。如图1所示,非易失性存储器单元102可例如包括多个存储器芯片D1~Dn,其中n为正整数。控制单元104可以对存储器芯片D1~Dn进行多通道(multi-channel)存取。各个存储器芯片D1~Dn中的第一存储器芯片D1包括但不限于第一存储器区块B1与第二存储器区块B2,第二存储器芯片D2包括第三存储器区块B3与第四存储器区块B4……,第n存储器芯片Dn包括第(2n-1)存储器区块B(2n-1)与第2n存储器区块B2n。以下以非易失性存储器单元102包括2个存储器芯片D1和D2来说明,但本发明不限于此。控制单元104可先将来自该数据储存装置100外部的主机(未绘示)的第一储存数据和第二储存数据分别储存至第一存储器区块B1及第三存储器区块B3,然后再将第一储存数据和该第二储存数据分别复制至第二存储器区块B2及该第四存储器区块B4。第一和第二储存数据的存储和复制操作可并行地在第一和第二存储器芯片D1和D2中进行,也可按照主机发送第一和第二储存数据的顺序依序地在第一和第二存储器芯片D1和D2中进行。藉由重复写入储存数据至非易失性存储器单元102的各存储器芯片的不同性质的存储器区块,即可避免储存数据写入时发生断电而造成数据错误/佚失的情形。
详细来说,在本实施例中,第一存储器区块B1、第三存储器区块B3…第(2n-1)存储器区块B(2n-1)均为单层存储单元(Single Level Cell,SLC)快闪存储器区块,第二存储器区块B2、第四存储器区块B4…第2n存储器区块B2n均为多层存储单元(Multi-Level Cell,MLC)快闪存储器区块。控制单元104于接收到主机的多笔储存数据(例如前述的第一及第二储存数据)后,可先将多笔储存数据储存至各存储器芯片的单层存储单元快闪存储器区块中(亦即第一存储器区块B1、第三存储器区块B3…第(2n-1)存储器区块B(2n-1)),然后再将这些多笔储存数据复制至多层存储单元快闪存储器区块中(亦即第二存储器区块B2、第四存储器区块B4…第2n存储器区块B2n)。此多笔储存数据的存储和复制操作可并行地在各个存储器芯片中进行,也可按照主机发送这些储存数据的顺序依序地在各个存储器芯片中进行。在一实施例中,如图1所示,控制单元104可在将第一储存数据和该第二储存数据分别储存至第一存储器区块B1的第一地址区段A1及第三存储器区块B3的第二地址区段A2后,再将来自该主机的一第三储存数据和一第四储存数据分别储存至该第一存储器区块B1的第三地址区段A3及第三存储器区块B3的第四地址区段A4,之后控制单元104再将位于第一地址区段A1的第一储存数据与位于第三地址区段A3的第三储存数据复制至第二存储器区块B2中,同时控制单元104也将位于第二地址区段A2的第二储存数据与位于第四地址区段A4的第四储存数据复制至第四存储器区块B4中。在本实施例中,前述「复制」操作可于当前被存取的SLC存储器区块(亦即第一存储器区块B1、第三存储器区块B3…第(2n-1)存储器区块B(2n-1))被写入固定数据量(如述的2个地址区段的数据量)后进行,在其它实施例中,「复制」操作也可于当前被存取的SLC存储器区块写满或者一定数量的SLC存储器区块被写满后进行。前述「复制」操作可以是数据的合并(merge)操作。
在本实施例中,多笔储存数据先写入各存储器芯片的单层存储单元快闪存储器区块(如第一存储器区块B1和第三存储器区块B3)中,由于单层存储单元快闪存储器区块的存取速度快于多层存储单元快闪存储器区块,因此数据的写入速度得以加快。同时,由于本发明籍由对多个存储器芯片D1~Dn进行多通道(multi-channel)存取,进一步加快了写入速度。
图2示出了本发明另一实施例的数据储存装置的示意图,请参照图2。图2示出图1的数据储存装置100将储存在各存储器芯片D1~Dn的各单层存储单元快闪存储器区块中的储存数据复制至多层存储单元快闪存储器区块中的情形。同样以非易失性存储器单元102包括2个存储器芯片D1和D2为例来说明,控制单元104于进行「复制」操作时,将位于第一地址区段A1的第一储存数据与位于第三地址区段A3的该第三储存数据合并至第二存储器区块B2的第五地址区段A5中,同时控制单元104也将位于第二地址区段A2的第二储存数据与位于第四地址区段A4的第四储存数据合并至第四存储器区块B4的第六地址区段A6中。由于多层存储单元快闪存储器区块(亦即第二存储器区块B2、第四存储器区块B4…第2n存储器区块B2n)可储存的数据密度会比单层存储单元快闪存储器区块(亦即第一存储器区块B1、第三存储器区块B3…第(2n-1)存储器区块B(2n-1))多一倍,因此第二存储器区块B2和第四存储器区块B4复制储存数据所需使用到的页数仅需第一存储器区块B1和第三存储器区块B3所使用的页数的一半。
在位于第一地址区段A1与第三地址区段A3的储存数据复制至第二存储器区块B2后,以及位于第二地址区段A2与第四地址区段A4的储存数据复制至第四存储器区块B4后,位于第一地址区段A1与第三地址区段A3的储存数据以及位于第二地址区段A2与第四地址区段A4的储存数据成为无效(invalid)数据(如图2所示的斜线部份),控制单元104可擦除第一存储器区块B1中位于第一地址区段A1与第三地址区段A3的储存数据以及第三存储器区块B3中位于第二地址区段A2与第四地址区段A4的储存数据。在部分实施例中,亦可等到第一/三存储器区块B1/B3所储存的数据达到预设数据量时才擦除第一/三存储器区块B1/B3中已被复制的数据。
值得注意的是,本实施例虽以多通道的方式同时对多个存储器芯片进行写入动作为例进行说明,然在部分实施例中,非易失性存储器单元102亦可仅包括一个存储器芯片,此外,各个存储器芯片亦不限于仅包括一个第一存储器区块B1与一个第二存储器区块B2。此外,上述第一地址区段A1与第二地址区段A2所储存的数据量可依实际应用情形设定,在部分实施例中第一地址区段A1与第二地址区段A2所储存的数据量亦可对应到多个SLC存储器区块。
由于单层存储单元快闪存储器的物理特性,对单层存储单元快闪存储器区块进行写入时并不会有因断电而产生数据错误/佚失的情形,因此藉由在存储器芯片中划分出少部分的存储器做为单层存储单元快闪存储器区块,并先将欲储存至多层存储单元快闪存储器区块的储存数据先储存至单层存储单元快闪存储器区块中,然后再储存至多层存储单元快闪存储器区块,如此即使在对多层存储单元快闪存储器区块进行写入时发生断电的情形,复电后仍可自单层存储单元快闪存储器区块中再取得未写入完成的储存数据,因此可避免储存数据因断电而发生数据错误/佚失的情形。
〔第二实施例〕
图3示出了本发明另一实施例的数据储存装置的示意图,请参照图3。数据储存装置300与图1的数据储存装置100相同标号的元件的名称与功能均相同,在此不再赘述。图3与图1实施例的不同之处在于,在本实施例中,假设第一存储器区块B1、第三存储器区块B3…第(2n-1)存储器区块B(2n-1)均为多层存储单元快闪存储器区块,第二存储器区块B2、第四存储器区块B4…第2n存储器区块B2n均为单层存储单元快闪存储器区块。如前所述,多层存储单元快闪存储器区块中的数据是以配对页(Paired Pages)的形式储存,即一最低有效位(Least Significant Bit,LSB)页数据会与一最高有效位(Most Significant Bit,MSB)页数据对应储存。上述的多笔储存数据(以下以前述的第一及第二储存数据为例说明)可能是LSB页数据也可能是MSB页数据。控制单元104接收到主机的第一及第二储存数据后将判断写入非易失性存储器单元102的第一及第二储存数据是否为LSB页数据,若第一及第二储存数据为LSB页数据,控制单元104并行地将各LSB页数据的储存数据分别写入不同的存储器芯片(如D1和D2)的多层存储单元快闪存储器区块(亦即第一存储器区块B1和第三存储器区块B3)中,并且将各LSB页数据分别复制至存储器芯片D1和D2的单层存储单元快闪存储器区块(亦即第二存储器区块B2和第四存储器区块B4)中。相反地,若第一及第二储存数据为MSB页数据,则控制单元104并行地将各MSB页数据的储存数据分别写入不同的存储器芯片(如D1和D2)中而不进行复制的动作。
举例来说,图4示出了本发明另一实施例的数据储存装置的示意图。假设在图3实施例中有4个存储器芯片(亦即n=4),主机先依序发送LSB页数据的储存数据,包括页数据A~D,后来主机又依序发送与页数据A~D配对的MSB页数据,包括页数据E~H。此外在本实施例中页数据A'、B'、C'、D'为页数据A、B、C、D的复制数据,控制单元104可先并行地将页数据A、B、C、D储存至各存储器芯片D1~D4的多层存储单元快闪存储器区块(亦即存储器区块B1、B3、B5和B7)中,当控制单元104判断出储存数据为LSB页数据(亦即页数据A~D)时,随即还将页数据A'、B'、C'、D'复制至各存储器芯片D1~D4的单层存储单元快闪存储器区块(亦即存储器区块B2、B4、B6和B8)中,即是说,当判断到一储存数据为LSB页数据时,控制单元104会将该储存数据在MLC区域和SLC区域各写一次以做备份。随后当主机依序发送与页数据A~D配对的MSB页数据E~H时,控制单元104判断出储存数据为MSB页数据(亦即页数据E~H),则控制单元104分别将MSB页数据的页数据E~H分别储存至具有与页数据E~H配对的页数据(亦即页数据A~D)的各存储器芯片中,其中页数据E~H为储存至多层存储单元快闪存储器区块(亦即存储器区块B1、B3、B5和B7)中。此外,当与单层存储单元快闪存储器区块(亦即存储器区块B2、B4、B6和B8)中的LSB页数据配对的MSB页数据(页数据E~H)都被储存至多层存储单元快闪存储器区块(亦即存储器区块B1、B3、B5和B7)中之后,单层存储单元快闪存储器区块中的数据(页数据A'~D')即成为无效(invalid)数据而可以擦除。在某些实施例中,控制单元104还每隔一预设时间擦除各存储器芯片的单层存储单元快闪存储器区块(亦即存储器区块B2、B4、B6和B8)中的无效数据,或当存储器芯片的单层存储单元快闪存储器区块中的数据达到预设数据量时再擦除。
如此藉由将LSB页数据的储存数据复制至单层存储单元快闪存储器区块中,利用单层存储单元快闪存储器区块的写入不受断电影响而产生写入数据错误/佚失的特性,即可避免储存数据因断电而发生数据错误/佚失的情形。且由于单层存储单元快闪存储器区块的写入速度较多层存储单元快闪存储器区块的写入速度快,本实施例藉由先同时写入LSB页数据的储存数据至多层存储单元快闪存储器区块,然后再同时备份LSB页数据的储存数据至单层存储单元快闪存储器区块。如此可避免同时对多层存储单元快闪存储器区块与单层存储单元快闪存储器区块进行写入,而使单层存储单元快闪存储器区块的存储器芯片须等待多层存储单元快闪存储器区块的存储器芯片完成写入后才能进行下一次的写入动作的情形发生,因而可提高储存数据的储存速度。
〔第三实施例〕
请参照图5,本实施例假设第一和第三存储器区块B1和B3为单层存储单元快闪存储器区块,第二和第四存储器区块B2和B4为多层存储单元快闪存储器区块,且储存数据亦包括LSB页数据与MSB页数据,LSB页数据与MSB页数据构成配对页储存于多层存储单元快闪存储器区块区域。控制单元104先将第一及第二储存数据并行地分别储存至各存储器芯片的单层存储单元快闪存储器区块(如第一及第三存储器区块B1、B3)中,本实施例与第二实施例的不同之处在于,在本实施例中,控制单元104在判断写入非易失性存储器单元102的第一及第二储存数据为LSB页数据,且控制单元104又判断出随后来自主机的第三及第四储存数据为与LSB页数据(第一及第二储存数据)配对的MSB页数据时,控制单元104首先将原先储存在各存储器芯片的单层存储单元快闪存储器区块(如第一及第三存储器区块B1、B3)中对应该MSB页数据的LSB页数据复制至多层存储单元快闪存储器区块(如第二及第四存储器区块B2、B4),再将MSB页数据(第三及第四储存数据)也储存至多层存储单元快闪存储器区块(如第二及第四存储器区块B2、B4)中。此外,当单层存储单元快闪存储器区块(如第一及第三存储器区块B1、B3)中的数据都被复制到多层存储单元快闪存储器区块(如第二及第四存储器区块B2、B4)中之后,单层存储单元快闪存储器区块中的数据即成为无效(invalid)数据而可以擦除。在某些实施例中,控制单元104还每隔一预设时间擦除各存储器芯片的单层存储单元快闪存储器区块(如第一及第三存储器区块B1、B3)中的无效数据,或当存储器芯片的单层存储单元快闪存储器区块中的数据达到预设数据量时再擦除,以确保单层存储单元快闪存储器区块有足够的空间进行储存数据的备份。
举例来说,图5示出了本发明另一实施例的数据储存装置的示意图。假设在图5实施例中有4个存储器芯片(亦即n=4),主机先依序发送LSB页数据的储存数据,包括页数据A~D,后来主机又依序发送与页数据A~D配对的MSB页数据为页数据E~H。在本实施例中页数据A'、B'、C'、D'为页数据A、B、C、D的复制数据,控制单元104可先并行地将页数据A、B、C、D储存至各存储器芯片D1~D4的单层存储单元快闪存储器区块(亦即存储器区块B1、B3、B5和B7)中。图5的实施例与图4的不同之处在于,控制单元104先将LSB页数据储存于单层而非多层存储单元快闪存储器区块,且并不会随即复制页数据A'、B'、C'、D',而是随后当主机依序发送与页数据A~D配对的MSB页数据E~H时才做复制,即当控制单元104判断出储存数据为与LSB页数据配对的MSB页数据后,控制单元104可先将LSB页数据A'、B'、C'、D'并行地分别写入存储器芯片D1~D4的多层存储单元快闪存储器区块(亦即存储器区块B2、B4、B6和B8)中,然后再将MSB页数据E、F、G、H也并行地分别存储至具有与页数据E~H配对的页数据(亦即页数据A~D)的存储器芯片中,即各存储器芯片D1~D4的多层存储单元快闪存储器区块(亦即存储器区块B2、B4、B6和B8)中。
如此藉由并行地将各LSB页数据的储存数据先储存至单层存储单元快闪存储器区块中,利用单层存储单元快闪存储器区块的写入不受断电影响而产生写入数据错误/佚失的特性,即可避免储存数据因断电而发生数据错误/佚失的情形。而只有在写入LSB页数据对应的MSB页数据时,才会将原本储存在单层存储单元快闪存储器区块中的LSB页数据复制到多层存储单元快闪存储器区块中,随后再储存对应的MSB页数据,由于LSB页数据因断电而发生数据错误/佚失的情形只会出现在写入与之配对的MSB页数据时,因此若不写入配对的MSB页数据,则无需将LSB页数据复制至多层存储单元快闪存储器区块,本实施例籍由将其保留在单层存储单元快闪存储器区块中,可进一步节省储存空间并减少存取次数。
〔第四实施例〕
图6示出了本发明一实施例的数据储存装置的数据写入方法的步骤示意图,请参照图6。归纳上述数据储存装置的数据写入方法可包括下列步骤。首先,将来自数据储存装置外部的主机的第一储存数据和第二储存数据并行地分别储存至非易失性存储器单元中的第一存储器区块及第三存储器区块(步骤S602)。接着,将第一储存数据和该第二储存数据分别复制至非易失性存储器单元中的第二存储器区块及该第四存储器区块(步骤S604)。其中第一存储器区块与第二存储器区块同属于第一存储器芯片,第三存储器区块与第四存储器区块同属于第二存储器芯片。如此藉由重复写入储存数据至非易失性存储器单元的各存储器芯片的不同性质的存储器区块,即可避免储存数据写入时发生断电而造成数据错误/佚失的情形。
〔第五实施例〕
图7示出了本发明另一实施例的数据储存装置的数据写入方法的步骤示意图,请参照图7。在本实施例中,上述的第一存储器区块及第三存储器区块可例如为单层存储单元快闪存储器区块,而第二存储器区块及第四存储器区块可例如为多层存储单元快闪存储器区块。详细来说,上述第一及第二储存数据分别复制至非易失性存储器单元中的第二及第四存储器区块的步骤可如图7所示,将来自主机的第三储存数据和第四储存数据并行地分别储存至非易失性存储器单元中的第一存储器区块及第三存储器区块(步骤S701)。判断第一存储器区块中的第一地址区段与第三地址区段,以及第三存储器区块中的第二地址区段与第四地址区段是否被写入数据(步骤S702)。若第一存储器区块中的第一地址区段与第二地址区段以及第三存储器区块中的第二地址区段与第四地址区段未皆被写入数据,则回到步骤S701,继续将储存数据储存至非易失性存储器单元中的第一及第三存储器区块。而若第一存储器区块中的第一地址区段与第二地址区段及第三存储器区块中的第二地址区段与第四地址区段皆被写入数据,将位于第一地址区段与第三地址区段的储存数据复制至第二存储器区块,并将位于第二地址区段与第四地址区段的储存数据复制至第四存储器区块(步骤S704)。然后,擦除第一存储器区块的第一地址区段与第二地址区段,并擦除第三存储器区块的第二地址区段与第四地址区段(步骤S706),以确保非易失性存储器单元中的第一及第三存储器区块有足够的空间继续写入储存数据。
〔第六实施例〕
图8示出了本发明另一实施例的数据储存装置的数据写入方法的步骤示意图,请参照图8。在本实施例中上述的第一存储器区块及第三存储器区块可例如为多层存储单元快闪存储器区块,而第二存储器区块及第四存储器区块可例如为单层存储单元快闪存储器区块,且储存数据包括LSB页数据与MSB页数据,其中LSB页数据与MSB页数据为配对页。在本实施例中,上述将第一及第二储存数据并行地分别复制至非易失性存储器单元中的第二及第四存储器区块的步骤可如图8所示,其包括,判断储存至第一及第三存储器区块的第一及第二储存数据是否为LSB页数据(步骤S802)。若储存数据为LSB页数据,将LSB页数据(即第一及第二储存数据)分别复制至第二及第四存储器区块(步骤S804)。相反地,若储存数据为MSB页数据,则结束(步骤S806)。
在执行步骤S804后,可继续判断与第一及第二储存数据配对的MSB页数据是否已经分别储存至第一及第三存储器区块(步骤S808)。若否则回到步骤S402。若是,将第二及第四存储器区块中的第一及第二储存数据的复制数据(如图4的复制数据A'、B'、C'、D')标识为无效(invalid)(步骤S810)。在某些实施例中,当第二或第四存储器区块中的数据已经过一段预设时间未被擦除,或第二或第四存储器区块中的数据已达到预设数据量,则将第二或第四存储器区块擦除。
〔第七实施例〕
图9示出了本发明另一实施例的数据储存装置的数据写入方法的步骤示意图,请参照图9。在本实施例中上述的第一存储器区块及第三存储器区块可例如为单层存储单元快闪存储器区块,而第二存储器区块及第四存储器区块可例如为多层存储单元快闪存储器区块,且储存数据包括LSB页数据与MSB页数据,其中LSB页数据与MSB页数据为配对页。在本实施例中,上述将第一及第二储存数据并行地分别复制至非易失性存储器单元中的第二及第四存储器区块的步骤可如图9所示,其包括,判断储存至第一及第三存储器区块的第一及第二储存数据是否为LSB页数据,且判断随后来自主机的第三及第四储存数据是否是与第一及第二储存数据配对的MSB页数据(步骤S902)。若是,则首先将原先储存在第一及第三存储器区块中的第一及第二储存数据(LSB页数据)分别并行地复制至第二及第四存储器区块(步骤S904)。再将第三及第四储存数据(MSB页数据)分别并行地储存至第二及第四存储器区块(步骤S908)。当将第一及第二储存数据(LSB页数据)分别并行地复制至该第二及该第四存储器区块之后,可将原先储存在第一及第三存储器区块中的第一及第二储存数据(LSB页数据)标识为无效(invalid)数据而可以擦除(步骤S910)。在某些实施例中,每隔一预设时间擦除第一及第三存储器区块中的无效数据,或当第一及第三存储器区块中的数据达到预设数据量时再擦除。
综上所述,本发明藉由将来自主机的多笔储存数据储存至各存储器芯片的MLC或SLC区块中,并将储存数据复制至各存储器芯片的SLC或MLC区块中,以达到避免数据写入时因断电造成数据错误/佚失的情形。籍由同时地存取多通道的数据储存装置中各存储器芯片性质相同的存储器区块(SLC区块或MLC区块),以加快储存数据的储存速度。
Claims (8)
1.一种数据储存装置,包括:
一非易失性存储器单元,包括至少一第一存储器芯片及一第二存储器芯片,该第一存储器芯片包括至少一第一存储器区块以及一第二存储器区块,该第二存储器芯片包括至少一第三存储器区块以及一第四存储器区块;以及
一控制单元,耦接该非易失性存储器单元,其中该控制单元将来自该数据储存装置外部的一主机的一第一储存数据和一第二储存数据并行地分别储存至该第一存储器区块及该第三存储器区块,以及将该第一储存数据和该第二储存数据并行地分别复制至该第二存储器区块及该第四存储器区块,
其中该第一及该第二储存数据包括一最低有效位页数据与一最高有效位页数据,而该最低有效位页数据与该最高有效位页数据互为配对页;该控制单元还判断该第一及该第二储存数据是否为该最低有效位页数据,且判断随后来自该主机的一第三储存数据及一第四储存数据是否分别与该第一及第二储存数据配对的该最高有效位页数据;若该第一及该第二储存数据为该最低有效位页数据且该第三及该第四储存数据是分别与该第一及第二储存数据配对的该最高有效位页数据,该控制单元将该第一及该第二储存数据分别并行地复制至该第二及该第四存储器区块。
2.如权利要求1所述的数据储存装置,其中该第一存储器区块及该第三存储器区块为单层存储单元快闪存储器区块,该第二存储器区块及该第四存储器区块为多层存储单元快闪存储器区块。
3.如权利要求2所述的数据储存装置,其中该控制单元还将该第三及该第四储存数据储存至该第二及该第四存储器区块。
4.如权利要求2所述的数据储存装置,其中当该控制单元将该第一及该第二储存数据分别并行地复制至该第二及该第四存储器区块之后,该控制单元还将储存至该第一及该第三存储器区块的该第一及该第二储存数据标识为无效。
5.一种数据储存装置的数据写入方法,其中该数据储存装置包括一非易失性存储器单元,该非易失性存储器单元包括至少一第一存储器芯片及一第二存储器芯片,该第一存储器芯片包括至少一第一存储器区块以及一第二存储器区块,该第二存储器芯片包括至少一第三存储器区块以及一第四存储器区块,该数据写入方法包括:
将来自该数据储存装置外部的一主机的一第一储存数据和一第二储存数据并行地分别储存至该第一存储器区块及该第三存储器区块;以及
将该第一储存数据和该第二储存数据并行地分别复制至该第二存储器区块及该第四存储器区块,
其中该第一及该第二储存数据包括一最低有效位页数据与一最高有效位页数据,而该最低有效位页数据与该最高有效位页数据互为配对页,以及所述将该第一及第二储存数据并行地分别复制至该第二及该第四存储器区块的步骤包括:
判断该第一及该第二储存数据是否为该最低有效位页数据,且判断随后来自该主机的一第三储存数据及一第四储存数据是否分别是与该第一及第二储存数据配对的该最高有效位页数据;以及
若该第一及该第二储存数据为该最低有效位页数据且该第三及该第四储存数据是分别与该第一及第二储存数据配对的该最高有效位页数据,将该第一及该第二储存数据分别并行地复制至该第二及该第四存储器区块。
6.如权利要求5所述的数据写入方法,其中该第一存储器区块及该第三存储器区块为单层存储单元快闪存储器区块,该第二存储器区块及该第四存储器区块为多层存储单元快闪存储器区块。
7.如权利要求6所述的数据写入方法,还包括下列步骤:
将该第三及该第四储存数据储存至该第二及该第四存储器区块。
8.如权利要求6所述的数据写入方法,还包括下列步骤:
在将该第一及该第二储存数据分别并行地复制至该第二及该第四存储器区块之后,将储存至该第一及该第三存储器区块的该第一及该第二储存数据标识为无效。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710036889.2A CN106959822B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710036889.2A CN106959822B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
CN201310753090.7A CN103678159B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310753090.7A Division CN103678159B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106959822A true CN106959822A (zh) | 2017-07-18 |
CN106959822B CN106959822B (zh) | 2020-02-07 |
Family
ID=50315788
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310753090.7A Active CN103678159B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
CN201710037415.XA Active CN107037984B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
CN201710036889.2A Active CN106959822B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310753090.7A Active CN103678159B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
CN201710037415.XA Active CN107037984B (zh) | 2013-12-27 | 2013-12-27 | 数据储存装置及其数据写入方法 |
Country Status (1)
Country | Link |
---|---|
CN (3) | CN103678159B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110531928B (zh) * | 2019-08-09 | 2023-04-25 | 深圳大普微电子科技有限公司 | DRAM-Less固态硬盘的数据随机写入方法、装置及DRAM-Less固态硬盘 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047009A (zh) * | 2006-03-30 | 2007-10-03 | 索尼株式会社 | 信息处理装置和方法、程序以及记录介质 |
CN101072349A (zh) * | 2006-06-08 | 2007-11-14 | 威盛电子股份有限公司 | 内容适应性可变长度编码的解码系统与方法 |
CN102346652A (zh) * | 2010-07-21 | 2012-02-08 | 慧荣科技股份有限公司 | 快闪存储装置与快闪存储装置管理方法 |
WO2012100037A1 (en) * | 2011-01-20 | 2012-07-26 | Google Inc. | Storing data on storage nodes |
CN102682848A (zh) * | 2011-03-16 | 2012-09-19 | 三星电子株式会社 | 存储器装置、存储器卡、固态驱动器、系统及其操作方法 |
CN102890621A (zh) * | 2011-07-22 | 2013-01-23 | 弗森-艾奥公司 | 确定固态存储介质配置参数的装置、系统和方法 |
US20130024605A1 (en) * | 2011-07-22 | 2013-01-24 | Sandisk Technologies Inc. | Systems and methods of storing data |
CN102955741A (zh) * | 2011-08-30 | 2013-03-06 | 联咏科技股份有限公司 | 存储器装置及其写入方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW531952B (en) * | 2000-12-15 | 2003-05-11 | Asulab Sa | Numerically controlled oscillator in particular for a radiofrequency signal receiver |
KR100755718B1 (ko) * | 2006-09-04 | 2007-09-05 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법 |
KR101300821B1 (ko) * | 2007-07-04 | 2013-08-26 | 삼성전자주식회사 | 비휘발성 메모리의 데이터 손실을 방지하기 위한 장치 및방법 |
KR101041837B1 (ko) * | 2010-04-09 | 2011-06-17 | (주)다윈텍 | 파일저장 제어장치 및 방법 |
JP5066241B2 (ja) * | 2010-09-24 | 2012-11-07 | 株式会社東芝 | メモリシステム |
US8588003B1 (en) * | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
CN103064755B (zh) * | 2013-01-25 | 2015-03-25 | 珠海全志科技股份有限公司 | Nand闪存写数据处理方法和装置 |
-
2013
- 2013-12-27 CN CN201310753090.7A patent/CN103678159B/zh active Active
- 2013-12-27 CN CN201710037415.XA patent/CN107037984B/zh active Active
- 2013-12-27 CN CN201710036889.2A patent/CN106959822B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047009A (zh) * | 2006-03-30 | 2007-10-03 | 索尼株式会社 | 信息处理装置和方法、程序以及记录介质 |
CN101072349A (zh) * | 2006-06-08 | 2007-11-14 | 威盛电子股份有限公司 | 内容适应性可变长度编码的解码系统与方法 |
CN102346652A (zh) * | 2010-07-21 | 2012-02-08 | 慧荣科技股份有限公司 | 快闪存储装置与快闪存储装置管理方法 |
WO2012100037A1 (en) * | 2011-01-20 | 2012-07-26 | Google Inc. | Storing data on storage nodes |
CN102682848A (zh) * | 2011-03-16 | 2012-09-19 | 三星电子株式会社 | 存储器装置、存储器卡、固态驱动器、系统及其操作方法 |
CN102890621A (zh) * | 2011-07-22 | 2013-01-23 | 弗森-艾奥公司 | 确定固态存储介质配置参数的装置、系统和方法 |
US20130024605A1 (en) * | 2011-07-22 | 2013-01-24 | Sandisk Technologies Inc. | Systems and methods of storing data |
CN102955741A (zh) * | 2011-08-30 | 2013-03-06 | 联咏科技股份有限公司 | 存储器装置及其写入方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106959822B (zh) | 2020-02-07 |
CN107037984B (zh) | 2019-10-18 |
CN103678159A (zh) | 2014-03-26 |
CN103678159B (zh) | 2017-02-22 |
CN107037984A (zh) | 2017-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103119569B (zh) | 基于存储条的非易失性多级存储器操作 | |
CN109697026A (zh) | 包括主机设备和用于执行清除操作的存储设备的存储系统 | |
US11232041B2 (en) | Memory addressing | |
KR101303524B1 (ko) | 불휘발성 메모리에 대한 메타데이터 리던던시 스킴 | |
CN103699344B (zh) | 非易失性存储器装置及其操作方法 | |
US8559225B2 (en) | Nonvolatile memory device and related method of operation | |
CN109542675A (zh) | 存储器系统及其操作方法 | |
CN109923530A (zh) | 混合式存储器中的数据重新定位 | |
CN109840215A (zh) | 未对齐写入的处理 | |
CN101681300A (zh) | 存储器系统 | |
CN107273058A (zh) | 逻辑地址偏移 | |
CN112346656A (zh) | 控制器及其操作方法 | |
CN106557432B (zh) | 缓冲存储器管理方法、存储器控制电路单元及存储装置 | |
CN110347330A (zh) | 存储器系统及其操作方法 | |
CN110321069A (zh) | 存储器系统及其操作方法 | |
CN109947662A (zh) | 存储器系统及其操作方法 | |
CN109947361A (zh) | 存储器系统及其操作方法 | |
CN109992202A (zh) | 数据存储设备、其操作方法以及包括其的数据处理系统 | |
CN106155582B (zh) | 非挥发性储存装置与控制器 | |
CN110175132A (zh) | 存储装置及其操作方法 | |
CN110399092A (zh) | 存储装置以及操作存储装置的方法 | |
CN107958680A (zh) | 存储器装置的边缘字线管理方法及操作存储器装置的方法 | |
TWI540428B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
CN110119326A (zh) | 数据存储装置及其操作方法 | |
CN109840165A (zh) | 存储器系统及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |