CN106952838B - 专用rfid并行晶圆测试系统及验证方法 - Google Patents

专用rfid并行晶圆测试系统及验证方法 Download PDF

Info

Publication number
CN106952838B
CN106952838B CN201710060578.XA CN201710060578A CN106952838B CN 106952838 B CN106952838 B CN 106952838B CN 201710060578 A CN201710060578 A CN 201710060578A CN 106952838 B CN106952838 B CN 106952838B
Authority
CN
China
Prior art keywords
test
chip
antenna
circuit
coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710060578.XA
Other languages
English (en)
Other versions
CN106952838A (zh
Inventor
景为平
范巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN201710060578.XA priority Critical patent/CN106952838B/zh
Publication of CN106952838A publication Critical patent/CN106952838A/zh
Application granted granted Critical
Publication of CN106952838B publication Critical patent/CN106952838B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明的专用RFID并行晶圆测试系统，基于ISO/IEC 15693协议，包括:设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；含有FPGA的测试电路，测试电路内设有第二天线，FPGA用内部时钟产生数字基带信号和载频信号，将载频信号进行调制后输出；第二天线接收被测芯片的反馈信号，并将反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证。探针台，根据指令进行测试操作，完成机械移动，并根据结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。有益效果：大大提高了测试效率，缩短了测试时间。

Description

专用RFID并行晶圆测试系统及验证方法
技术领域
本发明属于射频识别技术领域，尤其涉及一种专用RFID并行晶圆测试系统及验证方法。
背景技术
射频识别（RFID：Radio Frequency Identification）是一种射频信号通过空间电磁场耦合进行远距离通信、阅读器（Reader）和标签（Tag）之间实现信息的读（Read）和写（Write）的数据交换，从而达到标签附着物品相关信息识别、写入等目的的自动识别技术[1]。射频识别技术具有无需人工干预自动识别、可集成多种传感器、密封防水且不易损坏、存储量大、识别距离长、多标签识别等优点，与早期条形码技术相比，克服了安全性低、只能读取存储信息、易破损等缺点，在交通、医疗、物流管理、人员管理等领域有巨大应用潜力。在13.56M高频频段内，基于ISO/IEC 15693协议的RFID技术由于其抗冲突、可读距离远等特性而在开放式门禁、物流管理、图书管理等领域有着广泛的应用场景。
发明内容
本发明的主要目的是为了解决现有技术的不足，提供了一种专用RFID并行晶圆测试系统，来大大缩短了晶圆测试时间，提高了测试效率，节约了测试成本，有利于RFID芯片在市场上大面积普及，还提供了一种用于验证被测芯片可行性的验证方法，上述目的通过下述的技术方案来实现：
所述专用RFID并行晶圆测试系统，基于ISO/IEC 15693协议，包括
设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；
含有FPGA的测试电路，测试电路内设有第二天线，所述FPGA用内部时钟产生数字基带信号和载频信号，将所述载频信号进行调制后输出，并经所述第二天线发出；第二天线接收被测芯片的反馈信号，并将所述反馈信号进行处理后输出对应的控制指令；
上位机验证平台，接收所述结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证；
探针台，根据所述指令进行测试操作，完成机械移动，并根据所述结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。
所述专用RFID并行晶圆测试系统的进一步设计在于，所述天线分别装在独立的屏蔽金属壳体中。
所述专用RFID并行晶圆测试系统的进一步设计在于，所述FPGA采用Cyclone IV系列EP4CE15F17C8N芯片。
所述专用RFID并行晶圆测试系统的进一步设计在于，所述测试电路还包括发射电路与接收滤波电路，所述发射电路，AD8616运算放大器、LC滤波电路以及检波电路连接组成；所述AD8616运算放大器通过LC滤波电路与FPGA通信连接形成放大接收支路，所述AD8616运算放大器LC滤波电路与LC滤波电路通信连接形成检波接收支路；发射电路由FPGA、LC滤波电路以及第二天线依次穿接组成。
所述专用RFID并行晶圆测试系统的进一步设计在于，所述第二天线与发射电路的端口接有匹配电容，使该端口谐振点为13.56M。
所述专用RFID并行晶圆测试系统的进一步设计在于，所述检波电路主要由BAT54S检波二极管与滤波电路连接组成。
所述专用RFID并行晶圆测试系统的进一步设计在于，所述上位机验证平台通过向被测芯片发送精确的测试激励，以验证芯片的正确性和发现设计中深层次的设计缺陷。
如上述任一项所述的专用RFID并行晶圆测试系统的验证方法，包括如下步骤：
1）验证平台启动复位后，由激励产生器通过编写的随机激励约束，产生测试激励，
2）对产生的测试激励检查，是否为期望的有效测试激励，如果不是，则重新产生，否则将测试激励送给事务处理器，
3）将测试激励设置为命令帧，激励的序列个数减去1，当所述序列个数不小于1时，判定为为场景测试，还需要继续产生激励，于是激励产生器将会继续产生测试激励，并送给事务处理器建模。否则检验器将会做响应检查；
4）响应检查中如果发现错误，验证平台将会记录激励，并形成波形，产生Bug日志文件，待Bug修复后重新验证；如果检验器检验正确无误，验证平台将会自动收集验证结果，形成验证日志文件，并收集覆盖率，产生覆盖率报告；
5）对覆盖率报告进行分析，如果覆盖率没有满足要求，则根据报告中未覆盖的边界条件，修改激励约束，以增加测试用例，并继续验证，直到得到满意的覆盖率，验证结束。
所述专用RFID并行晶圆测试系统的验证方法的进一步设计在于，所述步骤5）中覆盖率报告中的覆盖率包含了语句覆盖率和分支覆盖率，语句覆盖率指的是设计代码语句被执行过占总代码语句数的比例，分支覆盖率表示布尔表达式是否在真和假的情况下各执行一次。
本发明的有益效果：
本发明的专用RFID并行晶圆测试系统通过并行化的设计提高了测试效率，节约了测试时间，降低了测试成本。
本发明提供的以覆盖率驱动激励产生算法的验证平台及验证方法，与传统验证平台相比，具备更高的层次化。同时，本文所提出的验证技术给准确判定验证的完备性提供了一个有效的衡量标准。所以，所设计的验证平台采用的验证技术，可以大幅度的提高验证工作的效率和质量，为芯片的一次流片成功率提供了有力的保障。同时该验证技术，也可以为其它工程项目的验证提供很好的借鉴意义。
附图说明
图1是测试系统整体结构图。
图2是测试电路的电路图。
图3是发射电路的电路图。
图4是接收滤波电路的电路图。
图5是相邻通道的解调数据示意图。
图6是上位机逻辑流程图。
图7是验证方法的流程图。
图8是上位机验证平台的模块示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1、图2，本实施例的专用RFID并行晶圆测试系统，基于ISO/IEC 15693协议，包括: 设有第一天线的16通道垂直探针卡、含有FPGA的测试电路以及上位机验证平台。16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；测试电路，测试电路内设有第二天线，FPGA用内部时钟产生数字基带信号和载频信号，将载频信号进行调制后输出，并经第二天线发出；第二天线接收被测芯片的反馈信号，并将反馈信号进行处理后输出对应的控制指令；上位机验证平台，接收结果数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证。探针台，根据指令进行测试操作，完成机械移动，并根据结果数据完成二进制值的写入，直至测试完成，获得整个晶圆map图。
测试机严格模拟芯片实际的工作状态，即采用天线耦合的方式来对DUT进行测试。该方法在单通道测试时没有任何问题，而在16通道并行测试中由于相邻通道距离过近会导致一个天线上会感应到多个DUT的返回信号，导致干扰。为了解决该问题本实施例将天线分别装在独立的屏蔽金属壳体中。
也可以在高频信号线IO口接匹配电容，使IO口的谐振点为13.56M。在此改进后测得S11参数达到1.331，大幅度减少信号回弹。高频信号线IO口为第二天线与发射电路间的端口。
另一方面，对由于射频线从壳体中穿出而泄露的少部分射频信号，补救措施是基于ISO/IEC 15693协议对解调出的副载波信号进行位判断，因为标签返回的信息采用曼彻斯特编码，每位数据（1bit）含有8个频率为423kHz占空比为1:1的脉冲和18.88μs的非调制时间，如果干扰存在，一般会在非调制时间内会出现小于8个的423 kHz毛刺。所以如果在1bit的半周期内423kHz的脉冲数目小于8个则判定为干扰信号，解码出来在FPGA里给它人为设成低电平。基于上述的设想，FPGA在解码时可以进一步滤除相邻通道的干扰。如图5为相邻2个通道经过FPGA解调后的数字信号，由图可知，相邻通道数据并没有发生干扰，都为独立的423kHz信号，说明抗干扰措施有效。
本实施例的FPGA采用Cyclone IV系列EP4CE15F17C8N芯片。
如图3、图4，测试电路还包括发射电路与接收滤波电路，发射电路，AD8616运算放大器、LC滤波电路以及检波电路连接组成；AD8616运算放大器通过LC滤波电路与FPGA通信连接形成放大接收支路。AD8616运算放大器LC滤波电路与LC滤波电路通信连接形成检波接收支路；发射电路由FPGA、LC滤波电路以及第二天线依次穿接组成。
进一步的，检波电路主要由BAT54S检波二极管与滤波电路连接组成。
本实施例的上位机验证平台通过向被测芯片发送精确的测试激励，以验证芯片的正确性和发现设计中深层次的设计缺陷。上位机采用C++编程，并且使用MFC编写良好的用户界面，如图6，上位机逻辑流程具体如下：
①测试机上电，系统复位，测试机与探针台收到上位机发来的初始化命令，进行初始化。②在测试机程序文件夹相应位置放入测试向量文件，测试机初始化相关寄存器、SRAM；③将晶圆放置进探针台的专用容器里，探针台检测到晶圆后自动对准晶圆上DUT的起始位置，并将16通道探卡针头与DUT的焊垫进行物理接触。
Figure 68890DEST_PATH_IMAGE002
点击上位机软件的测试开始按钮，上位机发送测试命令到测试机，测试机开始工作。同时上位机通过GPIB数据接口把测试机的实时状态数据传输至探针台并在探针台上显示。
Figure DEST_PATH_IMAGE004
测试机将实时完成的测试结果返回至上位机，上位机接收到数据将其转化成BIN值传输给探针台，探针台将其转化成WaferMap并在显示屏上实时显示。
Figure DEST_PATH_IMAGE006
当整片晶圆进行完BIN值标记生成完整Wafer Map时，测试机向上位机返回测试完成信号并将完整Wafer Map显示在显示屏上。
如图7，根据上述专用RFID并行晶圆测试系统，本实施例提供了一种用于验证被测芯片可行性的验证方法，包括如下步骤：
1）验证平台启动复位后，由激励产生器通过编写的随机激励约束，产生测试激励。
2）对产生的测试激励检查，是否为期望的有效测试激励，如果不是，则重新产生，否则将测试激励送给事务处理器。
3）将测试激励设置为命令帧，激励的序列个数减去1，当序列个数不小于1时，判定为为场景测试，还需要继续产生激励，于是激励产生器将会继续产生测试激励，并送给事务处理器建模。否则检验器将会做响应检查。
4）响应检查中如果发现错误，验证平台将会记录激励，并形成波形，产生Bug日志文件，待Bug修复后重新验证；如果检验器检验正确无误，验证平台将会自动收集验证结果，形成验证日志文件，并收集覆盖率，产生覆盖率报告。
5）对覆盖率报告进行分析，如果覆盖率没有满足要求，则根据报告中未覆盖的边界条件，修改激励约束，以增加测试用例，并继续验证，直到得到满意的覆盖率，验证结束。
进一步的，步骤5）中覆盖率报告中的覆盖率包含了语句覆盖率和分支覆盖率，语句覆盖率指的是设计代码语句被执行过占总代码语句数的比例，分支覆盖率表示布尔表达式是否在真和假的情况下各执行一次。
所以，当块覆盖率为100%时，说明所有的设计代码都被执行过了。如果没有达到100%，则可以通过覆盖率报告，查看哪些代码语句或者哪些分支情况没有被执行过，以此来完善测试激励，验证边界条件。上图报告中块覆盖率为98%，接近100%。
本实施例中，表达式（expression）覆盖率用来检查布尔表达式验证的充分性。如if(chk_lock_en || easardmode_en)判断条件中，两个变量为真和假均被执行过，这样，它的覆盖率就为100%。在报告中，可以看到表达式覆盖率较其它几项偏低，因为有许多情况在芯片的工作当中根本无法遇到，所以表达式覆盖率很难进一步提高，但是对于芯片设计的功能来说，已经完全得到验证。
翻转（toggle）覆盖率指的是设计中的寄存器0和1的跳变情况，只有双向均做了跳变，覆盖率才达到100%。从报告中可以看出，翻转覆盖率也达到了较高的水平。
状态机（fsm）覆盖率用于统计在验证过程中状态机发生了哪些跳转，这种分析可以防止某些状态在整个验证过程中从未发生跳转，从而造成设计隐患。从报告中可以看出，状态机覆盖率为100%，状态机得到了充分验证。
本实施例提供的以覆盖率驱动激励产生算法的验证平台，与传统验证平台相比，具备更高的层次化。同时，本文所提出的验证技术给准确判定验证的完备性提供了一个有效的衡量标准。所以，所设计的验证平台采用的验证技术，可以大幅度的提高验证工作的效率和质量，为芯片的一次流片成功率提供了有力的保障。同时该验证技术，也可以为其它工程项目的验证提供很好的借鉴意义。
以上，仅为本发明较佳的具体实施方式，但本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其本发明构思加以等同替换或改变，都涵盖在本发明的保护范围之内。

Claims (8)

1.一种专用RFID并行晶圆测试系统，基于ISO/IEC 15693协议，其特征在于，包括：
设有第一天线的16通道垂直探针卡，与被测芯片物理接触，输出被测芯片的反馈信号；
含有FPGA的测试电路，测试电路内设有第二天线，所述FPGA用内部时钟产生数字基带信号和载频信号，将所述载频信号进行调制后输出，并经所述第二天线发出；第二天线接收被测芯片的反馈信号，并将所述反馈信号进行处理后输出对应的控制指令；
上位机验证平台，接收经处理后的数据进行显示、储存，并将数据与指令发送到探针台；并对被测芯片的数字电路部分进行一次性的仿真验证；
探针台，根据所述指令进行测试操作，完成机械移动，并根据所述经处理后的数据完成二进制值的写入，直至测试完成，获得整个晶圆map图；
所述测试电路还包括发射电路与接收滤波电路，所述发射电路由AD8616运算放大器、LC滤波电路以及检波电路连接组成；所述AD8616运算放大器通过LC滤波电路与FPGA通信连接形成放大接收支路，所述AD8616运算放大器LC滤波电路与LC滤波电路通信连接形成检波接收支路；发射电路由FPGA、LC滤波电路以及第二天线依次穿接组成。
2.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于，所述天线分别装在独立的屏蔽金属壳体中。
3.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于所述FPGA采用Cyclone IV系列EP4CE15F17C8N芯片。
4.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于，所述第二天线与发射电路的端口接有匹配电容，使该端口谐振点为13.56M。
5.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于所述检波电路主要由BAT54S检波二极管与滤波电路连接组成。
6.根据权利要求1所述的专用RFID并行晶圆测试系统，其特征在于所述上位机验证平台通过向被测芯片发送精确的测试激励，以验证芯片的正确性和发现设计中深层次的设计缺陷。
7.如权利要求1-6任一项所述的专用RFID并行晶圆测试系统的验证方法，其特征在于包括如下步骤：
1）验证平台启动复位后，由激励产生器通过编写的随机激励约束，产生测试激励，
2）对产生的测试激励检查，是否为期望的有效测试激励，如果不是，则重新产生，否则将测试激励送给事务处理器，
3）将测试激励设置为命令帧，激励的序列个数减去1，当所述序列个数不小于1时，判定为为场景测试，还需要继续产生激励，于是激励产生器将会继续产生测试激励，并送给事务处理器建模，否则检验器将会做响应检查；
4）响应检查中如果发现错误，验证平台将会记录激励，并形成波形，产生Bug日志文件，待Bug修复后重新验证；如果检验器检验正确无误，验证平台将会自动收集验证结果，形成验证日志文件，并收集覆盖率，产生覆盖率报告；
5）对覆盖率报告进行分析，如果覆盖率没有满足要求，则根据报告中未覆盖的边界条件，修改激励约束，以增加测试用例，并继续验证，直到得到满意的覆盖率，验证结束。
8.根据权利要求7所述的专用RFID并行晶圆测试系统的验证方法，其特征在于所述步骤5）中覆盖率报告中的覆盖率包含了语句覆盖率和分支覆盖率，语句覆盖率指的是设计代码语句被执行过占总代码语句数的比例，分支覆盖率表示布尔表达式是否在真和假的情况下各执行一次。
CN201710060578.XA 2017-01-25 2017-01-25 专用rfid并行晶圆测试系统及验证方法 Expired - Fee Related CN106952838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710060578.XA CN106952838B (zh) 2017-01-25 2017-01-25 专用rfid并行晶圆测试系统及验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710060578.XA CN106952838B (zh) 2017-01-25 2017-01-25 专用rfid并行晶圆测试系统及验证方法

Publications (2)

Publication Number Publication Date
CN106952838A CN106952838A (zh) 2017-07-14
CN106952838B true CN106952838B (zh) 2020-04-07

Family

ID=59465394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710060578.XA Expired - Fee Related CN106952838B (zh) 2017-01-25 2017-01-25 专用rfid并行晶圆测试系统及验证方法

Country Status (1)

Country Link
CN (1) CN106952838B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109948768B (zh) * 2019-03-13 2022-04-01 楚天龙股份有限公司 一种电子证照的芯片初始化生产方法
CN110138465A (zh) * 2019-06-04 2019-08-16 山东华翼微电子技术股份有限公司 一种非接触卡芯片测试装置、测试方法及非接触卡芯片
CN113485157B (zh) * 2021-07-01 2023-04-07 杭州加速科技有限公司 晶圆仿真测试方法、装置及晶圆测试方法
CN114153175A (zh) * 2022-02-10 2022-03-08 南京宏泰半导体科技有限公司 一种基于gpib通讯扩展的半导体测试装置
CN114546964B (zh) * 2022-04-25 2022-07-12 南京品微智能科技有限公司 半导体先进封装晶圆图谱自动化管理系统及方法
CN115629299B (zh) * 2022-12-19 2023-03-17 柯泰光芯(常州)测试技术有限公司 一种实现隔离开尔文测试的半导体芯片测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202841A (en) * 1989-07-14 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Layout pattern verification system
CN105656712A (zh) * 2015-12-22 2016-06-08 山东大学 一种基于zynq的rfid协议一致性测试平台及其工作方法
CN106019125A (zh) * 2016-07-18 2016-10-12 南通大学 32通道低频rfid晶圆测试系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202841A (en) * 1989-07-14 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Layout pattern verification system
CN105656712A (zh) * 2015-12-22 2016-06-08 山东大学 一种基于zynq的rfid协议一致性测试平台及其工作方法
CN106019125A (zh) * 2016-07-18 2016-10-12 南通大学 32通道低频rfid晶圆测试系统及方法

Also Published As

Publication number Publication date
CN106952838A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN106952838B (zh) 专用rfid并行晶圆测试系统及验证方法
CN109145579A (zh) 智能网联汽车信息安全认证测试方法和系统
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN102539970A (zh) Rfid设备测试方法及系统
CN104914845B (zh) 一种基于工控机的车身控制器故障测试方法和系统
CN112069074A (zh) 一种基于uvm的rfid标签芯片验证装置
CN1447922A (zh) 智能卡和识别设备等的测试系统
CN104811524B (zh) 一种终端射频性能测试方法及其装置
CN107018523A (zh) Wifi模块测试方法及装置
CN104237766B (zh) 芯片测试方法和装置
CN105095088A (zh) 基于uiautomator测试框架的计算器自动化测试方法和测试系统
CN103198341A (zh) Rfid标签芯片验证系统及验证方法
CN101706863A (zh) 一种测试rfid阅读器接收灵敏度的方法、设备及其阅读器
CN104569794A (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN108460304A (zh) 车辆所处车道判别方法及系统、数据处理设备
CN110427962A (zh) 一种测试方法、电子设备及计算机可读存储介质
CN108712751A (zh) 一种物联网终端通信检测方法、系统及装置
CN107728045A (zh) 基于Ultra‑Flex的FPGA测试方法
CN107465915A (zh) 一种故障检测装置及系统
CN105093096B (zh) 一种fpga的测试装置
CN109032956A (zh) 一种接口测试方法及装置
CN116663490A (zh) 一种异步存储芯片的验证方法、平台、装置及介质
CN103108063A (zh) Rfid-sim卡的测试系统及方法
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
CN111190786A (zh) 基于uvm的测试构架、测试平台及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200407

Termination date: 20220125

CF01 Termination of patent right due to non-payment of annual fee