CN106950770A - 阵列基板及其制造方法和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、阵列基板的制造方法和具有此阵列基板的显示装置。阵列基板的显示区域设置有像素阵列，像素阵列包括多个以矩阵方式排布的像素单元，相邻两个像素单元之间的区域为暗区；阵列基板包括栅极驱动电路和源级驱动电路，源级驱动电路包括数据线，栅极驱动电路包括栅极线、信号线、电压线和COM线，数据线与栅极线均设置于暗区，COM线包括至少一条线，COM线、信号线、和电压线三类线中至少有一条线设置于暗区，且三类线中设置于暗区的线与栅极线、与数据线均处于不同金属薄膜层。这样的走线设置减小了边框宽度，同时不会与暗区原有的线发生冲突，不会影响显示效果，也能够适用于高分别率的LCD装置。

Description

阵列基板及其制造方法和显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种阵列基板、此阵列基板的制造方法和具有此阵列基板的显示装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)，由于其具有机身轻薄、耗能少、工作电压低且无辐射等优点，在计算机屏幕、电视机屏幕、移动数字电话等领域得到了广泛的应用。

随着液晶显示技术的不断发展，人们为了追求更好的视觉体验，对显示装置的超窄边框要求越来越高。超窄边框也就是通过进一步压缩边框区域的宽度以实现有效显示区域(Active Area，AA)面积进一步扩大。超窄边框的要求对LCD装置的设计和制造提出了更高的挑战。

在LCD装置的设计中，要在LCD装置的阵列基板的周边边框区域设置栅极驱动电路，通过栅极驱动电路产生的扫描信号使得LCD装置实现显示扫描。而栅极驱动电路需要多个信号的驱动才能产生扫描信号，所以相应地在边框区域需要配套设置多条信号线来提供用于驱动的信号，同时，在边框区域还需要提供电压线(包括VGH和VGL)以及COM线，因此，需要较大的边框区域的面积来设置栅极驱动电路，这就使得LCD装置很难实现超窄边框。

现有显示装置的设计中，如图1所示，栅极驱动电路的栅极线101一般采用第一层金属布线，栅极驱动电路的信号线102、VGH线103、VGL线104及COM线105一般采用第二层金属布线，并且信号线102、VGH线103、VGL线104及COM线105均与栅极驱动电路中的TFT器件106并排分布。图2为现有显示装置中电路排布截面图，11为显示区，12为非显示区。考虑到loading问题，单根信号线102的线宽至少大于5μm，同时信号线102之间的空隙也需要大于4μm，所以在布线时，包括多根信号线102的信号线区的宽度一般会大于50μm。另外，考虑到电阻问题，VGH线和VGL线的线宽一般会大于20μm，COM线的线宽一般大于会40μm。而按照超窄边框的边框宽度至多为100μm的要求，再考虑到切割精度±50μm，那么就要求栅极驱动电路的宽度则不能超过50μm。按照上述显示装置设计方式，LCD装置是不可能实现超窄边框的。

为了尽可能地减小LCD装置的边框宽度，现有技术中提出一种改进型的显示装置设计方式，其中，将阵列基板的AA区中的部分像素单元的宽度减小，由此节省出一定的空间来，增大两个像素单元之间的暗区，在两个像素单元之间的形成用于设置至少一条栅极驱动电路信号线的布线区域，从而将至少一条信号线由边框区域移至AA区的该布线区域，实现边框区域面积的减小。

但是，在上述改进型的显示装置设计方式中，AA区中各个像素单元的宽度不一致，该不一致会影响到整个显示装置显示的均一性，使LCD装置的显示效果变差。此外，对于两个像素单元之间的暗区还设置数据线的高分辨率LCD装置而言，无法同时在一个暗区并行设置数据线和信号线两条线，因而上述改进型的显示装置设计方式对于高分辨率LCD装置也不适用。

综上，提供一种阵列基板及其制造方法和显示装置，是本领域亟待解决的问题。

发明内容

有鉴于此，本发明提供了一种阵列基板及其制造方法和显示装置，解决了现有技术中在减小显示装置边框宽度时使显示装置的显示效果变差的技术问题。

为了解决上述技术问题，本发明提出一种阵列基板，该阵列基板的显示区域设置有像素阵列，所述像素阵列包括多个以矩阵方式排布的像素单元，相邻两个所述像素单元之间的区域为暗区；所述阵列基板包括栅极驱动电路和源级驱动电路，所述源级驱动电路包括数据线，所述栅极驱动电路包括栅极线、信号线、电压线和COM线，所述数据线与所述栅极线均设置于所述暗区，其特征在于，所述COM线包括至少一条线，所述COM线、所述信号线、和所述电压线三类线中至少有一条线设置于所述暗区，且所述三类线中设置于所述暗区的线与所述栅极线、与所述数据线均处于不同金属薄膜层。

进一步地，所述信号线设置于所述阵列基板的边框区域，所述边框区域包围所述显示区域，所述COM线的全部线或部分线和/或所述电压线设置于所述暗区。

进一步地，所述阵列基板由下到上依次包括第一金属薄膜层、第一绝缘层、第二金属薄膜层、第二绝缘层和第三金属薄膜层；所述栅极线位于所述第一金属薄膜层，所述信号线和所述数据线位于所述第二金属薄膜层，设置于所述暗区的所述COM线和设置于所述暗区的所述电压线均位于所述第三金属薄膜层。

进一步地，所述栅极驱动电路包括位于所述边框区域的薄膜晶体管，所述薄膜晶体管的第一电极位于所述第一金属薄膜层，所述薄膜晶体管的第二电极位于所述第二金属薄膜层；当所述电压线设置于所述暗区时，所述第一金属薄膜层还设置有用于连接所述电压线与所述第二电极的连接线，所述电压线通过第一过孔与所述连接线电连接，所述连接线通过第二过孔与所述第二电极电连接。

进一步地，所述COM线包括第一子COM线和第二子COM线，所述第一子COM线设置于所述阵列基板的边框区域且位于所述第二金属薄膜层，所述第二子COM线设置于所述暗区，同时，所述第二子COM线由所述暗区延伸至所述第一子COM线的上方且在所述延伸的方向上不超过所述第一子COM线的宽度，所述第一子COM线通过第三过孔与所述第二子COM线电连接。

进一步地，所述阵列基板还包括像素电极和公共电极，所述COM线全部设置于所述暗区，所述COM线通过第四过孔与所述公共电极电连接。

进一步地，设置于所述暗区的每条所述COM线、设置于所述暗区的每条所述信号线和设置于所述暗区的每条所述电压线覆盖一列或多列所述像素单元周围的暗区。

为了解决上述技术问题，本发明还提出一种阵列基板的制造方法，该制造方法包括：在所述阵列基板的显示区域确定包括多个以矩阵方式排布的像素单元以得到像素阵列，其中，相邻两个所述像素单元之间的区域为暗区；在所述阵列基板上布置栅极驱动电路的电子器件电路部分和源级驱动电路的电子器件电路部分，其中，所述源级驱动电路包括数据线，所述栅极驱动电路包括栅极线、信号线、电压线和COM线，所述COM线包括至少一条线；将所述数据线和所述栅极线设置于所述暗区；以及将所述COM线、所述信号线和所述电压线三类线中至少一条线设置于所述暗区，且所述COM线、所述信号线和所述电压线三类线中设置于所述暗区的线与所述栅极线、与所述数据线均处于不同金属薄膜层。

进一步地，将所述COM线、所述信号线和所述电压线三类线中至少一条线设置于所述暗区的步骤具体为：将所述COM线的全部线或部分线和/或所述电压线设置于所述暗区；所述方法还包括：将所述信号线设置于所述阵列基板的边框区域，所述边框区域包围所述显示区域。

进一步地，所述阵列基板由下到上依次包括第一金属薄膜层、第一绝缘层、第二金属薄膜层、第二绝缘层和第三金属薄膜层；在所述暗区设置所述数据线和所述栅极线的步骤具体为：将所述栅极线设置于所述暗区内的所述第一金属薄膜层，将所述数据线设置于所述暗区内的所述第二金属薄膜层；将所述COM线的全部线或部分线和/或所述电压线设置于所述暗区的步骤具体为：将所述COM线的全部线或部分线和/或所述电压线设置于所述暗区内的所述第三金属薄膜层；将所述信号线设置于所述边框区域的步骤具体为：将所述信号线设置于所述边框区域内的所述第二金属薄膜层。

进一步地，所述栅极驱动电路包括位于所述边框区域的薄膜晶体管，所述方法还包括：将所述薄膜晶体管的第一电极设置于所述边框区域内的所述第一金属薄膜层，将所述薄膜晶体管的第二电极设置于所述边框区域内的所述第二金属薄膜层；当所述电压线设置于所述暗区时，所述方法还包括：在所述暗区内的所述第一金属薄膜层形成用于连接所述电压线与所述第二电极的连接线；通过第一过孔使所述电压线与所述连接线电连接；通过第二过孔使所述连接线与所述第二电极电连接。

进一步地，所述COM线包括第一子COM线和第二子COM线；所述方法还包括：将所述第一子COM线设置于所述边框区域内的所述第二金属薄膜层；将所述COM线的部分线设置于所述暗区内的所述第三金属薄膜层的步骤具体为：将所述第二子COM线设置于所述暗区且由所述暗区延伸至所述第一子COM线的上方的所述第三金属薄膜层，其中，在所述延伸的方向上，所述第二子COM线不超过所述第一子COM线的宽度；所述方法还包括：通过第三过孔使所述第二子COM线所述第一子COM线电连接。

进一步地，所述阵列基板还包括像素电极和公共电极，所述COM线设置于所述暗区，所述方法还包括：通过第四过孔使所述COM线与所述公共电极电连接。

进一步地，设置于所述暗区的所述信号线、所述电压线和所述COM线中的每条线覆盖一列或多列所述像素单元周围的暗区。

为了解决上述技术问题，本发明还提供了一种包括上述阵列基板的显示装置。

与现有技术相比，本发明的阵列基板及其制造方法和显示装置，实现了如下的有益效果：

(1)将栅极驱动电路中的COM线、信号线和电压线三类线中的至少一条线设置于显示区域内像素单元之间的暗区，与现有技术中将上述三类线均设置于边框相比，减小了边框的宽度，同时设置于暗区的线与暗区内原有的栅极线、与暗区内原有的数据线均处于不同金属薄膜层，设置于暗区的线不会与栅极线、数据线的走线位置发生冲突，无需更改暗区宽度，因此，不会影响显示装置的显示效果，因而，也能够适用于高分别率的LCD装置。

(2)进一步地，将信号线设置于边框区域，将COM线的全部线或部分线和/或电压线设置于暗区，与现有技术中将上述三类线均设置于边框相比，即能够减小边框宽度，而且能够避免将传输脉冲信号的信号线设置于暗区时，出现对其他线路产生干扰的问题。

(3)进一步地，与现有技术相比，在两层金属薄膜层结构的阵列基板中，增设第三金属薄膜层，当COM线或电压线设置于暗区时，通过第三金属薄膜层完成走线，对其他层的栅极线、信号线和数据线均无影响，制造工艺简单。

(4)进一步地，在电压线设置于暗区时，为了实现电压线与薄膜晶体管的第二电极之间的连接，在第一金属薄膜层设置连接线，通过过孔的方式使连接线与电压线和薄膜晶体管的第二电极分别电连接，从而实现电压线与薄膜晶体管的第二电极之间的连接。这样的设置减小了边框的同时，保证对暗区的其他结构无影响。

(5)进一步地，与现有技术相比，首先将边框区域的COM线变短，也即第一子COM线，然后在暗区设置第二子COM线，并将两部分子COM线通过过孔的方式电连接，从而既能够减小边框，又能够保证COM线的电阻要求，同时，在第三金属薄膜层增设的第二子COM线后，对暗区的其他结构无影响，工艺简单。

(6)进一步地，将全部COM线都设置于暗区，并使COM线与公共电极连接，对于COM线来讲，最大程度的减小边框。

(7)进一步，设置于暗区的COM线、信号线和电压线覆盖一列或几列像素，可灵活设置。

当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1为现有显示装置中电路排布平面示意图；

图2为现有显示装置中阵列基板截面图；

图3为本发明实施例提供的阵列基板平面示意图；

图4为本发明实施例提供的阵列基板的一个实施方式的截面示意图；

图5为本发明实施例提供的阵列基板的另一个实施方式的截面示意图；

图6为本发明实施例提供的阵列基板的又一个实施方式的截面示意图；

图7为本发明实施例所提供的阵列基板的制作方法流程示意图；

图8为本发明实施例所提供的阵列基板膜层制作流程图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

本实施例提供一种阵列基板，图3是本实施例提供的阵列基板平面示意图，阵列基板200的显示区域设置有像素阵列，像素阵列包括多个以矩阵方式排布的像素单元2001，相邻两个所述像素单元2001之间的区域为暗区2002(为了示意只标出阵列基板的部分像素单元和暗区)；阵列基板包括栅极驱动电路和源级驱动电路，源级驱动电路包括数据线，栅极驱动电路包括栅极线、信号线、电压线和COM线，数据线与栅极线均设置于暗区，本实施例提供的阵列基板的COM线包括至少一条线，COM线、信号线、电压线三类线中至少有一条线设置于暗区，且三类线中设置于暗区的线与栅极线、与数据线均处于不同金属薄膜层。本实施例中，将COM线、信号线、电压线三类线中至少有一条线设置于暗区，能够实现边框区域减小的效果，同时，增设于暗区的线与栅极线和数据线均处于不同层，不会与栅极线、数据线的走线位置发生冲突，无需更改暗区宽度，因此，不会影响显示装置的显示效果，因而，也能够适用于高分别率的LCD装置。

在一些可选的实施方式中，信号线设置于阵列基板的边框区域，该边框区域包围显示区域，COM线的全部线或部分线和/或电压线设置于暗区。由于信号线提供的脉冲信号产生的电场可能会对已经设置于暗区的栅极线和数据线产生干扰，而COM线和电压线不会对已经设置于暗区的栅极线和数据线产生干扰，所以将信号线固定设置于阵列基板的边框区域，COM线的全部线或部分线和/或电压线设置于暗区，能够在不产生互相干扰的同时减小边框宽度。

进一步地，在一些可选的实施方式中，阵列基板由下到上依次包括第一金属薄膜层、第一绝缘层、第二金属薄膜层、第二绝缘层和第三金属薄膜层；栅极线位于第一金属薄膜层，信号线和数据线位于第二金属薄膜层，设置于暗区的COM线和设置于暗区的电压线均位于第三金属薄膜层。COM线和电压线通过第三金属薄膜层完成走线，对其他层的栅极线、数据线和信号线均无影响，膜层制作工艺简单。

具体地，图4是本发明提供的阵列基板的一个可选的实施方式的截面示意图。阵列基板具有显示区域21和非显示区域22。栅极驱动电路包括位于边框区域的薄膜晶体管206，薄膜晶体管206的第一电极2061位于第一金属薄膜层，该第一电极可为栅极；薄膜晶体管206的第二电极2062位于第二金属薄膜层，该第二电极相应为源级或漏极。该实施例中信号线202设置于边框区位于第二金属薄膜层，电压线207可以为VGH和/或VHL，电压线207设置于暗区位于第三金属薄膜层，第一金属薄膜层还设置有用于连接电压线207与第二电极2062的连接线208，电压线207通过第一过孔209与连接线208电连接，连接线208通过第二过孔210与第二电极2062电连接。

图5为本发明实施例提供的阵列基板的另一个可选实施方式截面示意图。阵列基板具有显示区域21和非显示区域22。信号线202设置于边框区位于第二金属薄膜层，COM线包括第一子COM线2051和第二子COM线2052，第一子COM线2051设置于阵列基板的边框区域且位于第二金属薄膜层，第二子COM线2052设置于暗区，位于第三金属薄膜层，同时，第二子COM线2052由暗区延伸至第一子COM线2051的上方且在延伸的方向上不超过第一子COM线2051的宽度，第一子COM线2051通过第三过孔211与第二子COM线电连接。

在另一种可选实施方式中，将电压线设置于暗区位于第三金属薄膜层，同时，将第一子COM线设置于阵列基板的边框区域且位于第二金属薄膜层，第二子COM线设置于暗区位于第三金属薄膜层。两部分子COM线通过过孔的方式电连接，减小边框宽度的同时满足COM线的电阻要求，设置在第三金属膜层的第二子COM线对暗区的其他结构无影响，工艺简单。

图6为本发明实施例提供的阵列基板的另一个实施方式的截面示意图。阵列基板还包括像素电极213和公共电极214，COM线205全部设置于暗区位于第三金属薄膜层，COM线205通过第四过孔215与公共电极214电连接。

在另一种可选实施方式中，将电压线设置于暗区位于第三金属薄膜层，同时，将COM线设置于暗区位于第三金属薄膜层，且COM线与公共电极电连接。将全部COM线设置于暗区，对于COM线来讲，最大程度的减小边框。

需要说明的是，在一些可选的实施方式中，设置于暗区的每条COM线、设置于暗区的每条信号线和设置于暗区的每条电压线覆盖一列或多列像素单元周围的暗区。

在一些可选的实施方式中，设置于暗区的每条COM线、设置于暗区的每条信号线和设置于暗区的每条电压线可设置于靠近边框位置的暗区，也可设置于其他位置的暗区，本申请对设置上述三类线的暗区位置不做限定。现有液晶显示面板的种类有TN型、VA型、IPS型等，需要说明的是，本发明各实施例的图中所示阵列基板截面图是以IPS型为例，但本发明实施例的实施方式不限于IPS型液晶显示面板。

以上为本发明提供的阵列基板的实施例说明，以下就上述阵列基板的制作方法进行介绍，本领域技术人员在理解本发明技术方案时，关于阵列基板的实施例和关于阵列基板的制作方法的实施例，可相互参考。

本发明实施例还提供一种阵列基板的制作方法，图7为本实施例所提供的阵列基板的制作方法流程示意图。本实施例所述的制作方法用于制备上述实施例中所述的阵列基板。该制作方法包括如下步骤：

步骤1101、在阵列基板的显示区域确定包括多个以矩阵方式排布的像素单元以得到像素阵列，其中，相邻两个所述像素单元之间的区域为暗区；

步骤1102、在阵列基板上布置栅极驱动电路的电子器件电路部分和源级驱动电路的电子器件电路部分，其中，源级驱动电路包括数据线，栅极驱动电路包括栅极线、信号线、电压线和COM线，COM线包括至少一条线；将数据线和栅极线设置于所述暗区；将COM线、信号线和电压线三类线中至少一条线设置于暗区，且COM线、信号线和电压线三类线中设置于暗区的线与栅极线、与数据线均处于不同金属薄膜层。

在一些可选的实施方式中，步骤1102中设置于暗区的信号线、电压线和COM线中的每条线覆盖一列或多列像素单元周围的暗区。

在一些可选的实施方式中，步骤1102中设置于暗区的信号线、电压线和COM线中的每条线位于靠近边框区域位置的暗区。

在一些可选的实施方式中，步骤1102包括：将COM线的全部线或部分线和/或电压线设置于暗区；将信号线设置于边框区域。由于信号线提供的脉冲信号产生的电场可能会对已经设置于暗区的栅极线和数据线产生干扰，而COM线和电压线不会对已经设置于暗区的栅极线和数据线产生干扰，所以将信号线固定设置于阵列基板的边框区域，COM线的全部线或部分线和/或电压线设置于暗区，能够在不产生互相干扰的同时减小边框宽度。

在一些可选的实施方式中，在阵列基板由下到上依次设置第一金属薄膜层、第一绝缘层、第二金属薄膜层、第二绝缘层和第三金属薄膜层时，该阵列基板膜层制作流程图如图8所示，其中，在制作第一金属薄膜层时，将栅极线设置于暗区内的第一金属薄膜层；在制作第二金属薄膜层时，将数据线设置于暗区内的第二金属薄膜层，将信号线设置于边框区域内的第二金属薄膜层；在制作第三金属薄膜层时，将COM线的全部线或部分线和/或电压线设置于暗区内的第三金属薄膜层。

进一步地，在第一种可选的实施例中，制作第三金属薄膜层时，仅将电压线设置于暗区内的第三金属薄膜层，将COM线仍然设置于边框区域。具体，对于栅极驱动电路包括薄膜晶体管的情况，在制作第一金属薄膜层时，将薄膜晶体管的第一电极设置于边框区域内的第一金属薄膜层，在制作第二金属薄膜层时，将薄膜晶体管的第二电极设置于边框区域内的第二金属薄膜层；同时，在制作第一金属薄膜层时，在暗区内的第一金属薄膜层形成用于连接电压线与第二电极的连接线；通过第一过孔使电压线与连接线电连接；通过第二过孔使连接线与第二电极电连接。

在第二种可选的实施例中，制作第三金属薄膜层时，仅将COM线的部分线设置于暗区内的第三金属薄膜层，将电压线仍然设置于边框区域。

具体，COM线包括第一子COM线和第二子COM线，在制作第二金属薄膜层时，将第一子COM线设置于边框区域内的第二金属薄膜层；在制作第三金属薄膜层时，将第二子COM线设置于暗区内的第三金属薄膜层，具体为：将第二子COM线设置于暗区且由暗区延伸至第一子COM线的上方的第三金属薄膜层，其中，在延伸的方向上，第二子COM线不超过第一子COM线的宽度；通过第三过孔使第二子COM线与第一子COM线电连接。

在第三种可选的实施例中，制作第三金属薄膜层时，仅将COM线设置于暗区内的第三金属薄膜层，将电压线仍然设置于边框区域。

具体，在制作第三金属薄膜层时，将COM线设置于暗区位于第三金属薄膜层，同时，在阵列基板上设置像素电极和公共电极，并通过第四过孔使COM线与公共电极电连接。

在第四种可选的实施例中，制作第三金属薄膜层时，将电压线和COM线的部分线设置于暗区内的第三金属薄膜层。具体各膜层的成型和各线的走线方式，参见上述第一种和第二种可选的实施例，此处不再赘述。

在第五种可选的实施例中，制作第三金属薄膜层时，将电压线和全部COM线设置于暗区内的第三金属薄膜层。具体各膜层的成型和各线的走线方式，参见上述第一种和第三种可选的实施例，此处不再赘述。

本发明实施例还提供了一种显示装置，该显示装置包括上述各实施方式中提供的任意一种阵列基板。或者，该显示装置中包括的阵列基板采用上述任意一种阵列基板的制作方法制成。

通过上述实施例可知，本发明的阵列基板及其制造方法和显示装置，达到了如下的有益效果：

(1)将栅极驱动电路中的COM线、信号线和电压线三类线中的至少一条线设置于显示区域内像素单元之间的暗区，与现有技术中将上述三类线均设置于边框相比，减小了边框的宽度，同时设置于暗区的线与暗区内原有的栅极线、与暗区内原有的数据线均处于不同金属薄膜层，设置于暗区的线不会与栅极线、数据线的走线位置发生冲突，无需更改暗区宽度，因此，不会影响显示装置的显示效果，因而，也能够适用于高分别率的LCD装置。

(2)进一步地，将信号线设置于边框区域，将COM线的全部线或部分线和/或电压线设置于暗区，与现有技术中将上述三类线均设置于边框相比，即能够减小边框宽度，而且能够避免将传输脉冲信号的信号线设置于暗区时，出现对其他线路产生干扰的问题。

(3)进一步地，与现有技术相比，在两层金属薄膜层结构的阵列基板中，增设第三金属薄膜层，当COM线或电压线设置于暗区时，通过第三金属薄膜层完成走线，对其他层的栅极线、信号线和数据线均无影响，制造工艺简单。

(4)进一步地，在电压线设置于暗区时，为了实现电压线与薄膜晶体管的第二电极之间的连接，在第一金属薄膜层设置连接线，通过过孔的方式使连接线与电压线和薄膜晶体管的第二电极分别电连接，从而实现电压线与薄膜晶体管的第二电极之间的连接。这样的设置减小了边框的同时，保证对暗区的其他结构无影响。

(5)进一步地，与现有技术相比，首先将边框区域的COM线变短，也即第一子COM线，然后在暗区设置第二子COM线，并将两部分子COM线通过过孔的方式电连接，从而既能够减小边框，又能够保证COM线的电阻要求，同时，在第三金属薄膜层增设的第二子COM线后，对暗区的其他结构无影响，工艺简单。

(6)进一步地，将全部COM线都设置于暗区，并使COM线与公共电极连接，对于COM线来讲，最大程度的减小边框。

(7)进一步，设置于暗区的COM线、信号线和电压线覆盖一列或几列像素，可灵活设置。

本领域内的技术人员应明白，本发明的实施例可提供为方法、装置、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况

下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种阵列基板，

所述阵列基板的显示区域设置有像素阵列，所述像素阵列包括多个以矩阵方式排布的像素单元，相邻两个所述像素单元之间的区域为暗区；

所述阵列基板包括栅极驱动电路和源级驱动电路，所述源级驱动电路包括数据线，所述栅极驱动电路包括栅极线、信号线、电压线和COM线，所述数据线与所述栅极线均设置于所述暗区，

其特征在于，所述COM线包括至少一条线，所述COM线、所述信号线、和所述电压线三类线中至少有一条线设置于所述暗区，且所述三类线中设置于所述暗区的线与所述栅极线、与所述数据线均处于不同金属薄膜层。

2.根据权利要求1所述的阵列基板，其特征在于，所述信号线设置于所述阵列基板的边框区域，所述边框区域包围所述显示区域，所述COM线的全部线或部分线和/或所述电压线设置于所述暗区。

3.根据权利要求2所述的阵列基板，其特征在于，

所述阵列基板由下到上依次包括第一金属薄膜层、第一绝缘层、第二金属薄膜层、第二绝缘层和第三金属薄膜层；

所述栅极线位于所述第一金属薄膜层，所述信号线和所述数据线位于所述第二金属薄膜层，设置于所述暗区的所述COM线和设置于所述暗区的所述电压线均位于所述第三金属薄膜层。

4.根据权利要求3所述的阵列基板，其特征在于，

所述栅极驱动电路包括位于所述边框区域的薄膜晶体管，所述薄膜晶体管的第一电极位于所述第一金属薄膜层，所述薄膜晶体管的第二电极位于所述第二金属薄膜层；

当所述电压线设置于所述暗区时，所述第一金属薄膜层还设置有用于连接所述电压线与所述第二电极的连接线，所述电压线通过第一过孔与所述连接线电连接，所述连接线通过第二过孔与所述第二电极电连接。

5.根据权利要求3或4所述的阵列基板，其特征在于，所述COM线包括第一子COM线和第二子COM线，所述第一子COM线设置于所述阵列基板的边框区域且位于所述第二金属薄膜层，所述第二子COM线设置于所述暗区，同时，所述第二子COM线由所述暗区延伸至所述第一子COM线的上方且在所述延伸的方向上不超过所述第一子COM线的宽度，所述第一子COM线通过第三过孔与所述第二子COM线电连接。

6.根据权利要求3或4所述的阵列基板，其特征在于，所述阵列基板还包括像素电极和公共电极，所述COM线全部设置于所述暗区，所述COM线通过第四过孔与所述公共电极电连接。

7.根据权利要求1所述的阵列基板，其特征在于，设置于所述暗区的每条所述COM线、设置于所述暗区的每条所述信号线和设置于所述暗区的每条所述电压线覆盖一列或多列所述像素单元周围的暗区。

8.一种阵列基板的制造方法，其特征在于，包括：

在所述阵列基板的显示区域确定包括多个以矩阵方式排布的像素单元以得到像素阵列，其中，相邻两个所述像素单元之间的区域为暗区；

在所述阵列基板上布置栅极驱动电路的电子器件电路部分和源级驱动电路的电子器件电路部分，其中，所述源级驱动电路包括数据线，所述栅极驱动电路包括栅极线、信号线、电压线和COM线，所述COM线包括至少一条线；

将所述数据线和所述栅极线设置于所述暗区；以及

将所述COM线、所述信号线和所述电压线三类线中至少一条线设置于所述暗区，且所述COM线、所述信号线和所述电压线三类线中设置于所述暗区的线与所述栅极线、与所述数据线均处于不同金属薄膜层。

9.根据权利要求8所述的阵列基板的制造方法，其特征在于，

将所述COM线、所述信号线和所述电压线三类线中至少一条线设置于所述暗区的步骤具体为：将所述COM线的全部线或部分线和/或所述电压线设置于所述暗区；

所述方法还包括：将所述信号线设置于所述阵列基板的边框区域，所述边框区域包围所述显示区域。

10.根据权利要求9所述的阵列基板的制造方法，其特征在于，

所述阵列基板由下到上依次包括第一金属薄膜层、第一绝缘层、第二金属薄膜层、第二绝缘层和第三金属薄膜层；

在所述暗区设置所述数据线和所述栅极线的步骤具体为：将所述栅极线设置于所述暗区内的所述第一金属薄膜层，将所述数据线设置于所述暗区内的所述第二金属薄膜层；

将所述COM线的全部线或部分线和/或所述电压线设置于所述暗区的步骤具体为：将所述COM线的全部线或部分线和/或所述电压线设置于所述暗区内的所述第三金属薄膜层；

将所述信号线设置于所述边框区域的步骤具体为：将所述信号线设置于所述边框区域内的所述第二金属薄膜层。

11.根据权利要求10所述的阵列基板的制造方法，其特征在于，

所述栅极驱动电路包括位于所述边框区域的薄膜晶体管，所述方法还包括：将所述薄膜晶体管的第一电极设置于所述边框区域内的所述第一金属薄膜层，将所述薄膜晶体管的第二电极设置于所述边框区域内的所述第二金属薄膜层；

当所述电压线设置于所述暗区时，所述方法还包括：在所述暗区内的所述第一金属薄膜层形成用于连接所述电压线与所述第二电极的连接线；通过第一过孔使所述电压线与所述连接线电连接；通过第二过孔使所述连接线与所述第二电极电连接。

12.根据权利要求10或11所述的阵列基板的制造方法，其特征在于，

所述COM线包括第一子COM线和第二子COM线；

所述方法还包括：将所述第一子COM线设置于所述边框区域内的所述第二金属薄膜层；

将所述COM线的部分线设置于所述暗区内的所述第三金属薄膜层的步骤具体为：将所述第二子COM线设置于所述暗区且由所述暗区延伸至所述第一子COM线的上方的所述第三金属薄膜层，其中，在所述延伸的方向上，所述第二子COM线不超过所述第一子COM线的宽度；

所述方法还包括：通过第三过孔使所述第二子COM线所述第一子COM线电连接。

13.根据权利要求10或11所述的阵列基板的制造方法，其特征在于，所述阵列基板还包括像素电极和公共电极，所述COM线设置于所述暗区，所述方法还包括：通过第四过孔使所述COM线与所述公共电极电连接。

14.根据权利要求8所述的阵列基板的制造方法，其特征在于，设置于所述暗区的所述信号线、所述电压线和所述COM线中的每条线覆盖一列或多列所述像素单元周围的暗区。

15.一种显示装置，其特征在于，包括权利要求1至7中任一项所述的阵列基板。