CN106940666B - 内存数据检测方法 - Google Patents

Abstract

本发明提供一种内存数据检测方法，由一处理芯片执行，该处理芯片电连接一外部内存，该处理芯片将一测试数据写入该外部内存，且读取该外部内存的测试数据，来检测写入该外部内存的该测试数据是否正确；若检测结果为不正确，则该处理芯片增加一重传计数值，且判断该重传计数值是否大于一上限次数值，若否，则该处理芯片清除该外部内存的测试数据；若检测结果为正确，则该处理芯片判断该重传计数值是否大于一下限次数值，若是，则该处理芯片记录一错误讯息，藉此实现对该外部内存的数据传输检测。

Description

内存数据检测方法

技术领域

本发明是有关于一种电子数据检测方法，特别是指一种内存数据检测方法。

背景技术

常用于服务器等计算机系统的储存设备，如集束磁盘（Just a bunch of disks，JBOD）中，包含多个硬盘、一电连接服务器及该等硬盘的扩充处理器（Expander），及一电连接该扩充处理器的非挥发随机存取内存（Non-volatile random access memory，NVRAM），该扩充处理器支持串行附接式小型计算机接口（SAS），且读取该非挥发随机存取内存所储存的开机组态、映像文件等物理层设定数据，来执行开机初始化，或使服务器计算机透过其存取该等硬盘的数据等。

然而，当该非挥发随机存取内存的数据线（Data line）存在例如开路、短路故障，造成数据写入不全、或是储存的数据损毁时，会导致该扩充处理器功能无法正常执行，且使服务器无法存取该等硬盘等。因此，提供一种内存数据传输检测方法就成为一个重要的课题。

发明内容

因此，本发明的主要目的在于提供一种内存数据检测方法。

为达上述目的，本发明内存数据检测方法，由一处理芯片执行，该处理芯片电连接一外部内存，且该内存数据检测方法包含一步骤（A）、一步骤（B）、一步骤（C）、一步骤（D）、一步骤（E）、一步骤（G），及一步骤（H）。

该步骤（A）是该处理芯片将一测试数据写入该外部内存。

该步骤（B）是该处理芯片读取该外部内存的测试数据，且检测该测试数据是否正确。

该步骤（C）是若步骤（B）的检测结果为不正确，则该处理芯片增加一重传计数值。

该步骤（D）是该处理芯片判断该重传计数值是否大于一上限次数值。

该步骤（E）是若步骤（D）的判断结果为否，则该处理芯片清除该外部内存的测试数据，并返回步骤（A）。

该步骤（G）是若步骤（B）的检测结果为正确，则该处理芯片判断该重传计数值是否大于一下限次数值，且该下限次数值小于该上限次数值。

该步骤（H）是若步骤（G）的判断结果为是，则该处理芯片记录一错误讯息。

与现有技术相比,本发明藉由该处理芯片将该测试数据写入该外部内存，并验证该测试数据是否正确，并于该测试资料检测为不正确时，累积该重传计数值并重传该测试数据，藉此实现对该外部内存的数据检测。

【附图说明】

本发明之其他的特征及功效，将于参照图式的实施方式中清楚地呈现，其中：

图1是一系统方块图，说明执行本发明内存数据检测方法的一储存设备；

图2是一流程图，说明本发明内存数据检测方法的一第一实施例；及

图3是一流程图，说明本发明内存数据检测方法的一第二实施例。

【具体实施方式】

在本发明被详细描述之前，应当注意在以下的说明内容中，类似的组件是以相同的编号来表示。

参阅图1，本发明内存数据检测方法，在如图1所示的一储存设备（Storage）1中实施，该储存设备1例如应用于服务器等计算机系统的集束磁盘（Just a bunch of disks，JBOD），且包括一处理芯片11、一外部内存12，及一警示单元13。

该处理芯片11包括一预存一测试数据的系统内存111，及一用以传输该测试数据的总线接口112，且该处理芯片11记录一重传计数值，当该测试数据传输失败时，该处理芯片11会重新传送，并在此时累加该重传次数值，来计算重传的次数。详言之，该处理芯片11为扩展处理器（Expander），支持串行附接式小型计算机接口（SAS）的工业标准，并可与例如硬盘（图未示出）电连接，以提供例如服务器计算机存取硬盘的功能，及扩展服务器计算机的储存容量。另外，该总线接口112具有多条用以传输该测试数据的数据线（Data line）113，且每条数据线113可记录1位（bit）的数据。

该外部内存12电连接该处理芯片11的总线接口112，以经由该总线接口112的数据线113，来接收该测试数据。另外，该外部内存12用以储存开机组态、映像文件等物理层设定数据，以供该处理芯片11读取及写入。该外部内存12可以例如非挥发随机存取内存（Non-volatile random access memory，NVRAM）、非挥发性静态随机存取内存（Non-volatilestatic random access memory，NVSRAM）、或闪存（Flash memory）来实施。

该警示单元13电连接该处理芯片11，能受该处理芯片11触发而发出一警示，以通知用户该外部内存12发生记忆功能异常，如数据线113故障等。该警示单元13例如为发光二极管。

参阅图2，本发明内存数据检测方法的一第一实施例，由该处理芯片11执行，以下详细说明该第一实施例的各个步骤。

在步骤S1，该处理芯片11加载预存于该系统内存111的测试数据。

在步骤S2，该处理芯片11清除其所记录的该重传计数值。进一步说，该重传计数值是自一下限次数值累积至一上限次数值，该下限次数值（例如0）小于该上限次数值（例如3），且在此步骤中，该处理芯片11清除该重传计数值成该下限次数值。

在步骤A中，该处理芯片11将该测试数据写入该外部内存12。详言之，该处理芯片11经由该总线接口112的数据线113，将该测试数据的各个位（bit）数据记录于该外部内存12中。

在步骤B中，该处理芯片11读取该外部内存12的测试数据，且检测该测试资料是否正确。若检测结果为正确，即进到步骤H；若检测结果为不正确，进到步骤C。于此步骤中，该处理芯片11比较于步骤S1所加载的该测试数据，是否相同于该外部内存12的测试数据，来判断该测试数据是否正确。更详细地说，该处理芯片11比较记录于该系统内存111的测试数据的所有位，与该总线接口112的数据线113上记录的所有位是否相同，如果其中有任何一个位不同，则判断该外部内存12记录的测试数据不正确。

在步骤C中，若步骤B的检测结果为不正确，则该处理芯片11增加该重传计数值。在本实施例中，该处理芯片11将该重传计数值增加1。

在步骤D中，该处理芯片11判断该重传计数值是否大于该上限次数值，例如判断是否大于3次；若判断结果为是，进到步骤F，若判断结果为否，进到步骤E。

在步骤E中，该处理芯片11清除该外部内存12的测试数据，并返回步骤A，也就是说，该处理芯片重复将该测试数据写入该外部内存12，并再次判断该测试数据是否正确。

在步骤F中，当该处理芯片11判断该重传计数值大于该上限次数值，即触发该警示单元13发出该警示，并接着进到步骤H。该警示单元13例如显示警示灯号，以通知用户该外部内存12发生异常。

在步骤G中，该处理芯片11判断该重传次数值是否大于该下限次数值，例如判断是否大于0次；若判断结果为是，则进到步骤H，若判断结果为否，直接进到步骤I。

在步骤H中，当该处理芯片11在步骤F判断该重传计数值大于该上限次数值，以及在步骤G中判断该重传计数值大于该下限次数值时，该处理芯片11记录一错误讯息于一工作日志（log）中，并接着进到步骤I。换言之，只要该处理芯片11增加该重传计数值，或是该重传计数值大于该上限次数值，该处理芯片11即记录该错误讯息告知用户。其中，该错误讯息即记录数据线有错误的讯息，供用户得知该外部内存12异常或有损毁的情形。

在步骤I中，该处理芯片11清除该外部内存12的测试数据，以供下次测试时能再次写入。

在步骤J中，该处理芯片11等候一预定时间，并返回步骤S2。亦即，该处理芯片11间隔该预定时间，例如10分钟之后，清除该重传计数值，并重复执行所述数据检测方法，以定期检测该外部内存12的数据是否能正常写入。

因此，本发明内存数据检测方法，藉由每间隔该预定时间，写入该测试数据至该外部内存12，以定期执行该外部内存12的传输检测，来确保该外部内存12能正常运作。并且，于该测试数据检测为不正确，亦即该测试数据写入失败时，即重传该测试数据，并且累积该重传计数值。

此外，在本实施例中，该处理芯片11还根据该重传计数值执行相对应的动作，以于执行传输检测过程中有错误发生时，达到不同程度的提示作用：一、当该处理芯片11判断该重传计数值小于该下限次数值，即0次时，表示此时未有错误发生，该处理芯片11清除该外部内存12的测试数据，等候再次写入测试；二、当该处理芯片11判断该重传计数值大于该下限次数值时，该处理芯片11会记录该错误讯息于该工作日志，因为实际而言，该等数据线113可能因为受到电气讯号干扰、或是该处理芯片11发生数据写入异常等程序异常的因素，导致该处理芯片11在写入和验证该外部内存12的测试数据时，发生重传1次验证失败，但重传2次验证成功的情形，故只要增加该重传计数值，该处理芯片11便记录该错误讯息，以提醒用户该等数据线113传输检测时曾经有错误发生；三、当该处理芯片11判断该重传次数值大于该上限次数值，即3次时，表示该等资料线113发生异常或毁损的机率很高，因此该处理芯片11除了记录该错误讯息外，更触发该警示单元13发出该警示通知使用者，如此一来，便能根据不同的重传次数值，分类不同层级的错误，并给予使用者不同程度的提示。

参阅图3，本发明内存数据检测方法的一第二实施例，与该第一实施例的差异在于：该步骤D能于步骤A及步骤B之间实施。也就是说，相较于该第一实施例，该处理芯片11在将该测试数据写入该外部内存12之后，先判断该重传计数值是否大于该上限次数值，若判断为是，即进到步骤F触发该警示单元13发出该警示；若判断为否，进到步骤C，将该重传计数值增加1，并进到步骤E，清除该外部内存12的测试数据，且返回步骤A，即重传该测试数据至该外部内存12，再次判断该测试数据是否正确。如此，可增加本发明于实施上的弹性。

综上所述，本发明内存数据检测方法，藉由该处理芯片11定期检测该外部内存12是否能正常执行数据写入，并于发生异常时，除了重传该测试数据至该外部内存12之外，该处理芯片11还根据该重传计数值，执行相对应的动作，确保该外部内存12的正常运作，如此，该处理芯片11也能正确地读取该外部内存12所储存的开机组态、映像文件等物理层设定数据，来执行开机初始化，以确保例如服务器计算机经由该处理芯片11能够正确、稳定地存取硬盘，故确实能达成本发明之目的。

上述各实施例及图示仅为本发明的较佳实施例而已，但不能以之限定本发明实施之范围，即大凡依本发明权利要求书所作的均等变化与修饰，皆应属本发明专利涵盖的范围内。

Claims (4)

1.一种内存数据检测方法，由一处理芯片执行，该处理芯片记录一重传计数值并电连接一外部内存及一警示单元，其特征在于,该内存数据检测方法包含：

（S1）该处理芯片加载一测试数据；及

（S2）该处理芯片清除该重传计数值；

（A）该处理芯片将该测试数据写入该外部内存；

（B）该处理芯片读取该外部内存的测试数据，来检测写入该外部内存的该测试数据是否正确；

（C）若步骤（B）的检测结果为不正确，则该处理芯片增加该重传计数值；及

（D）该处理芯片判断该重传计数值是否大于一上限次数值；

（E）若步骤（D）的判断结果为否，则该处理芯片清除该外部内存的测试数据，并返回步骤（A）；

（F）若步骤（D）的判断结果为是，则该处理芯片触发该警示单元以发出一警示，并进到步骤（H）

（G）若步骤（B）的检测结果为正确，则该处理芯片判断该重传计数值是否大于一下限次数值，且该下限次数值小于该上限次数值；及

（H）若步骤（G）的判断结果为是，则该处理芯片记录一错误讯息；

（I）若步骤（G）判断的结果为否，则该处理芯片清除该外部内存的测试数据；及

（J）该处理芯片等候一预定时间，并返回步骤（S2）。

2.如权利要求1所述的内存数据检测方法，其特征在于,在步骤（B）中，该处理芯片比较于步骤（S1）所加载的该测试数据，是否相同于该外部内存的测试数据，来判断该测试数据是否正确。

3.如权利要求1所述的内存数据检测方法，其特征在于，该重传计数值是自该下限次数值累积至该上限次数值，且在该步骤（S2）中，该处理芯片清除该重传计数值成该下限次数值。

4.一种内存数据检测方法，由一处理芯片执行，该处理芯片电连接一外部内存，且该处理芯片记录一重传计数值，该内存数据检测方法包含：

（S1）该处理芯片加载一测试数据；及

（S2）该处理芯片清除该重传计数值；

（A）该处理芯片将该测试数据写入该外部内存；

（D）该处理芯片判断该重传计数值是否大于一上限次数值；

（B）若步骤（D）判断为否，则该处理芯片读取该外部内存的测试数据，来检测写入该外部内存的该测试数据是否正确；

（C）若步骤（B）的检测结果为不正确，则该处理芯片增加该重传计数值；及

（E）该处理芯片清除该外部内存的测试数据，并返回步骤（A）；

（F）若步骤（D）的判断结果为是，则该处理芯片触发一警示单元以发出一警示，并进到步骤（G）；及

（G）若步骤（B）的检测结果为正确，则该处理芯片判断该重传计数值是否大于一下限次数值，且该下限次数值小于该上限次数值；

（H）若步骤（G）的判断结果为是，则该处理芯片记录一错误讯息；

（I）若步骤（G）判断的结果为否，则该处理芯片清除该外部内存的测试数据；及

（J）该处理芯片等候一预定时间，并返回步骤（S2）。

Images