CN106935481B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN106935481B
CN106935481B CN201511025332.6A CN201511025332A CN106935481B CN 106935481 B CN106935481 B CN 106935481B CN 201511025332 A CN201511025332 A CN 201511025332A CN 106935481 B CN106935481 B CN 106935481B
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor layer
forming
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511025332.6A
Other languages
English (en)
Other versions
CN106935481A (zh
Inventor
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201511025332.6A priority Critical patent/CN106935481B/zh
Publication of CN106935481A publication Critical patent/CN106935481A/zh
Application granted granted Critical
Publication of CN106935481B publication Critical patent/CN106935481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

一种半导体器件的形成方法，包括：提供基底；在所述基底上形成若干分立的半导体层，所述半导体层的横截面呈梯形状；形成石墨烯层，所述石墨烯层覆盖所述半导体层的顶部表面。所述半导体器件的形成方法抑制了半导体层中光波的耗散。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
目前，基于硅材料的光子学已成为集成光学中的重要研究领域之一。基于硅材料的光子器件如光通信无源器件、调节器、探测器、光放大器及广元等发展已较为成熟。由于硅材料具有低电光系数、低光发射效率、非宽频带光学材料和高传播损耗等固有缺陷，且随着集成电路领域器件尺寸的不断减小，硅材料逐渐接近其加工极限。因此光通信和微纳光学器件领域发展迫切需要一种能够同时具有硅材料特性和宽频带光子特性的混合材料，其中具有较大开发潜力的石墨烯受到广泛关注。
石墨烯(Graphene)是一种单层蜂窝晶体点阵上的碳原子组成的二维晶体。石墨烯不仅具有非常出色的力学性能和热稳定性，还具有出色的电学性能，例如高载流子迁移率、可调谐带隙、室温下的量子霍尔效应等，并且，石墨烯由于本身特殊性能可以在其材料内部实现多功能信号的发射、传送、调制和探测等功能。
石墨烯优越的电学性能使发展石墨烯基的晶体管和集成电路成为可能，并有可能取代硅称为新一代的主流半导体材料，石墨烯与硅波导(silicon waveguide)集成技术能够应用于新型光电和非线性光学器件，石墨烯与硅波导集成的器件，也可称为硅上的石墨烯(GSi，Graphene on Silicon)器件，硅上的石墨烯器件具有硅上的石墨烯波导(GSiwaveguide)。
然而，现有技术形成的硅上的石墨烯的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，抑制半导体层中光波的耗散。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在所述基底上形成若干分立的半导体层，所述半导体层的横截面呈梯形状；形成石墨烯层，所述石墨烯层覆盖所述半导体层的顶部表面。
可选的，形成所述半导体层的步骤为：在所述基底上沉积半导体材料层；采用各向异性干刻工艺刻蚀所述半导体材料层直至暴露出所述基底表面，形成半导体层。
可选的，所述各向异性干刻工艺为各向异性等离子体刻蚀工艺，参数为：采用的气体为CF4、C2H2、CH4、C4F8和O2，CF4的流量为10sccm～200sccm，C2H2的流量为0sccm～50sccm，CH4的流量为0sccm～50sccm，C4F8的流量为0sccm～100sccm，O2的流量为0sccm～50sccm，源射频功率100瓦～1000瓦，偏置射频功率为100瓦～500瓦，腔室压强为2mtorr～200mtorr。
可选的，在所述半导体层的顶部表面形成石墨烯层，步骤为：在所述半导体层的侧壁形成隔离层，所述隔离层的顶部表面和所述半导体层的顶部表面齐平；在所述基底上形成覆盖所述半导体层和隔离层的含碳材料层；对所述含碳材料层和半导体层进行退火处理，在所述半导体层的顶部表面形成石墨烯层；退火处理之后，去除所述含碳材料层和隔离层。
可选的，所述含碳材料层的材料为聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。
可选的，形成所述含碳材料层的工艺为旋转涂覆工艺。
可选的，所述退火处理为激光退火或快速热退火。
可选的，所述退火处理采用的退火温度为1400摄氏度至1500摄氏度。
可选的，所述退火处理包括依次进行的升温过程、保温过程以及降温过程。
可选的，所述隔离层的材料为氧化硅、氮化硅或氮氧化硅。
可选的，所述半导体层的材料为硅、锗或锗化硅。
可选的，在所述半导体层的顶部表面和侧壁形成石墨烯层，步骤为：在所述基底上形成覆盖所述半导体层顶部表面和侧壁的含碳材料层；对所述含碳材料层和半导体层进行退火处理，在所述半导体层的顶部表面和侧壁形成石墨烯层；退火处理之后，去除所述含碳材料层。
与现有技术相比，本发明的技术方案具有以下优点：
(1)半导体层的横截面呈梯形状，即半导体层的侧壁倾斜，且所述半导体层的底部宽度大于顶部宽度，在半导体层中传输的光波会在所述半导体层的倾斜的侧壁多次反射，不断改变光波作用在所述侧壁的角度，从而将光波很大程度上限制在半导体层中，使得从半导体层中耗散出去的光波减少，抑制了半导体层中光波的耗散。
(2)进一步的，在所述半导体层的侧壁形成隔离层，所述隔离层的顶部表面和所述半导体层的顶部表面齐平；在所述基底上形成覆盖所述半导体层和隔离层的含碳材料层；对所述含碳材料层以及半导体层进行退火处理，在所述半导体层的顶部表面形成石墨烯层；退火处理之后，去除所述含碳材料层和隔离层。隔离层的存在使得石墨烯层仅形成于半导体层的顶部表面，且由于隔离层的顶部表面和所述半导体层的顶部表面齐平，使得形成的石墨烯层侧壁与半导体层的侧壁对准，即该方法使得形成的石墨烯层定位精确，避免在半导体层的侧壁出现不均匀的石墨烯层，从而避免了额外的光吸收损失以及光散射损失，从而改善半导体结构的性能。
(3)进一步的，在所述基底上形成覆盖所述半导体层顶部表面和侧壁的含碳材料层；对所述含碳材料层和半导体层进行退火处理，在所述半导体层的顶部表面和侧壁形成石墨烯层；退火处理之后，去除所述含碳材料层。该方法在形成半导体层顶部表面的石墨烯层的同时形成覆盖半导体层侧壁的石墨烯层，降低了在半导体层的顶部表面形成均匀分布的石墨烯层的工艺复杂度，且由于在半导体层的侧壁覆盖均匀分布的石墨烯层，不会造成额外的光吸收损失以及光散射损失。
附图说明
图1和图2是现有技术中的半导体器件的示意图；
图3至图12是本发明第一实施例中半导体器件形成过程的结构示意图；
图13至图15是本发明第二实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的硅上石墨烯波导的半导体器件的性能仍有待提高。
经研究发现，结合参考图1和图2，图2为沿图1中切割线A-A1的剖面结构示意图，半导体器件的形成方法包括：提供半导体衬底100；在所述半导体衬底100表面形成绝缘层101；在所述绝缘层101表面形成若干分立的硅层110，所述硅层110的侧壁垂直于半导体衬底100的表面；在所述硅层110的顶部表面粘附石墨烯层120，所述硅层110和石墨烯层120构成硅上的石墨烯波导。
研究发现，现有技术中形成的半导体器件的性能有待提高的原因在于：由于所述硅层的侧壁与所述半导体衬底表面垂直，硅层传播的光波不能被限制在硅层中，其中硅层中传播的部分光波容易发生损耗，使得硅层中传播的光波不断减少。
在此基础上，本发明提出一种半导体器件的形成方法，在所述基底上形成若干分立的半导体层，所述半导体层的侧壁倾斜，且所述半导体层的底部宽度大于顶部宽度；形成石墨烯层，所述石墨烯层覆盖半导体层的顶部表面。使得半导体层中传播的光波很大程度的限制在半导体层中，抑制了半导体层中光波的耗散。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图3至图12是本发明第一实施例中半导体器件形成过程的结构示意图。
参考图3，提供基底；在所述基底上形成半导体材料层210。
本实施例中，所述基底包括半导体衬底200以及位于半导体衬底200表面的绝缘层201。
所述半导体衬底200的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述半导体衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗化硅衬底。所述半导体衬底200内还可以形成有半导体结构，例如，PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器或电感器。本实施例中，所述半导体衬底200为绝缘体上硅衬底。
所述绝缘层201的材料为氧化硅、氮化硅或者氮氧化硅，本实施例中，所述绝缘层201的材料为氧化硅。形成所述绝缘层201的工艺为化学气相沉积、物理气相沉积或者原子层沉积工艺。由于绝缘层201的材料的折射率远小于半导体衬底200的材料的折射率，因此绝缘层201可以将后续形成的半导体层中传输的光波与半导体衬底200隔离开，从而消除半导体衬底200吸收光波的不良现象。
在其它实施例中，所述基底可以只包括半导体衬底200。
所述半导体材料层210为后续形成半导体层提供原材料。所述半导体材料层210的材料为硅、锗或锗化硅。本实施例中，所述半导体材料层210的材料为硅。形成所述半导体材料层210的工艺为化学气相沉积、物理气相沉积或者原子层沉积工艺。所述半导体材料层210的厚度为0.1um至5um。
参考图4，在所述半导体材料层210表面形成图形化的掩膜层220。
所述图形化的掩膜层220用于定义出待形成的半导体层的位置。
所述图形化的掩膜层220的材料可以为光刻胶，也可以为氮化钛或氮化钽。需要说明的是，所述图形化的掩膜层220的材料和绝缘层201的材料不同，主要考虑到：后续在形成半导体层后会刻蚀去除所述图形化的掩膜层220，而相邻的半导体层之间的绝缘层201表面被暴露出来，因此要求刻蚀工艺对图形化的掩膜层220和绝缘层201具有较高的刻蚀选择比，减小对绝缘层201的影响。
参考图5，以所述图形化的掩膜层220为掩膜，采用各向异性干刻工艺刻蚀半导体材料层210直至暴露出所述基底表面，在所述基底上形成若干分立的半导体层211，所述半导体层211的横截面呈梯形状。
所述半导体层211的横截面指的是：经过基底法线方向且垂直于半导体层211延伸方向的半导体层211的横截面。
需要说明的是，若干分立的半导体层211之间形成沟槽，在以所述图形化的掩膜层220为掩膜刻蚀半导体材料层210直至暴露出所述基底表面的过程中，随着沟槽的深度增加，刻蚀采用的气体难以进入所述沟槽的底部，而在刻蚀过程中产生的副产物又难以排出，导致在所述沟槽底部的刻蚀速率小于在沟槽顶部的刻蚀速率，使得形成的沟槽呈底部开口小于顶部开口的形状，而对应的半导体层211呈底部宽度大于顶部宽度的形状，即所述半导体层211的横截面呈梯形状。
所述各向异性干刻工艺为各向异性等离子体刻蚀工艺或反应离子刻蚀工艺。本实施例中，采用各向异性等离子体刻蚀工艺刻蚀所述半导体材料层210以形成半导体层211，具体的工艺参数为：采用的气体为CF4、C2H2、CH4、C4F8和O2，CF4的流量为10sccm～200sccm，C2H2的流量为0sccm～50sccm，CH4的流量为0sccm～50sccm，C4F8的流量为0sccm～100sccm，O2的流量为0sccm～50sccm，源射频功率100瓦～1000瓦，偏置射频功率为100瓦～500瓦，腔室压强为2mtorr～200mtorr。
由于所述半导体层211的侧壁倾斜，且所述半导体层211的底部宽度大于顶部宽度，在半导体层211中传输的光波会在所述半导体层211的倾斜的侧壁多次反射，不断改变光波作用在所述侧壁的角度，从而将光波很大程度上限制在半导体层211中，使得从半导体层211中耗散出去的光波减少，抑制了半导体层211中光波的耗散。
形成半导体层211后，去除所述图形化的掩膜层220，然后形成石墨烯层，所述石墨烯层仅覆盖半导体层211的顶部表面。
具体的，在一个实施例中，采用粘附工艺将石墨烯材料粘在所述半导体层211的顶部表面，在半导体层211的顶部表面形成石墨烯层。
由于在半导体层211顶部表面粘附的石墨烯层的位置精确度差，石墨烯层与半导体层211的侧壁难以精确的对准并且石墨烯层还容易粘附在半导体层211的部分侧壁，粘附在半导体层211的部分侧壁的石墨烯层会使得在半导体层211的侧壁上石墨烯层分布不均匀，导致形成的半导体器件具有光吸收损失和光散射损失。
故在另一个实施例中，在半导体层211的顶部表面形成石墨烯层的步骤为：在所述半导体层211的侧壁形成隔离层，所述隔离层的顶部表面和所述半导体层211的顶部表面齐平；在所述基底上形成覆盖所述半导体层211和隔离层的含碳材料层；对所述含碳材料层以及半导体层211进行退火处理，在所述半导体层211的顶部表面形成石墨烯层；退火处理之后，去除所述含碳材料层和隔离层。该方法使得形成的石墨烯层定位精确，使得石墨烯层仅位于半导体层211的顶部表面，且形成的石墨烯层侧壁与半导体层211的侧壁对准，避免半导体层211的侧壁出现不均匀的石墨烯层，从而避免了额外的光吸收损失以及光散射损失，从而改善半导体结构的性能。下面对具体的步骤逐一说明。
在所述半导体层211的侧壁形成隔离层的步骤为：参考图6，在所述半导体层211的顶部表面和侧壁、基底表面形成隔离材料层230；参考图7，去除所述半导体层211的顶部表面和基底表面的隔离材料层230，在所述半导体层211的侧壁形成隔离层231，为了将所述半导体层211的顶部表面的隔离材料层230去除干净，在工艺中有一定的过刻蚀，会使得所述隔离层231的顶部表面低于所述半导体层211的顶部表面；然后，参考图8，回刻蚀半导体层211，将高于隔离层231的顶部表面的半导体层211刻蚀去除，直至所述半导体层211的顶部表面和隔离层231的顶部表面齐平。
需要说明的是，在其它实施例中，可以严格控制工艺参数，使得去除所述半导体层211的顶部表面和基底表面的隔离材料层230后，所述半导体层211的顶部表面和隔离层231的顶部表面齐平。
所述隔离材料层230的材料为氧化硅、氮化硅或氮氧化硅；本实施例中，所述隔离材料层230的材料与绝缘层201的材料不同，从而防止后续去除隔离层231的过程对绝缘层201造成损伤。在一个具体实施例中，所述绝缘层201的材料为氧化硅，所述隔离材料层230的材料为氮化硅。所述隔离材料层230的形成工艺为化学气相沉积、物理气相沉积或原子层沉积工艺。
若所述隔离层231的厚度小于50埃，使得隔离层231阻挡半导体层211侧壁生长石墨烯层的能力有限；若所述隔离层231的厚度大于500埃，会造成工艺成本增加，因此，选择所述隔离层231的厚度为50埃至500埃。
由于后续会对半导体层211进行退火处理，使得半导体层211顶部表面处于熔融状态，而位于半导体层211侧壁的隔离层231需要保持固态，故本实施例中，所述隔离材料层230的熔点高于半导体层211的熔点。
参考图9，在所述基底上形成覆盖所述半导体层211和隔离层231的含碳材料层240。
所述含碳材料层240为后续形成石墨烯层提供碳原子。所述含碳材料层240的材料为聚甲基丙烯酸甲酯(PMMA，Polymethyl Methacrylate)、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。形成所述含碳材料层240的工艺为旋转涂覆工艺或化学气相沉积工艺。本实施例中，所述含碳材料层240的材料为聚甲基丙烯酸甲酯，采用旋转涂覆工艺形成所述含碳材料层240。
参考图10，对所述含碳材料层240以及半导体层211进行退火处理，在所述半导体层211的顶部表面形成石墨烯层241。
本实施例中，所述石墨烯层241的厚度为5埃至100埃，但是不限于此，在实际工艺中可以根据需要形成合适厚度的石墨烯层241。
所述退火处理包括依次进行的升温过程、保温过程以及降温过程。
在升温过程中，碳原子从所述含碳材料层240中分解出；在温度升高至退火温度之后，对含碳材料层240和半导体层211进行保温过程，在保温过程中，碳原子会继续将从所述含碳材料层240中分解出，并且在保温过程中，半导体层211顶部表面将处于熔融状态，所述处于熔融状态的半导体层211顶部表面吸收所述分解出的碳原子，此时碳原子在半导体层211顶部表面具有第一溶解度；当半导体层211顶部表面吸收一定含量的碳原子之后，对含碳材料层240以及半导体层211进行降温过程，在降温过程中，碳原子在半导体层211顶部表面具有第二溶解度，所述第二溶解度小于第一溶解度，因此碳原子从半导体层211顶部表面析出，所述析出的碳原子在半导体层211顶部表面凝聚成核，从而在半导体层211顶部表面形成石墨烯层241。
在退火处理过程中，半导体层211顶部表面会达到熔融状态，而隔离层231始终保持固体状态，从而避免隔离层231吸收分解出的碳原子，进而避免在隔离层231表面生长石墨烯层。为此，本实施例中，所述退火处理的退火温度大于半导体层211的熔点且小于隔离层231的熔点。
所述退火处理可以为激光退火或快速热退火。所述退火处理的退火温度为1400摄氏度至1500摄氏度。本实施例中，所述退火处理为激光退火。
退火处理之后，去除含碳材料层240和隔离层231，具体的，参考图11，退火处理之后，去除含碳材料层240(参考图10)，然后，参考图12，去除隔离层231(参考图11)。
采用湿法刻蚀工艺去除所述含碳材料层240，具体的，采用的刻蚀溶液为丙酮溶液，所述丙酮溶液中丙酮的质量浓度为10％至20％，将含碳材料层240置于丙酮溶液中浸泡0.5小时至1小时，去除含碳材料层240。
采用湿法刻蚀工艺去除所述隔离层231，具体的，当所述隔离层231的材料为氮化硅时，采用磷酸溶液去除所述隔离层231，磷酸的质量百分比为80％至90％，刻蚀温度为120摄氏度至200摄氏度。
第二实施例
第二实施例与第一实施例的区别在于：形成的石墨烯层覆盖半导体层顶部表面和侧壁。
图13至图15为本发明第二实施例中半导体器件形成过程的结构示意图。
参考图13，图13为在图5基础上形成的示意图，在所述基底上形成覆盖所述半导体层211顶部表面和侧壁的含碳材料层340。
形成含碳材料层340的方法参照第一实施例中形成含碳材料层240的方法，不再详述。
参考图14，对所述含碳材料层340和半导体层211进行退火处理，在所述半导体层211的顶部表面和侧壁形成石墨烯层341。
对所述含碳材料层340和半导体层211进行退火处理的方法参照第一实施例中对含碳材料层240和半导体层211进行退火处理的方法，不再详述。
参考图15，退火处理之后，去除所述含碳材料层340。
去除所述含碳材料层340的方法参照第一实施例中去除含碳材料层340的方法，不再详述。
本实施例中，石墨烯层341不仅覆盖半导体层211的顶部表面和也覆盖半导体层211的侧壁，在半导体层211的顶部表面厚度分布均匀且在半导体层211的厚度分布均匀，从而避免了额外的光吸收损失以及光散射损失。
另外，在半导体层211的侧壁覆盖均匀分布的石墨烯层341，不会造成额外的光吸收损失以及光散射损失，且半导体层211侧壁的石墨烯层341和半导体层211顶部表面的石墨烯层341同时形成，降低了在半导体层211的顶部表面形成均匀分布的石墨烯层341的工艺复杂度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体器件的形成方法，所述半导体器件为波导，其特征在于，包括：
提供基底，所述基底包括半导体衬底以及位于半导体衬底表面的绝缘层；
在所述基底上形成若干分立的半导体层，所述半导体层的横截面呈梯形状；
形成石墨烯层，所述石墨烯层覆盖所述半导体层的整个顶部表面；
在所述半导体层的顶部表面形成石墨烯层，步骤为：
在所述半导体层的侧壁形成隔离层，所述隔离层的顶部表面和所述半导体层的顶部表面齐平；
在所述基底上形成覆盖所述半导体层和隔离层的含碳材料层；
对所述含碳材料层和半导体层进行退火处理，在所述半导体层的顶部表面形成石墨烯层；
退火处理之后，去除所述含碳材料层和隔离层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述半导体层的步骤为：
在所述基底上沉积半导体材料层；
采用各向异性干刻工艺刻蚀所述半导体材料层直至暴露出所述基底表面，形成半导体层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述各向异性干刻工艺为各向异性等离子体刻蚀工艺，参数为：采用的气体为CF4、C2H2、CH4、C4F8和O2，CF4的流量为10sccm～200sccm，C2H2的流量为0sccm～50sccm，CH4的流量为0sccm～50sccm，C4F8的流量为0sccm～100sccm，O2的流量为0sccm～50sccm，源射频功率100瓦～1000瓦，偏置射频功率为100瓦～500瓦，腔室压强为2mtorr～200mtorr。
4.根据权利要求1所述半导体器件的形成方法，其特征在于，所述含碳材料层的材料为聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。
5.根据权利要求1所述半导体器件的形成方法，其特征在于，形成所述含碳材料层的工艺为旋转涂覆工艺。
6.根据权利要求1所述半导体器件的形成方法，其特征在于，所述退火处理为激光退火或快速热退火。
7.根据权利要求1所述半导体器件的形成方法，其特征在于，所述退火处理采用的退火温度为1400摄氏度至1500摄氏度。
8.根据权利要求1所述半导体器件的形成方法，其特征在于，所述退火处理包括依次进行的升温过程、保温过程以及降温过程。
9.根据权利要求1所述半导体器件的形成方法，其特征在于，所述隔离层的材料为氧化硅、氮化硅或氮氧化硅。
10.根据权利要求1所述半导体器件的形成方法，其特征在于，所述半导体层的材料为硅、锗或锗化硅。
11.根据权利要求1所述半导体器件的形成方法，其特征在于，在所述半导体层的顶部表面和侧壁形成石墨烯层，步骤为：
在所述基底上形成覆盖所述半导体层顶部表面和侧壁的含碳材料层；
对所述含碳材料层和半导体层进行退火处理，在所述半导体层的顶部表面和侧壁形成石墨烯层；
退火处理之后，去除所述含碳材料层。
CN201511025332.6A 2015-12-30 2015-12-30 半导体器件的形成方法 Active CN106935481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511025332.6A CN106935481B (zh) 2015-12-30 2015-12-30 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511025332.6A CN106935481B (zh) 2015-12-30 2015-12-30 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN106935481A CN106935481A (zh) 2017-07-07
CN106935481B true CN106935481B (zh) 2019-12-31

Family

ID=59441655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511025332.6A Active CN106935481B (zh) 2015-12-30 2015-12-30 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN106935481B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423140A (zh) * 2001-12-04 2003-06-11 中国科学院半导体研究所 阵列波导光栅与光纤阵列一体化的结构及其制造方法
CN101308219A (zh) * 2008-06-27 2008-11-19 吉林大学 以单层纳米粒子为刻蚀阻挡层构筑抗反射微结构的方法
CN103197486A (zh) * 2013-04-09 2013-07-10 中国电子科技集团公司第十三研究所 一种基于石墨烯波导结构的太赫兹调制放大器
CN103378001A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 图案化的石墨烯的形成方法
CN104319290A (zh) * 2014-10-29 2015-01-28 上海集成电路研发中心有限公司 三栅石墨烯鳍式场效应晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772059B2 (en) * 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423140A (zh) * 2001-12-04 2003-06-11 中国科学院半导体研究所 阵列波导光栅与光纤阵列一体化的结构及其制造方法
CN101308219A (zh) * 2008-06-27 2008-11-19 吉林大学 以单层纳米粒子为刻蚀阻挡层构筑抗反射微结构的方法
CN103378001A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 图案化的石墨烯的形成方法
CN103197486A (zh) * 2013-04-09 2013-07-10 中国电子科技集团公司第十三研究所 一种基于石墨烯波导结构的太赫兹调制放大器
CN104319290A (zh) * 2014-10-29 2015-01-28 上海集成电路研发中心有限公司 三栅石墨烯鳍式场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN106935481A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
US8871554B2 (en) Method for fabricating butt-coupled electro-absorptive modulators
TWI574069B (zh) 光子裝置結構及製造方法
US9423560B2 (en) Electronic/photonic integrated circuit architecture and method of manufacture thereof
JP2007133408A (ja) シリコンベースの光導波管構造及びその製造方法
US20050152658A1 (en) Silicon optical device
Sekiya et al. Design, fabrication, and optical characteristics of freestanding GaN waveguides on silicon substrate
Jun et al. Deep anisotropic LiNbO3 etching with SF6/Ar inductively coupled plasmas
US8148265B2 (en) Two-step hardmask fabrication methodology for silicon waveguides
US20210343850A1 (en) Trench gate structure and method of forming a trench gate structure
US11637012B2 (en) Method for fabricating thick dielectric films using stress control
TW202146676A (zh) 具有濺鍍半導體材料的光子積體電路
CN106935481B (zh) 半导体器件的形成方法
KR101789026B1 (ko) 광변조기용 리튬나오베이트(LiNbO3)기판의 제조 방법
CN106711245B (zh) 半导体结构及其形成方法
Ferstl Highly selective etching of deep silica components using electron cyclotron resonance plasma
CN106941205B (zh) 波导及其形成方法
US11088244B2 (en) Devices having substrates with selective airgap regions
JP6212006B2 (ja) 光導波路の作製方法
CN106298470A (zh) 半导体结构的形成方法
JP4893518B2 (ja) 光デバイスの製造方法
JP2005150733A (ja) 有機金属化学気相蒸着法による選択領域成長方法
CN117826455A (zh) 一种基于相变材料的偏振旋转集成光子器件及其制备方法
CN112462452A (zh) 制作光子晶体的方法及光子晶体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant