CN106919862B - 芯片、所述芯片的鉴权电路及方法 - Google Patents

Abstract

本发明提供一种芯片、所述芯片的鉴权电路及方法。其中，所述芯片包括：外部接口、存储单元。所述鉴权电路包括：与所述存储单元和外部接口相连的处理单元，用于在上电时读取所述存储单元中的第一密码，并接收所述外部接口的第二密码，比较两个密码并输出对应比较结果的电平信号；与所述处理单元相连的开关单元，用于基于所接收的电平信号确定导通/断开所述外部接口与所述存储单元之间的通路。本发明能够在逻辑上防止非法技术人员对芯片内的程序进行肆意修改，有效的增强了芯片的熔断防御，同时为芯片提供可重复的熔断机制。

Description

芯片、所述芯片的鉴权电路及方法

技术领域

本发明涉及芯片领域，尤其涉及一种芯片、所述芯片的鉴权电路及方法。

背景技术

随着智能设备在当今社会中越来越普及，随之而来的就是MCU的使用量越来越大。特别是随着物联网的发展，信息安全变得越来越重要，非授权用户无法访问MCU内部程序以及数据会导致包含MCU的芯片中的重要信息被破解。

为了增强安全保护，现有的一种措施是在芯片中增加一个硬件安全熔丝来禁止访问数据。该种方式的缺点是熔丝很容易被定位并进行入侵攻击。一个众所周知的方法就是用紫外线来擦掉安全熔丝，或者FIB来跳过熔丝电路。

为了进一步提高安全等级，还有一种方式是将安全熔丝做成存储器阵列的一部分。例如，将熔丝与主存储器离得很近，或干脆与主存储器共享一些控制线。因为晶圆厂使用与主存储器相同的工艺来制造，熔丝很难被定位和复位。但非侵入式攻击仍然可用，例如，通过寻找安全熔丝或控制电路负责安全监视的部分，直到将存储器阵列完成破解。

因此，针对上述各方案中的缺点，需要对现有技术进行改进。

发明内容

本发明实施例提供一种芯片、所述芯片的鉴权电路及方法，用于解决现有技术中芯片的熔断机制便于被破解的问题。

第一方面，本发明提供一种芯片的鉴权电路，其中，所述芯片包括：外部接口、存储单元，所述鉴权电路包括：与所述存储单元和外部接口相连的处理单元，用于在上电时读取所述存储单元中的第一密码，并接收所述外部接口的第二密码，比较两个密码并输出对应比较结果的电平信号；与所述处理单元相连的开关单元，用于基于所接收的电平信号确定导通/断开所述外部接口与所述存储单元之间的通路。

优选地，所述处理单元包括：处理器、第一寄存器、和包含多个比较电路的判断电路；所述处理器与所述存储单元相连，用于在上电时将所述存储单元中保存的第一密码写入所述第一寄存器中；所述第一寄存器用于将所写入的第一密码的各密码位以电平信号方式分别输出至对应密码位的比较电路的一个输入端；所述判断电路中的每个比较电路的另一输入端与所述外部接口中对应第二密码的同一密码位的一个电平输出端单独相连，其中，所述比较电路在所述外部接口所提供的电平信号与第一寄存器所提供的电平信号为等同时，输出用于表示密码位一致的电平信号；所述判断电路用于根据每个比较电路所输出的电平信号，输出用于控制所述开关单元的导通/断开的电平信号。

优选地，所述开关单元连接在所述外部接口中的读取端和所述存储单元的读写端之间，所述开关单元还包括使能端，所述使能端连接所述处理单元中的判断电路的输出端。

优选地，还包括：与所述处理单元相连的第二寄存器，用于存储密码错误次数；所述处理单元还用于确定控制所述开关单元的断开时，更改所述第二寄存器中的密码错误次数，并在所述密码错误次数达到预设错误次数阈值时，擦除所述存储单元中所存储的程序。

优选地，所述存储单元存储所述第一密码的部分位于所述芯片的底层。

基于上述目的，本发明还提供一种芯片，包括：存储单元、外部接口、和如上任一所述的鉴权电路。

基于上述目的，本发明还提供一种芯片的鉴权方法，其中，所述芯片包括：存储单元和外部接口，所述鉴权方法包括：在芯片上电时，获取存储在存储单元中的第一密码和来自所述外部接口的第二密码；分别比较第一密码和第二密码的对应密码位，并基于各比较结果，确定是否导通所述外部接口与存储单元之间的通路。

优选地，所述获取存储在存储单元中的第一密码的方式包括：将从所述存储单元中读取的第一密码写入第一寄存器，其中，所述第一寄存器按照所述第一密码的各密码位输出相应的电平信号。

优选地，所述分别比较第一密码和第二密码的对应密码位，并基于各比较结果，确定是否导通所述外部接口与存储单元之间的通路的方式包括：预设有对应各密码位的比较电路，其中，每个比较电路的一个输入端连接所述第一寄存器的相应密码位的电平输出端，另一个输入端连接所述外部接口的相应密码位的电平输出端；当所述第一寄存器和外部接口的各电平输出端输出相应位的电平信号时，各比较电路判断各自所接收的电平信号是否等同，输出对应密码位的比较结果；当各比较结果均为等同时，确定导通所述外部接口与存储单元之间的通路。

优选地，还包括：记录所比较的密码错误次数，当所记录的密码错误次数达到预设的错误次数阈值时，擦除所述存储单元中所保存的程序。

如上所述，本发明的芯片、所述芯片的鉴权电路及方法，具有以下有益效果：采用数字电路的方式来验证两密码是否一致，能够在逻辑上防止非法技术人员对芯片内的程序进行肆意修改，有效的增强了芯片的熔断防御，同时有利于为芯片提供可重复的熔断机制；另外，采用比较电路对两密码按位比对，能够以电路的方式来进行比较，能有效防止非法技术人员对存储单元中的程序采用其他方式进行修改；还有，设置密码错误次数阈值，并在错误次数达到该阈值时，对程序进行擦除，有效防止非法人员采用密码测试仪对密码进行猜测；此外，将存储单元中存储第一密码部分设置在芯片底部，能够有效防止非法技术人员在不破话芯片的情况下，采用现有擦除的方式对密码进行擦除。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明的芯片的一个实施例的结构示意图。

图2是本发明的鉴权电路中处理单元的一个实施例的结构示意图。

图3是本发明的芯片中外部接口的一个实施例的结构示意图。

图4是本发明的芯片中处理和第一寄存器的一个实施例的结构示意图。

图5是本发明的鉴权方法的一个实施例的流程图。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明提供一种芯片。其中，所述处理器举例为MCU(微处理器)。所述芯片中还包括：鉴权电路1和外部接口21。其中，所述外部接口21用于连接烧录器。所述鉴权电路1用于在上电后的预设时长内检测外部接口是否有密码接入，若有，则进行密码验证，反之，在等待所述预设时长后执行预设程序。

在此，所述鉴权电路1包括：存储单元13、处理单元11和开关单元12。

所述存储单元13为非易失性存储器(如Flash存储器)，其存储第一密码和处理器112中运行的程序。为了防止所存储的数据被擦除，优选地，所述存储单元13中存储第一密码的部分、甚至存储程序的部分均被设置在整个芯片的底部，如靠近基底的位置。

所述处理单元11与所述存储单元13和外部接口21相连，用于在上电时读取所述存储单元13中的第一密码，并接收所述外部接口21的第二密码，比较两个密码并输出对应比较结果的电平信号。

具体地，所述处理单元11可以包含处理器112，在上电时，所述处理单元11读取第一密码和预设的程序。其中，所述预设程序包括：boot loader启动程序和定时程序。具体地，所述处理器112上电后执行boot loader启动程序以读取第一密码。所述处理器112再执行所述定时程序，以在定时期间内允许外部接口21接收第二密码，在定时到期时，禁止所述外部接口21接收第二密码。

所述程序还可以包含用于匹配第一密码和第二密码的匹配程序。所述处理器112通过运行所述程序来比较所接收的第一密码和第二密码是否一致，若是，则输出对应一致的电平信号(如高电平)，反之，则输出对应不一致的电平信号(如低电平)。

优选地，如图2所示，所述处理单元11除了包括处理器112外，还包括：第一寄存器111、和判断电路113。对应的所述外部接口21也包含多个电平输出端，每个电平输出端对应输出所接收的第二密码的各密码位。所述外部接口21可采用如图3所示结构，其中，烧录接口为与烧录器相连的数据接口，所述外部接口21中的自定义协议电路将所接收的第二密码按密码位分别输至相应的作为寄存位的触发器。

所述处理器112用于在上电时将所述存储单元13中保存的第一密码写入所述第一寄存器111中。其中，所述第一寄存器111用于将所写入的第一密码的各密码位以电平信号方式分别输出至对应密码位的比较电路的一个输入端。

具体地，所述第一寄存器111可具有多个寄存位，所述第一寄存器111将各第一密码按照位依次保存在各寄存位中，各寄存位对应一个电平输出端。当所述处理器112通过执行boot loader启动程序将第一密码写入所述第一寄存器111中时，各寄存位将所接收的第一密码位所对应的电平信号予以输出。其结构举例如图4所示，其中，第一寄存器111中包含多个作为寄存位的触发器。例如，所述寄存位所存储的相应位为1，则输出高电平。又如，所述寄存位所存储的相应位为0，则输出低电平。

所述判断电路113中包含多个比较电路。所述判断电路113中的每个比较电路按照密码位的顺序进行排列。其中，按照比较电路所在的密码位，所述比较电路的一个输入端与所述外部接口21中的一个电平输出端相连、另一个输入端与第一寄存器111中一个电平输出端相连，其中，该两个电平输出端对应各密码的同一密码位。例如，比较电路A1的一个输入端连接外部接口21中对应第二密码中第一位的电平输出端，所述比较电路A1的另一输入端连接第一寄存器111中对应第一密码中第一位的电平输出端。所述比较电路A1只有在两个输入端接收的电平信号相同时，才输出表示密码位一致的电平信号。

在此，每个所述比较电路举例为异或器。

一种优选方案中，为了防止外部接口21所输出的信号电压和第一寄存器111所述出信号电压不一样，而导致比较电路无法甄别同为高电平的电平信号是否等同。所述比较电路包括：两个并联的第一比较器和与该两个第一比较器的输出端相连的第二比较器。每个第一比较器的一个输入端单独连接外部接口21或第一寄存器111，每个第一比较器的另一输入端连接一参考电压，当第一比较器的另一输入端所输入的电平信号高于参考电压，则输出高电平。如此，能够确保当所述第二比较器所接收的两电平信号均为高电平时，判定两高电平信号的电压相等。由此输出判定准确的比较结果。

所述判断电路113还包括：与每个比较电路的输出端相连的异或器。所述异或器只有当每个比较电路所输出的电平信号均为对应比较结果为一致的电平信号时，输出用于控制所述开关单元12的导通的电平信号。反之，则输出用于控制所述开关单元12断开的电平信号。

所述开关单元12与所述处理单元11相连，用于基于所接收的电平信号确定导通/断开所述外部接口21与所述存储单元13之间的通路。

在此，所述开关单元12通过所述处理单元11连接在所述外部接口21中的读写端和所述存储单元13的读写端之间。所述开关单元12可与所述处理单元11共用一个处理器112，并根据所述处理器112执行的匹配程序所确定的两密码的匹配结果，控制所述存储单元13将读写端导通/断开。在此，当所述外部接口21和存储单元13的通路导通时，技术人员可通过烧录器修改存储在存储单元13中的第一密码、程序等。

优选地，所述开关单元12包括使能端，所述使能端连接所述处理单元11中的判断电路113的输出端。

作为一种优选方式，本发明中的鉴权电路1还包括第二寄存器(未予图示)。所述第二寄存器可以为非易失性存储器，也可以为易失性存储器。所述第二寄存器用于存储密码错误次数。例如，所述第二存储器中包含三个寄存位，初始的三个寄存位均保存1。

所述处理单元11还用于确定控制所述开关单元12的断开时，更改所述第二寄存器中的密码错误次数，并在所述密码错误次数达到预设错误次数阈值时，擦除所述存储单元13中所存储的程序。

具体地，所述处理单元11与所述开关单元12相连的输出端还与所述第二寄存器相连。当所述处理单元11确定第一密码和第二密码不一致时，向所述第二寄存器输出低电平信号，则所述第二寄存器从第一位开始逐步的将各寄存位中保存的1改为0。当所述第二寄存器中的各寄存位所输出的电平信号均为对应0的电压时(即达到预设错误次数阈值)，所述处理单元11启动擦除所述存储单元13中的程序的操作。如此，能够确保芯片中的程序不被外人取得。

如图1-4所示，本发明所述的芯片的结构举例为：

所述芯片包括：与烧录器相连的外部接口21、存储单元13、和鉴权电路1。所述鉴权电路1包括：处理单元11、开关单元12、和第二寄存器。

其中，所述处理单元11与所述存储单元13和外部接口21相连。所述开关单元12连接所述处理单元11的输出端。

所述处理单元11包括：处理器112、第一寄存器111、和包含多个比较电路的判断电路113。其中，所述处理器112与存储单元13和第一寄存器111相连，所述判断电路113中的每个比较电路的两输入端分别连接对应密码位中第一寄存器111的电平输出端和处理器112的电平输出端，各比较电路的输出端通过多输入端的异或器与开关单元12相连。所述开关单元12连接在所述外部接口21的读写端和存储单元13的读写端之间，且包括与所述异或器的输出端相连的使能端。

所述鉴权电路1的工作过程举例如下：

当所述芯片上电时，所述处理单元11将存储单元13中的第一密码写入第一寄存器111，并等待获取外部接口21所传递的第二密码。所述处理单元11中的各比较电路比较两密码的对应密码位，并在确定为一致时，输出高电平，反之则输出低电平。所述处理单元11中的异或器在所接收的所有电平信号均为高电平时，输出低电平。所述开关单元12的使能端为低电平有效，则在接收到低电平时导通两端的读写端。

如图5所示，本发明还提供一种芯片的鉴权方法。所述鉴权方法主要由芯片中的鉴权电路来实现。

在步骤S1中，所述鉴权电路在芯片上电时，获取存储在存储单元中的第一密码和来自所述外部接口的第二密码。

具体地，所述鉴权电路中的处理器在上电时的预设时长内分别读取存储单元中的第一密码和外部接口提供的第二密码。

本实施例中，按照所述鉴权电路中处理单元的电路结构，所述处理单元执行以下过程：

在此，所述处理单元包括：处理器、第一寄存器、和包含多个比较电路的判断电路。其中，所述处理器与存储单元和第一寄存器相连。

具体地，所述处理器在上电后的预设时长内，通过执行boot loader启动程序将从所述存储单元中读取的第一密码写入第一寄存器。其中，所述第一寄存器按照所述第一密码的各密码位输出相应的电平信号。

在步骤S2中，所述鉴权电路分别比较第一密码和第二密码的对应密码位，并基于各比较结果，确定是否导通所述外部接口与存储单元之间的通路。

在此，所述鉴权电路可采用纯软件比较的方式来确定两密码是否一致，若一致，导通所述通路，反之，则断开所述通路。

优选地，按照所述鉴权电路中处理单元和开关单元的电路结构，所述处理单元还包括：所述判断电路中的每个比较电路的两输入端分别连接对应密码位中第一寄存器的电平输出端和外部接口的电平输出端，各比较电路的输出端通过多输入端的异或器与开关单元相连。所述开关单元通过处理单元连接在所述外部接口的读写端和存储单元的读写端之间，且包括与所述异或器的输出端相连的使能端。

其中，各比较电路对应固定的密码位。具体地，每个比较电路的一个输入端连接所述第一寄存器的相应密码位的电平输出端，另一个输入端连接所述外部接口的相应密码位的电平输出端。当外部接口接收到第二密码时，按照第二密码的各位数值，对应输出电平信号。

当所述第一寄存器和外部接口的各电平输出端输出相应位的电平信号时，各比较电路判断各自所接收的电平信号是否等同。当各比较结果均为等同时，所述异或器向所述开关单元的使能端输出导通电平信号，则所述开关单元导通所述外部接口与存储单元之间的通路。反之，则断开所述通路。

在此，为了防止外部接口所输出的信号电压和第一寄存器所述出信号电压不一样，而导致比较电路无法甄别同为高电平的电平信号是否等同。所述比较电路包括：两个并联的第一比较器和与该两个第一比较器的输出端相连的第二比较器。每个第一比较器的一个输入端单独连接外部接口或第一寄存器，每个第一比较器的另一输入端连接一参考电压，当第一比较器的另一输入端所输入的电平信号高于参考电压，则输出高电平。如此，能够确保当所述第二比较器所接收的两电平信号均为高电平时，判定两高电平信号的电压相等。由此输出判定准确的比较结果。

在此，当所述外部接口和存储单元的通路导通时，技术人员可通过烧录器修改存储在存储单元中的第一密码、程序等。

作为一种优选方案，所述鉴权电路还执行步骤S3，记录所比较的密码错误次数，当所记录的密码错误次数达到预设的错误次数阈值时，擦除所述存储单元中所保存的程序。(未予图示)

具体地，所述鉴权电路还包括：用于保存密码错误次数的第二寄存器。

所述鉴权电路中的处理单元在每次判断密码错误时，修改所述错误次数，并读取修改后的错误次数是否等于错误次数阈值，若是，则执行擦除所述存储单元中所保存的程序，反之，则不予执行。

例如，所述第二寄存器中包含三个寄存位，每个寄存位的初始值为1。当所述处理单元判断第二密码与第一密码不符时，按照顺序更改一次所述第二寄存器中寄存位的值(即将1改为0)，直至当所有寄存位中的1都变为0时，擦除所述存储单元中所保存的程序。由此能够防止外人获取所要保护的程序。

综上所述，本发明采用数字电路的方式来验证两密码是否一致，能够在逻辑上防止非法技术人员对芯片内的程序进行肆意修改，并有利于为芯片提供可重复的熔断机制；另外，采用比较电路对两密码按位比对，能够以电路的方式来进行比较，能有效防止非法技术人员对存储单元中的程序采用其他方式进行修改；还有，设置密码错误次数阈值，并在错误次数达到该阈值时，对程序进行擦除，有效防止非法人员采用密码测试仪对密码进行猜测。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种芯片的鉴权电路，其中，所述芯片包括：外部接口、存储单元，其特征在于，所述鉴权电路包括：

与所述存储单元和外部接口相连的处理单元，用于在上电时读取所述存储单元中的第一密码，并接收所述外部接口的第二密码，比较两个密码并输出对应比较结果的电平信号；

与所述处理单元相连的开关单元，用于基于所接收的电平信号确定导通/断开所述外部接口与所述存储单元之间的通路；

其中，所述处理单元包括：处理器、第一寄存器、和包含多个比较电路的判断电路；

所述处理器与所述存储单元相连，用于在上电时将所述存储单元中保存的第一密码写入所述第一寄存器中；

所述第一寄存器用于将所写入的第一密码的各密码位以电平信号方式分别输出至对应密码位的比较电路的一个输入端；

所述判断电路中的每个比较电路的另一输入端与所述外部接口中对应第二密码的同一密码位的一个电平输出端单独相连，其中，所述比较电路在所述外部接口所提供的电平信号与第一寄存器所提供的电平信号为等同时，输出用于表示密码位一致的电平信号；

所述判断电路用于根据每个比较电路所输出的电平信号，输出用于控制所述开关单元的导通/断开的电平信号；

所述存储单元存储所述第一密码的部分位于所述芯片的底层。

2.根据权利要求1所述的芯片的鉴权电路，其特征在于，所述开关单元连接在所述外部接口中的读取端和所述存储单元的读写端之间，所述开关单元还包括使能端，所述使能端连接所述处理单元中的判断电路的输出端。

3.根据权利要求1所述的芯片的鉴权电路，其特征在于，还包括：

与所述处理单元相连的第二寄存器，用于存储密码错误次数；

所述处理单元还用于确定控制所述开关单元的断开时，更改所述第二寄存器中的密码错误次数，并在所述密码错误次数达到预设错误次数阈值时，擦除所述存储单元中所存储的程序。

4.一种芯片，其特征在于，包括：

存储单元，外部接口，和如权利要求1-3中任一所述的鉴权电路。

5.一种芯片的鉴权方法，其中，所述芯片包括：存储单元和外部接口，其特征在于，所述鉴权方法包括：

在芯片上电时，获取存储在存储单元中的第一密码和来自所述外部接口的第二密码；

分别比较第一密码和第二密码的对应密码位，并基于各比较结果，确定是否导通所述外部接口与存储单元之间的通路；

其中，所述获取存储在存储单元中的第一密码的方式包括：

将从所述存储单元中读取的第一密码写入第一寄存器，其中，所述第一寄存器按照所述第一密码的各密码位输出相应的电平信号；

所述分别比较第一密码和第二密码的对应密码位，并基于各比较结果，确定是否导通所述外部接口与存储单元之间的通路的方式包括：

预设有对应各密码位的比较电路，其中，每个比较电路的一个输入端连接所述第一寄存器的相应密码位的电平输出端，另一个输入端连接所述外部接口的相应密码位的电平输出端；

当所述第一寄存器和外部接口的各电平输出端输出相应位的电平信号时，各比较电路判断各自所接收的电平信号是否等同；

当各比较结果均为等同时，确定导通所述外部接口与存储单元之间的通路；

所述存储单元存储所述第一密码的部分位于所述芯片的底层。

6.根据权利要求5所述的芯片的鉴权方法，其特征在于，还包括：

记录所比较的密码错误次数，当所记录的密码错误次数达到预设的错误次数阈值时，擦除所述存储单元中所保存的程序。