CN106919463B - 一种航天器bc端1553b总线芯片ram重配置方法 - Google Patents

一种航天器bc端1553b总线芯片ram重配置方法 Download PDF

Info

Publication number
CN106919463B
CN106919463B CN201710049746.5A CN201710049746A CN106919463B CN 106919463 B CN106919463 B CN 106919463B CN 201710049746 A CN201710049746 A CN 201710049746A CN 106919463 B CN106919463 B CN 106919463B
Authority
CN
China
Prior art keywords
area
bus chip
chip
ram
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710049746.5A
Other languages
English (en)
Other versions
CN106919463A (zh
Inventor
董振辉
潘莉
齐亚琳
张睿
王向晖
张红军
张亚航
穆港
张庆君
李延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Spacecraft System Engineering
Original Assignee
Beijing Institute of Spacecraft System Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Spacecraft System Engineering filed Critical Beijing Institute of Spacecraft System Engineering
Priority to CN201710049746.5A priority Critical patent/CN106919463B/zh
Publication of CN106919463A publication Critical patent/CN106919463A/zh
Application granted granted Critical
Publication of CN106919463B publication Critical patent/CN106919463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种航天器BC端1553B总线芯片RAM重配置方法,具体过程为:总线芯片RAM在轨发生不可恢复故障情况下,通过自检确定故障程度;采取上注总线芯片模式切换指令,然后根据所述指令使用与当前模式下不同的栈区和数据块区组合,完成对总线芯片的重配置;或采取根据实际故障情况制作总线芯片栈区和数据块区设置指令并上注,然后根据所述指令利用芯片中尚能使用的资源拼凑出一个新的栈区和数据块区组合,完成对总线芯片的重配置;若故障依然存在,采取BC端设备切备机的措施,总线芯片RAM重配置处理结束。该方法能够根据故障情况使用备份RAM区资源替换故障RAM区资源,通过重新配置使之能够继续正常运行。

Description

一种航天器BC端1553B总线芯片RAM重配置方法
技术领域
本发明涉及一种芯片RAM重配置方法,特别是一种航天器BC端1553B总线芯片RAM重配置方法。
背景技术
1553B总线是目前国内外航天领域广泛使用的设备间总线,总线上的设备分为BC(总线控制器)、RT(远程终端)、BM(总线监视器)三种。其中,BC端作为总线上组织信息传输的终端,负责发起总线上所有消息通信,如果BC端1553B总线芯片的部分RAM区域发生永久性故障,将导致航天器部分或整体总线通信功能失效,从而严重影响整个航天器的安全。
传统航天器型号研制过程中,数管分系统中CTU(中央处理单元)或SMU(综合管理单元)通常作为整星的BC设备,能够接收地面发送的遥控指令,当发生总线芯片故障后,通常是通过地面遥控手段上注在轨维护指令进行故障消除。进行在轨维护的一般做法是,修改BC软件对总线芯片的资源分配,从而避免使用RAM故障区域。但是这种对软件进行在轨维护的做法会带来两个方面的问题:一是这种在轨维护属于临时应急处理,无法在发射前的整星AIT测试中进行全面验证。总线芯片在轨发生故障后,需要临时查找软件地址、设计维护方案,在轨维护指令需要地面进行严格的测试之后才能上注,且测试过程比较复杂。二是目前卫星寿命都比较长,在卫星寿命后期总线芯片故障集中爆发的时候,软件人员对软件状态已经淡忘,由于人本身固有的疏忽,进行在轨维护的风险较大。
当前,存储芯片重配置方法主要通过芯片内置的专用功能单元实现,一般包括两个步骤:第一步,由内置故障检测和修复单元对芯片进行片内自测试,获得的自测试结果作为重配置策略的依据,第二步,由内置故障检测和修复单元利用存储芯片的备份存储空间代替故障区域,完成芯片的重配置。
富泰华工业(深圳)有限公司和鸿海精密工业股份有限公司CN102467456A号专利公开了一种内存及其修复方法、数据处理装置及其驱动方法,该发明涉及的内存芯片通过内置的修复单元用于检测该内存芯片的物理地址中是否存在损坏的地址空间,并在检测到损坏的地址空间时,使损坏的地址空间的物理地址映射到空闲的正常地址空间的物理地址。上海芯豪微电子有限公司CN101763901A号专利公开了一种在片自测试自修复方法,该发明通过芯片自测试单元测试被测单元并把测试结果传递给自修复单元,自修复单元根据自测试结果进行操作,对被测单元的出错部分执行自修复,由存储的测试结果控制相应开关,以备份单元或器件取代失效的被测单元。
上述方法主要存在以下问题:
(1)芯片RAM重配置功能需要内置的专用功能单元的支持才能实现,而某些芯片在设计之初并未考虑该功能,从而本身不具备自检测和自修复功能,例如1553B总线芯片的RAM区域,其状态检测与重配置必须通过与之接口的通用计算机才能实现;
(2)芯片RAM重配置由专用功能单元自动完成,在专用功能单元设计已经固定的情况下,修复方法也是固定的,无法对修复方法进行人工干预和灵活设置,在芯片发生复杂故障情况下,自动修复不一定能够达到预期效果,且后续无法进行人工干预。
发明内容
有鉴于此,本发明提出了一种航天器BC端1553B总线芯片RAM重配置方法,该方法能够在地面干预情况下,通过遥控上注方案,检测并定位总线芯片RAM区中的故障区域,并根据故障情况使用备份RAM区资源替换故障RAM区资源,通过重新配置使之能够继续正常运行。
该方案是这样实现的:
一种航天器BC端1553B总线芯片RAM重配置方法,具体过程为:
步骤一、1553B总线芯片RAM区故障后,检测定位故障区域,将总线芯片RAM区故障范围下传;若总线芯片RAM尚能利用的区域不足以拼凑出一个新的栈区和数据块区的组合,采取BC端设备切备机的措施,故障处理结束,否则进入步骤二;
步骤二、根据芯片故障的严重程度判断,如果总线芯片当前模式下使用的栈区或数据块区发生故障,但是备份栈区或数据块区正常,进入步骤三,如果当前模式下使用的栈区与备份栈区都发生了故障或者两个栈区对应的数据块区都发生了故障,但总线芯片中仍然具有足够的备份资源,进入步骤四;
步骤三、上注总线芯片模式切换指令,然后根据所述指令使用与当前模式下不同的栈区和数据块区组合,完成对总线芯片的重配置;
步骤四、根据实际故障情况制作总线芯片栈区和数据块区设置指令并上注,然后根据所述指令利用芯片中尚能使用的资源拼凑出一个新的栈区和数据块区组合,完成对总线芯片的重配置;
步骤五、如果经过步骤三和步骤四处理后,故障依然存在,采取BC端设备切备机的措施,总线芯片RAM重配置处理结束。
进一步地,本发明所述总线芯片自检方法为,总线芯片RAM发生故障后,通过向芯片RAM写入固定标识并回读比较一致性来定位故障区域,自检完成后,使用自检前栈区和数据块区组合对芯片重新初始化,并输出自检结果信息。
进一步地,本发明所述总线芯片包括两个栈区A、B(即当前使用栈区和备份栈区)和94个数据块,所述94个数据块划分为两组,第一组为数据块0~63共64个数据块,第二组为数据块93~64,再加上从第一组中的63~30共64个数据块;总线芯片模式划分成4种,为A栈区分别对应两个数据块组构成两种模式,及B栈区分别对应两个数据块组构成两种模式。
进一步地,本发明所述总线芯片包括两个栈区A、B(即当前使用栈区和备份栈区)和94个数据块,若两个栈区A、B都发生了故障,则使用未损坏的7个连续的数据块作为栈区,并重新设定新栈区对应的数据块。
本发明的有益效果在于:
(1)本发明方法与现有技术相比,通过使用与总线芯片接口的计算机软件执行上注指令的方法实现对总线芯片RAM区的重配置,解决了一般存储芯片重配置需要由专门硬件功能单元支持的缺点,只要总线芯片中尚有足够的正常资源就可以通过重配置恢复使用,最大限度的挖掘故障芯片的使用潜力。
(2)本发明方法与现有技术相比,对总线芯片重配置的方式可以由地面灵活配置和人为干预,解决了RAM芯片重配置功能不能人为干预的缺点,可根据具体故障情况实施重配置方案。
(3)本发明方法与现有1553B总线芯片重配置方法相比,避免了采用在轨维护的手段对计算机软件进行修改,而是将总线芯片RAM重配置功能作为计算机软件的一部分,可在地面进行充分的测试验证,避免了在轨维护过程中因人员疏忽和测试不充分对整星安全带来影响的风险。
附图说明
图1为BC端1553B总线芯片RAM重配置流程图;
图2为总线芯片RAM区检测使能指令示意图;
图3为总线芯片RAM区自检流程图;
图4为总线芯片模式切换指令示意图;
图5为总线芯片栈区和数据块区设置指令示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明提供了一种航天器BC端1553B总线芯片RAM重配置方法,当航天器1553B总线上的BC端设备在轨发生总线芯片RAM区故障时,可通过上注遥控指令的方式使星载计算机软件检测永久性故障在总线芯片RAM区中的位置,并通过重配置指令,使用总线芯片中的冗余资源替换故障资源。本发明的操作流程如图1所示,实施步骤说明如下。
(1)检测并定位故障区域
以航天器中央处理单元为例说明,中央处理单元计算机软件通过工作于BC模式的总线芯片与1553B总线上其它终端设备通信,总线芯片的使用方式由计算机软件进行配置。通过下传的遥测参数发现星上BC与RT设备之间总线通信异常时,首先检测定位总线芯片的故障区域。
总线芯片RAM区自检功能平时处于禁止状态,总线芯片故障检测由地面上注总线芯片RAM区检测使能指令触发,中央处理单元计算机软件接收到该指令后,对总线芯片RAM区写入固定标识并回读比较一致性来定位故障区域。总线芯片RAM区检测使能指令格式如图2所示。
图3为总线芯片RAM区自检流程图,检测的执行过程是,以总线芯片若干个字为一个检测单元,先将整个RAM区全部写为特定标识1并读回检测是否为特定标识1,再将整个RAM区全部写为特定标识2并读回检测是否为特定标识2,其中特定标识1和特定标识2需保证RAM区每一位都被使用0和1独立检测过。如果使用特定标识1检测时发现某个检测单元读写数据不一致,则不再使用特定标识2检测,直接将这个检测单元标记为故障,将所有检测单元的检测结果保存。整个总线芯片RAM区自检完成后,中央处理单元计算机软件将自检结果自动封装在遥测源包中通过测控信道下传到地面。
上注一次总线芯片RAM区自检使能指令,RAM区自检操作执行一次,之后自动关闭。执行RAM区自检过程中,自动停止所有总线通信,待自检完成后再开启。由于自检过程中总线芯片的RAM区数据被修改,自检完成后计算机软件需按照当前总线芯片栈区和数据块的使用配置,重新执行一遍总线芯片初始化。
地面分析遥测下传的总线芯片RAM区故障检测结果,如果经分析认为总线芯片RAM区损坏区域过大,尚能利用的区域不足以拼凑出一个新的栈区和数据块区的组合,采取BC端设备切备机的措施,故障处理结束;如果经分析认为总线芯片中尚有足够的备份资源,则采取相应的芯片故障修复手段。修复手段根据故障的严重程度分为两种。
(2)非严重故障的重配置方法
第一种重配置手段适用于不是很严重的故障,即总线芯片当前模式下使用的栈区(或数据块区)发生故障,但是备份栈区(或数据块区)正常,重配置方法是上注总线芯片模式切换指令,使用与当前模式下不同的栈区和数据块区组合。总线芯片模式切换指令如图4所示。
总线芯片模式是指总线芯片中栈区和数据块区的使用组合方式。总线芯片具有A、B两个栈区和94个数据块,其中94个数据块可以分别划分两组,分别对应到A或B栈区,每个栈区对应不超过64个数据块。94个数据块划分为两组的方式是,第一组为数据块0~63,第二组为数据块93~64,再加上从第一组中选择34个数据块(块号63~30,倒序排列),以凑够64块。这种数据块组合策略在一次通信最大消息数小于等于47条时,能够实现A、B栈区对应数据块资源的完全互换,同时也支持了最大通信消息数为64条的情况(最大通信消息数大于47条时,A、B区对应数据块重叠将不可避免)。
将总线芯片模式划分为A1、A2、B1、B2四种,A1模式使用A栈区和块号0~63的数据块,B1模式使用B栈区和块号93~30的数据块,A2模式使用A栈区和块号93~30的数据块,B2模式使用B栈区和块号0~63的数据块。这样,在最大总线通信消息数量小于等于47条时,A1与B1模式可实现资源完全互换,A2与B2模式可实现资源完全互换。
总线芯片模式的切换策略是,上电后总线芯片由计算机软件设置后工作在A1模式,该模式为默认模式。若总线芯片RAM区在轨发生故障,上注总线芯片RAM区自检使能指令,判读总线芯片RAM区自检结果。如果故障发生在A1模式的栈区但总线芯片其它区域无故障,则可切到B1模式或B2模式;如果故障发生在A1模式的数据块区但总线芯片其它区域无故障,则可切到A2模式或B1模式;如果A1模式的栈区和数据块区均发生故障但总线芯片其它区域无故障,则可切换到B1模式。根据该策略,A1、A2、B1、B2四种模式可按需切换,将总线芯片重配置为合适的栈区和数据块区组合。四种模式切换指令可事先在地面制作并进行测试验证,届时直接上注到航天器。
(3)严重故障的重配置方法
第二种重配置手段适用于比较严重的故障,即两个栈区都发生了故障或者两个栈区对应的数据块区都发生了故障,但经分析认为总线芯片中仍然具有足够的备份资源,重配置方法是地面根据实际故障情况制作并上注总线芯片栈区和数据块区设置指令,利用芯片中尚能使用的资源拼凑出一个新的栈区和数据块区组合,使总线芯片能够继续工作。总线芯片栈区和数据块区设置指令格式如图5所示,可对总线芯片的栈区、固定地址区、数据块区3类资源进行重新配置。
重新配置总线芯片栈区的方法是,如果A、B栈区中只有一个损坏则使用另一个正常栈区替换,如果A、B栈区均损坏,则使用未损坏的数据块代替栈区,共需要7个连续的数据块,同时重新设定新栈区对应的数据块资源。在总线芯片栈区和数据块区设置指令中可指定使用总线芯片原始A、B栈区或者使用连续数据块替换原始栈区,当使用数据块替换栈原始区时,数据块必须至少7个且地址连续。
总线芯片固定地址区包括堆栈指针和待发消息计数区,A、B区各有一套固定地址资源,可独立使用。重新配置总线芯片固定地址资源的方法是,如果A区的堆栈指针和待发消息计数区故障,则使用B区的堆栈指针和待发消息计数区,反之亦然。
重新配置总线芯片数据块区的方法是,通过总线芯片栈区和数据块区设置指令,人工指定使用哪些数据块来保存总线通信过程中的消息数据,指定的数据块包含64块,每块地址块的块号取值范围为0~93,该64个块号彼此之间不能重复,并且不能与用于替换栈区的块号重复。
上注总线芯片栈区和数据块区设置指令后,BC端计算机软件根据指令指定的总线芯片栈区资源、固定地址资源、数据块区资源的设置方法对总线芯片重新初始化。
(4)重新配置后仍存在故障
如果上注总线芯片栈区和数据块区设置指令后,故障依然存在,说明总线芯片的寄存器出现故障,该故障不可通过重配置手段修复,此时应采取BC端设备切备机的措施。
1)本发明BC端总线芯片RAM区故障区域的检测方式,检测是通过与总线芯片接口的计算机软件执行的,通过地面上注检测使能指令触发,通过遥测下行检测结果送到地面分析处理。
2)本发明BC端总线芯片RAM区的重配置策略,当发生总线芯片RAM区故障现象后,根据总线芯片RAM自检结果采取不同的处理措施,或者进行简单的切备份栈区和数据块区,或者对总线芯片栈区和数据块区全部重新进行人工设置。
3)本发明总线芯片自检程序的设计,总线芯片自检是在停止总线通信期间,通过对整个芯片的RAM区写入特定标识并回读比较一致性来实现的,自检功能由总线芯片自检使能指令触发,仅执行一次,自检后对总线芯片按照当前配置重新初始化。
综上所述,以上仅为本发明的一种较佳实例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种航天器BC端1553B总线芯片RAM重配置方法,其特征在于,具体过程为:
步骤一、1553B总线芯片RAM区故障后,检测定位故障区域,将总线芯片RAM区故障范围下传;若总线芯片RAM尚能利用的区域不足以拼凑出一个新的栈区和数据块区的组合,采取BC端设备切备机的措施,故障处理结束,否则进入步骤二;
步骤二、根据芯片故障的严重程度判断,如果总线芯片当前模式下使用的栈区或数据块区发生故障,但是备份栈区或数据块区正常,进入步骤三,如果当前模式下使用的栈区与备份栈区都发生了故障或者两个栈区对应的数据块区都发生了故障,但总线芯片中仍然具有足够的备份资源,进入步骤四;
步骤三、上注总线芯片模式切换指令,然后根据所述指令使用与当前模式下不同的栈区和数据块区组合,完成对总线芯片的重配置;
步骤四、根据实际故障情况制作总线芯片栈区和数据块区设置指令并上注,然后根据所述指令利用芯片中尚能使用的资源拼凑出一个新的栈区和数据块区组合,完成对总线芯片的重配置;
步骤五、如果经过步骤三和步骤四处理后,故障依然存在,采取BC端设备切备机的措施,总线芯片RAM重配置处理结束。
2.根据权利要求1所述航天器BC端1553B总线芯片RAM重配置方法,其特征在于,总线芯片RAM发生故障后,通过向芯片RAM写入固定标识并回读比较一致性来定位故障区域,自检完成后,使用自检前栈区和数据块区组合对芯片重新初始化,并输出自检结果信息。
3.根据权利要求1所述航天器BC端1553B总线芯片RAM重配置方法,其特征在于,所述总线芯片RAM区包括两个栈区A、B和94个数据块,所述94个数据块划分为两组,第一组为数据块0~63共64个数据块,第二组为数据块93~64,再加上从第一组中的63~30共64个数据块;总线芯片模式划分成4种,为A栈区分别对应两个数据块区构成两种模式,及B栈区分别对应两个数据块区构成两种模式。
4.根据权利要求1所述航天器BC端1553B总线芯片RAM重配置方法,其特征在于,所述总线芯片RAM区包括两个栈区A、B和94个数据块,若两个栈区A、B都发生了故障,则使用未损坏的7个连续的数据块作为栈区,并重新设定新栈区对应的数据块区。
CN201710049746.5A 2017-01-23 2017-01-23 一种航天器bc端1553b总线芯片ram重配置方法 Active CN106919463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710049746.5A CN106919463B (zh) 2017-01-23 2017-01-23 一种航天器bc端1553b总线芯片ram重配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710049746.5A CN106919463B (zh) 2017-01-23 2017-01-23 一种航天器bc端1553b总线芯片ram重配置方法

Publications (2)

Publication Number Publication Date
CN106919463A CN106919463A (zh) 2017-07-04
CN106919463B true CN106919463B (zh) 2020-04-28

Family

ID=59454025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710049746.5A Active CN106919463B (zh) 2017-01-23 2017-01-23 一种航天器bc端1553b总线芯片ram重配置方法

Country Status (1)

Country Link
CN (1) CN106919463B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112948192B (zh) * 2021-03-05 2024-02-09 北京控制工程研究所 基于ram自检的1553b总线远程终端故障检测及处理方法和系统
CN113268367B (zh) * 2021-04-26 2023-07-14 北京控制工程研究所 一种1553b总线rt端子地址查找表在轨监测及维护方法
CN113901478B (zh) * 2021-10-14 2024-04-16 北京邮电大学 一种通信安全验证的方法、装置、设备及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427894B2 (en) * 2010-09-21 2013-04-23 International Business Machines Corporation Implementing single bit redundancy for dynamic SRAM circuit with any bit decode
CN103389917B (zh) * 2013-06-28 2015-12-23 中国航天科技集团公司第五研究院第五一三研究所 一种sram型fpga seu运行中修复的方法

Also Published As

Publication number Publication date
CN106919463A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
US6728916B2 (en) Hierarchical built-in self-test for system-on-chip design
CN106919463B (zh) 一种航天器bc端1553b总线芯片ram重配置方法
US8055960B2 (en) Self test apparatus for identifying partially defective memory
JPS6229827B2 (zh)
US8595557B2 (en) Method and apparatus for verifying memory testing software
CN102171662B (zh) 用于管理替换单元的测试的、具有可替换单元的计算机化存储系统
CN105006253B (zh) 一种闪存芯片数据保留性检查方法及系统
US7607038B2 (en) Systems and methods for CPU repair
CN105551528A (zh) 基于ATE的高速大容量多芯片Flash模块的测试装置及方法
CN106502844A (zh) 一种测试RAID存储器IO的sAS端口带宽的方法
US20090125754A1 (en) Apparatus, system, and method for improving system reliability by managing switched drive networks
CN105738790A (zh) 车辆变流器自检测方法、装置与系统
TW201032237A (en) Semiconductor test system with self-inspection of memory repair analysis
US7536614B1 (en) Built-in-redundancy analysis using RAM
US7155636B2 (en) Method for detecting faults between storage devices and storage devices using the same
CN104678292A (zh) 一种复杂可编程逻辑器件cpld测试方法和装置
CN112069014B (zh) 一种存储系统故障模拟方法、装置、设备和介质
US20060230254A1 (en) Systems and methods for CPU repair
CN100576348C (zh) 决定内存模块修补方案之方法及测试装置
WO2012105238A1 (ja) デジタル制御装置およびその実行方法
KR101003076B1 (ko) 반도체 디바이스 시험장치 및 시험방법
US7694174B2 (en) Systems and methods for CPU repair
CN116540059B (zh) 半导体芯片测试方法、装置、设备及存储介质
JP2024041080A (ja) メモリ故障データの保存方法、これを行う装置、およびコンピュータプログラム
JPH0252290B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant