CN106845283A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106845283A
CN106845283A CN201710109751.0A CN201710109751A CN106845283A CN 106845283 A CN106845283 A CN 106845283A CN 201710109751 A CN201710109751 A CN 201710109751A CN 106845283 A CN106845283 A CN 106845283A
Authority
CN
China
Prior art keywords
semiconductor device
unique code
customizing messages
unique
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710109751.0A
Other languages
English (en)
Inventor
押田大介
广川祐之
山崎晓
藤森隆
塩田茂雅
古田茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106845283A publication Critical patent/CN106845283A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2129—Authenticate client device independently of the user
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

在相关领域内的半导体装置具有所存储的保密信息的安全性是不足的。本发明的半导体装置具有装置所独有的唯一码并且根据该唯一码来生成唯一码对应信息。该半导体装置具有其中通过加密保密信息而获得的特定信息被存储于与唯一码对应信息关联的区域内的存储区域。从存储区域中读取的特定信息用唯一码对应信息来加密以生成保密信息。

Description

半导体装置
本申请是申请日为2012年6月20日、申请号为201210209584.4、发明名称为“半导体装置”的中国发明专利申请的分案申请。
相关申请的交叉引用
在此通过引用并入在2011年6月20日提交的日本专利申请No.2011-136134的包括说明书、附图及摘要在内的全部公开内容。
技术领域
本发明涉及半导体装置，并且更特别地涉及其中对保持于内部存储器等中的信息实施了安全措施的半导体装置。
背景技术
近年来，人们提出了使用加密技术来提高对半导体装置的非授权访问的抵抗力或者防止模仿的许多安全技术。在加密技术中，使用了加密密钥。专利文献1和2公开了使用加密密钥的安全措施的技术。
专利文献1公开了一种技术：在将数据写入记录介质时，通过在根据加密密钥生成的伪地址中写入伪数据，正规数据和伪(dummy)数据按照合并的状态记录于记录介质内。专利文献1的技术防止了诸如数据复制之类的违法行为。专利文献2公开了一种技术：通过使用摘要表来加密不变的信息块而生成加密值，将哈希函数(hash function)应用于加密值以获得哈希值，以及将该哈希值用作在一对一的基础上与不变的信息块对应的记录地址。在专利文献2中，在摘要表内有多个加密密钥，以及记录地址在这些加密密钥间是不同的。因此，在专利文献2中，能够提高对攻击(例如，使用生成相同哈希值的不变的信息块来尝试的攻击的抵抗力)。
相关技术文献
专利文献
专利文献1：日本未经审查的专利申请No.Hei 11(1999)-045508
专利文献2：日本未经审查的专利申请No.2010-074355
发明内容
例如，在执行加密通信的半导体装置中，诸如用于通信的加密密钥之类的保密信息在半导体装置制成之后被写入诸如闪存的非易失性存储器之内。非易失性存储器能够由CPU(中央处理单元)访问，以及存储于非易失性存储器内的信息能够被容易地读取。因此存在这样一个问题：在半导体装置被分析的情况下，在其内存储了保密信息的存储区域中的信息会被盗取。为了解决该问题，在专利文献1所公开的技术中，通过将伪数据写入根据加密密钥唯一生成的伪地址内来提高安全级别。但是，存在着这样一个问题：由于伪数据由装置写入同一地址内，通过收集存储于非易失性存储区域内的大量数据，其内写入了伪数据的地址被解密会被解密。在专利文献2所公开的技术中，用于存储其内写入了伪数据的地址的装置被制备于半导体装置内，以防止伪数据写入相同的地址内。但是，该技术具有这样的问题：响应由于识别在地址生成时被写入数据的地址的序列的发生而减慢，以及因为用于存储地址的电路是新需要的，所以成本会增加。它还有这样一个问题：由于保密信息和伪数据被依次写入，因而每条保密信息受到诸如对半导体装置与写入装置之间的信道非法访问的边信道攻击(side channel attack)之类的攻击而被读取。
根据本发明的代表性半导体装置具有装置所独有的唯一码(unique code)并且由该唯一码生成唯一码对应信息。半导体装置具有存储区域，在该存储区域中，通过加密保密信息而获得的特定信息被存储于与唯一码对应信息关联的区域内。从存储区域内读出的特定信息通过使用唯一码对应信息来解密，以生成保密信息。
在半导体装置中，存储保密信息的区域由装置所独有的唯一码来指定。也就是说，在本发明的半导体装置中，用于存储保密信息的区域在装置间是不同的。因此，即使在收集了非易失性存储区域内的大量数据的情况下也难以指定存储保密信息的区域。由于使用了由装置所独有的唯一码唯一确定的地址区域，因而用于存储其内写入了伪数据的地址的装置是不必要的。此外，由于保密信息和伪数据被合并且被写入半导体装置内，因而难以通过诸如边信道攻击之类的攻击来指定保密信息。因而，在根据本发明的半导体装置中，抑制了通过分析来盗取保密信息，并且提高了安全性。
在根据本发明的半导体装置中，提高了关于保密信息的安全级别。
附图说明
图1是根据第一实施例的半导体装置以及用于将特定信息写入半导体装置的写入装置的框图。
图2是示出在第一实施例中的写入装置的操作程序的序列图。
图3是示出根据第一实施例的使用特定信息的半导体装置的操作程序的序列图。
图4是根据第二实施例的半导体装置以及用于将特定信息写入半导体装置的写入装置的框图。
图5是示出根据第二实施例的写入装置的操作的流程图。
图6是示出根据第二实施例的写入装置的操作程序的序列图。
图7是示出根据第二实施例的使用特定信息的半导体装置的操作程序的序列图。
图8是根据第三实施例的半导体装置以及用于将特定信息写入半导体装置的写入装置的框图。
图9是示出根据第三实施例的写入装置的操作程序的序列图。
图10是根据第四实施例的半导体装置以及用于将特定信息写入半导体装置的写入装置的框图。
图11是示出根据第四实施例的写入装置的操作程序的序列图。
图12是示出根据第四实施例的使用特定信息的半导体装置的操作程序的序列图。
图13是示出用于将特定信息存储于存储区域的方法的另一个实例的示意图。
图14是示出用于将特定信息存储于存储区域的方法的另一个实例的示意图。
具体实施方式
第一实施例
在下文中，本发明的实施例将参照附图来描述。图1是示出根据第一实施例的半导体装置1以及用于将特定信息写入半导体装置1的写入装置2的框图。
如图1所示，半导体装置1具有唯一码生成单元10、唯一码对应信息生成单元(例如，摘要生成单元11)、存储区域12、存储控制器13、解密单元(例如，哈希函数解密单元14)及加密单元15。
唯一码生成单元10生成装置所独有的唯一码。例如，唯一码生成单元10在半导体装置1的存储装置(例如，SRAM(静态随机存取存储器))启动时通过使用初始值来生成唯一码UC。唯一码UC是由相同设计的电路生成的值，并且是通过利用被制造为半导体装置的电路具有变化的特性来生成的码。该技术被称为PUF(Physical Unclonable Function(物理不可复制功能))并且能够在不需要专用硬件(例如，称为PUF(物理不可复制功能)的防篡改芯片)的情况下实现数据的高保密性。作为唯一码UC，除了PUF外，能够使用为半导体装置(例如，CPU IC)所特有的信息。
摘要生成单元11根据唯一码来生成唯一码对应信息(例如，摘要值DI)。在第一实施例中，摘要生成单元11被用作唯一码对应信息生成单元。作为唯一码对应信息生成单元，可以使用根据唯一码UC无条件地生成与地址值对应的信息的任意单元，以及除了摘要生成单元外，能够使用按算法来操作的电路。在存储区域12内，存储着通过加密与摘要值DI关联的区域(例如，在摘要值DI为待访问的地址的情况下，由摘要值DI指示的区域)内的保密信息而获得的特定信息。存储区域12可以是非易失性存储器(例如，闪存)的一部分或者非易失性存储器的整个区域。存储区域12是用于存储通过加密保密信息获得的特定信息的存储区域，并且是用于即使在电源中断时也保持所存储的信息的存储器。
存储控制器13根据摘要值DI来生成用于访问存储区域的地址并且从与该地址对应的区域内读取信息。在写入装置2发出写入指令的情况下，存储控制器13根据该写入指令将信息写入存储区域12内。
更具体地，存储于半导体装置1内的特定信息HF2由写入装置2来生成。在写入特定信息HF2时，写入装置2通过合并伪值Dd和特定信息HF2来发出写入指令。此时，写入装置2将唯一码UC的摘要值DI指定为特定信息HF2的写入地址，作为存储特定信息HF2的区域。存储控制器13读取特定信息HF2，作为由半导体装置1的摘要生成单元11根据唯一码UC生成的摘要值DI的读取地址。
哈希函数解密单元14接收由存储控制器13从与唯一码UC关联的区域中读取的特定信息HF2。哈希函数解密单元14利用唯一码UC从特定信息HF2中解密出保密信息(例如，哈希函数HF1)。保密信息HF1是用于加密过程的哈希函数(例如，加密密钥)。加密单元15通过使用哈希函数HF1来加密待传输的信息，以生成加密的信息。
如图1所示，写入装置2具有摘要生成单元21、存储单元22、哈希函数加密单元23、伪值生成单元24、选择器25及缓冲器26。
摘要生成单元21通过与摘要生成单元11的算法相同的算法由唯一码UC生成摘要值DI。被输入摘要生成单元21的唯一码UC与被输入摘要生成单元11的唯一码UC相同，并且由半导体装置1来发送。也就是说，在摘要生成单元21内生成的摘要值DI变为与由半导体装置1内的摘要生成单元11生成的摘要值DI是相同的。
在存储单元22内，存储着用作半导体装置1内的加密密钥的保密信息(例如，哈希函数HF1)。哈希函数加密单元23从存储单元22中读取哈希函数HF1并且生成通过以唯一码UC来加密哈希函数HF1而获得的特定信息HF2。
伪值生成单元24生成将要连同特定信息HF2一起写入半导体装置1的存储区域12内的伪值Dd。例如，伪值Dd是由随机数发生器等给出的信息，并且是通过加密与哈希函数HF1不同的值而获得的假信息。
选择器25是用于选择待写入缓冲器26内的信息的电路。缓冲器26是临时存储伪值Dd和特定信息HF2的存储装置。例如，缓冲器26是非易失性存储器，例如，DRAM(动态随机存取存储器)。优选地，缓冲器26是具有与半导体装置1的存储区域12的容量相同的容量的存储装置。
更具体地，选择器25通过与由半导体装置1的存储控制器13使用摘要值DI来执行读取操作的算法相同的算法将信息写入缓冲器26之内。例如，在根据第一实施例的写入装置2内，选择器25将特定信息HF2写入与由在缓冲器26的区域内的摘要值DI指示的地址对应的区域内，并且将伪值Dd写入由缓冲器26中的另一地址指示的区域内。写入装置2发出合并存储于缓冲器26内的信息并且将所合并的信息发送给半导体装置1的指令。
现在将详细地描述根据第一实施例的写入装置2的操作。图2是示出写入装置2的操作程序的序列图。
如图2所示，首先，写入装置2在摘要生成单元21内接收唯一码UC(步骤S1)。摘要生成单元21生成摘要值DI(步骤S2)。摘要值被发送给选择器25(步骤S3)。
随后，写入装置2在哈希函数加密单元23内接收唯一码UC(步骤S4)。哈希函数加密单元23利用唯一码UC来加密哈希函数HF1以生成特定信息HF2(步骤S5)。特定信息HF2被传送到选择器25(步骤S6)。
写入装置2在伪值生成单元24内生成伪值Dd(步骤S7)。伪值Dd被传送到选择器25(步骤S8)。伪值被生成以便填充与特定信息HF2不同的缓冲器区域。至于该生成，由少量位构成的伪值可以多次来生成，或者伪值可以立即生成。
选择器25使用摘要值DI作为地址将所收到的特定信息HF2写入缓冲器26中的区域内，并且将伪值Dd写入缓冲器26的其他区域内(步骤S9)。写入装置2将特定信息HF2与存储于缓冲器26内的伪值Dd进行合并，并且将所合并的信息传送给半导体装置1(步骤S10)。
结果，在半导体装置1的存储区域12内，特定信息HF2被存储于使用摘要值DI作为地址的区域内，以及伪值Dd被存储于其他区域内。
随后，将描述使用特定信息HF2的半导体装置1的操作。图3是示出根据第一实施例的使用特定信息HF2的半导体装置的操作程序的序列图。
如图3所示，首先，半导体装置1将由唯一码生成单元10生成的唯一码UC发送到摘要生成单元11和哈希函数解密单元14(步骤S11和S17)。然后，摘要生成单元11根据所收到的唯一码UC来生成摘要值DI(步骤S12)。摘要值DI被传送给存储控制器13(步骤S13)。
存储控制器13使用所收到的摘要值DI作为读取地址并且发出读取指令RD[DI](步骤S14)。根据读取指令RD[DI]，存储于存储区域12中与摘要值DI关联的地址内的特定信息HF2被传送给存储控制器13(步骤S15)。随后，存储控制器13将所收到的特定信息HF2传送给哈希函数解密单元14(步骤S16)。
哈希函数解密单元14用所收到的唯一码UC来解密所收到的特定信息HF2以生成哈希函数HF1(步骤S18)。哈希函数HF1被传送给加密单元15(步骤S19)。半导体装置1通过使用哈希函数HF1来启动加密的通信(步骤S20)。
用于分析通用的半导体装置以及非法获取数据的方法包括：(1)用FIB(聚焦离子束)来处理半导体装置以及用探针来物理分析半导体装置的方法，(2)通过用电磁波(例如，激光束)照射半导体装置以及在电源端子中插入噪声来使CPU失控而非法获取数据的故障树分析，(3)通过观察半导体装置的消耗电流量来分析密钥数据(key data)的泄漏分析，以及(4)直接耦接至半导体装置的信号端子并且读取信号信息的方法。
为了避免此类非法分析，在需要高安全级别的领域内，使用了具有高安全级别的微型计算机(以下称为安全微型计算机)。安全微型计算机设置有保护布线区的护罩、检测光和信号噪声的功能、通过将随机数信号与信号结合来分散电流的功能等。
如上所述，通过使用安全微型计算机，能够防止第三方对半导体装置的非法分析。但是，在使用安全微型计算机的情况下，虽然能够防止非法分析，但是会出现这样的问题：半导体装置制造商等由于防篡改特性而无法执行失效分析和故障分析。特别地，由于用于汽车内的车内微型计算机(例如，ECU)需要高可靠性，因而对半导体装置的失效分析和故障分析是必要的。由于该原因，其安全级别比安全微型计算机的安全级别低的通用的微型计算机(以下称为通用微型计算机)被广泛作为车内微型计算机来使用。但是，近年来，针对车内微型计算机的安全漏洞(vulnerability)来攻击该目标的案例被报导了。因此，对于车内微型计算机，在使用通用微型计算机时仍需要半导体装置的具有提高的安全级别的加密通信系统。
在根据第一实施例的半导体装置中，所加密的特定信息HF2被存储于与根据唯一码UC生成的唯一码对应信息(例如，摘要值DI)关联的区域内。因此，在半导体装置1中，特定信息HF2被存储于在装置间不同的区域内。因此，用于存储特定信息HF2的区域自身能够被保持为保密的，以免被攻击者盗取。因此，在根据第一实施例的半导体装置1中，能够提高存储于半导体装置1内的特定信息HF2的安全性。在根据第一实施例的半导体装置1中，在没有使用安全微型计算机的情况下，也能够提高安全性。
在根据第一实施例的半导体装置1中，特定信息HF2被存储于作为能够由CPU(中央处理单元)等来访问的区域的存储区域内。但是，所存储的特定信息HF2是以装置所独有的唯一码UC来加密的信息。在根据第一实施例的半导体装置1中，哈希函数HF1在必要时每次生成。因此，在维护等时，具有与作为特定信息HF2的原始信息的哈希函数HF1对应的加密密钥的维护人员能够用哈希函数HF1来分析问题。另一方面，即使在攻击者能够读取特定信息HF2的情况下，攻击者也无法了解用以加密特定信息HF2的算法并且无法根据特定信息HF2来解密出哈希函数HF1。也就是说，根据第一实施例的半导体装置1能够在不牺牲对作为保密信息的哈希函数HF1的维护性能的情况下提高安全性。
根据第一实施例的半导体装置1通过使用装置自身的唯一码UC来加密哈希函数HF1而生成特定信息HF2。因此，在根据第一实施例的半导体装置1中，在解密特定信息HF2时，仅使用唯一码UC就足够了，并且没有必要通过耦接至服务器等的数据库来获得用于解密的加密密钥。也就是说，根据第一实施例的半导体装置1在与服务器等耦接方面不需要安全措施。
此外，在根据第一实施例的半导体装置1中，没有必要使写入装置2的缓冲器26确保更多的容量作为用于存储特定信息HF2的存储区域的容量。因此，在根据第一实施例的半导体装置1中，能够有效地使用设置于半导体装置1内的存储区域。
在第一实施例中，伪值和特定信息HF2由写入装置2按照合并的阶段写入半导体装置1。因此，即使在对从写入装置2延伸到半导体装置1的通信路径进行攻击(例如，边信道攻击)时，攻击者也无法区分伪值和特定信息HF2。在由写入装置2给半导体装置1传送哈希函数HF1的信息时，哈希函数HF1被加密为特定信息HF2。即使攻击者能够确定特定信息HF2，只要加密算法是未知的，攻击者就无法获得哈希函数HF1。根据该观点，同样地，根据第一实施例的半导体装置1和写入装置2能够提高哈希函数HF1作为保密信息的安全性。
第二实施例
图4是根据第二实施例的半导体装置3以及用于将特定信息写入半导体装置3的写入装置4的框图。如图4所示，半导体装置3通过将存储用于对装置所独有的唯一码进行纠错的数据的存储单元31及纠错电路(例如，ECC电路32)添加至根据第一实施例的半导体装置1而获得。写入装置4通过将存储用于对装置的唯一码进行纠错的数据(例如，ECC码)以及用于比较并确认错误码于其上执行的装置的唯一码的数据(例如，CRC码表)的存储单元41、纠错电路(例如，ECC电路42)以及用于比较并确认唯一码的CRC电路43添加至第一实施例的写入装置2而获得。
半导体装置3的ECC电路32校正包含于由唯一码生成单元10生成的唯一码UC内的错误以生成校正的唯一码CUC。更具体地，ECC电路32从存储单元31中读取与唯一码UC对应的ECC码，并且根据ECC码来校正唯一码UC中的错误以生成已纠错的唯一码CUC。
在半导体装置3中，根据已纠错的唯一码CUC，摘要生成单元11生成摘要值DI。在半导体装置3中，哈希函数解密单元14根据已纠错的唯一码CUC来执行解密过程。
写入装置4内的ECC电路42校正包含于由唯一码生成单元10生成的唯一码UC内的错误以生成校正的唯一码CUC。更具体地，ECC电路42从存储单元41中读取与唯一码UC对应的ECC码，并且根据ECC码来校正唯一码UC内的错误以生成已纠错的唯一码CUC。存储于存储单元41内的ECC码与存储于半导体装置3中的存储单元31内的ECC码是相同的。在相同的ECC码保存于两个装置中的情况下，能够确认写入装置4和半导体装置3的有效性。
在写入装置4中的CRC电路43将已纠错的唯一码CUC与存储于存储单元41内的CRC码表进行比较以确定已纠错的唯一码CUC的有效性。CRC码表是用于记录与ECC码关联的有效唯一码的表格的数据。在CRC电路43确定已纠错的唯一码CUC为有效的情况下，它将已纠错的唯一码CUC供应给摘要生成单元21和哈希函数加密单元23。另一方面，在CRC电路43确定已纠错的唯一码CUC为无效的情况下，写入装置4停止写入哈希函数HF1的过程。
现在将描述根据第二实施例的写入装置4的操作。图5是示出根据第二实施例的写入装置4的操作的流程图。
首先，写入装置4接收来自半导体装置3的未校正的唯一码UC(步骤S21)。随后，写入装置4将ECC码从存储单元41传送到ECC电路42(步骤S22)。ECC电路42校正未校正的唯一码UC中的错误以生成已纠错的唯一码CUC(步骤S23)。
写入装置4将CRC码表从存储单元41传送到CRC电路43(步骤S24)。写入装置4将CRC码表与CRC电路43内的已纠错的唯一码CUC进行比较(步骤S25)。在CRC码与已纠错的唯一码CUC于步骤S25的比较中不匹配的情况下(步骤S26中的否)，写入装置4停止写入特定信息HF2的过程。另一方面，在CRC码与已纠错的唯一码CUC匹配的情况下(步骤S26中的是)，写入装置4进入到写入特定信息HF2的过程。
在步骤S26确定CRC码与已纠错的唯一码CUC相匹配的情况下，写入装置4根据已纠错的唯一码CUC来生成摘要值DI(步骤S27)。在步骤S27之后，写入装置4以已纠错的唯一码CUC来加密哈希函数HF1以生成特定信息HF2(步骤S28)。
写入装置4将特定信息HF2和伪值Dd存储于缓冲器26内(步骤S29)。更具体地，在步骤S29中，将特定信息HF2存储于其地址是在缓冲器26的区域中的摘要值DI的区域内，以及将伪值Dd存储于其地址不是在缓冲器26的区域中的摘要值DI的区域内。随后，写入装置4将特定信息HF2与伪值Dd进行合并，并且将所合并的信息发送给半导体装置3(步骤S30)。
在图5的流程图中，当CRC电路43确定已纠错的唯一码CUC不是正规的唯一码时，写入装置4不将特定信息HF2传送到半导体装置3。使用该方法和CRC码，在半导体装置3不是正规的半导体装置的情况下，能够防止特定信息HF2被传送给不正规的半导体装置3。
图6是示出根据第二实施例的写入装置4的操作程序的序列图。如图6所示，首先，写入装置4接收来自半导体装置3的未校正的唯一码UC(步骤S31)。随后，写入装置4通过使用ECC电路42中的ECC码来校正唯一码UC内的错误以生成已纠错的唯一码CUC(步骤S32)。已纠错的唯一码CUC被传送到CRC电路43(步骤S33)。
在写入装置4中，CRC电路43应用来自CRC码表41的对应的CRC码，将已纠错的唯一码CUC与CRC码进行比较，并确定已纠错的唯一码CUC的有效性(步骤S34)。在步骤S34确定已纠错的唯一码CUC为无效的情况下，过程停止。另一方面，当步骤S34确定已纠错的唯一码CUC为有效时，过程继续进行。
在步骤S34的过程之后，执行特定信息HF2和伪值Dd的生成以及特定信息HF2和伪值Dd的传送。具体地，在写入装置4中，已纠错的唯一码UC由CRC电路43传送到摘要生成单元21和哈希函数加密单元23(步骤S35和S38)。摘要生成单元21根据已纠错的唯一码CUC来生成摘要值DI(步骤S36)。摘要值DI被传送到选择器25(步骤S37)。
随后，写入装置4用已纠错的唯一码UC来加密哈希函数HF1以在哈希函数加密单元23中生成特定信息HF2(步骤S39)。特定信息HF2被传送给选择器25(步骤S40)。
写入装置4在伪值生成单元24中生成伪值Dd(步骤S41)。伪值Dd被传送给选择器25(步骤S42)。伪值Dd被生成使得缓冲器区域除了特定信息HF2外都被占用。少量位的伪值Dd能够多次来生成，或者伪值Dd能够立即生成。
选择器25将所收到的特定信息HF2写入其地址是缓冲器26内的摘要值DI的区域，以及将伪值Dd写入缓冲器26中的其他区域内(步骤S43)。写入装置4将存储于缓冲器26内的特定信息HF2和伪值Dd进行合并，并且将所合并的信息传送给半导体装置3(步骤S44)。
随后，将描述使用特定信息的半导体装置3的操作HF2。图7是示出根据第三实施例的使用特定信息HF2的半导体装置的操作程序的序列图。
如图7所示，首先，半导体装置1将由唯一码生成单元10生成的未校正的唯一码UC发送到ECC电路32(步骤S51)。ECC电路32读取来自存储单元31的ECC码并且校正唯一码UC内的错误以生成已纠错的唯一码UCU(步骤S52)。ECC电路32将已纠错的唯一码CUC传送给摘要生成单元11和哈希函数解密单元14(步骤S53和S59)。随后，摘要生成单元11根据所收到的已纠错的唯一码CUC来生成摘要值DI(步骤S54)。摘要值DI被传送到存储控制器13(步骤S55)。
存储控制器13将所收到的摘要值DI用作读取地址并且发出读取指令RD[DI](步骤S56)。根据读取指令RD[DI]，存储于与摘要值DI关联的地址内的特定信息HF2从存储区域12中传送到存储控制器13(步骤S57)。随后，存储控制器13将所收到的特定信息HF2传送给哈希函数解密单元14(步骤S58)。
哈希函数解密单元14用所收到的已纠错的唯一码CUC来解密所收到的特定信息HF2以生成哈希函数HF1(步骤S60)。哈希函数HF1被传送给加密单元15(步骤S61)。半导体装置1通过使用哈希函数HF1来启动加密通信(步骤S62)。
如上所述，通过提供纠错电路(例如，ECC电路32)，即使在唯一码UC是例如由于生成原理而在随机位内包含错误的PUF时，根据第二实施例的半导体装置3也能够通过使用经由校正错误而获得的校正的唯一码CUC来执行与根据第一实施例的半导体装置1的操作类似的操作。PUF是装置所独有的值，并且即使在电路相同时，具有相同值的码也无法生成。因此，通过使用PUF，能够提高安全性。
由于在生成唯一码时没有必要由半导体装置3和写入装置4发送/接收ECC码来生成唯一码UC，因而保持了ECC码的保密性。由于写入装置4具有与存储于半导体装置3的存储单元31内的ECC码相同的ECC码，因而能够确定半导体装置3对于写入装置4的有效性或者写入装置4对于半导体装置3的有效性。在写入装置4和半导体装置3中的任意一个装置为无效的情况下，存储于半导体装置3内的ECC码以及存储于写入装置4内的ECC码不匹配。另一方面，在半导体装置3中经过了纠错的唯一码UC以及在写入装置4中经过了纠错的唯一码UC是相同的。在将不同的ECC码应用于相同的唯一码的情况下，没有进行适当的纠错。因此，对其执行与原始纠错不同的纠错的已纠错的唯一码CUC具有与CRC码表内的值不同的值。也就是说，根据第二实施例的写入装置4能够通过在CRC电路43内的CRC过程来确定半导体装置3的有效性或者写入装置4对于半导体装置3的有效性。
此外，在根据第二实施例的写入装置4中，在半导体装置3和写入装置4中的任何一个的有效性有可疑的情况下，特定信息HF2的生成过程和发送过程就停止。因此，根据第二实施例的写入装置4能够防止特定信息HF2(和哈希函数HF1)泄漏到无效的半导体装置3(例如，模仿)。也就是说，根据第二实施例的写入装置4能够提高半导体装置3的安全性。
尽管CRC电路43在第二实施例中被用来确认已纠错的唯一码CUC的有效性，但是已纠错的唯一码CUC的有效性不一定通过CRC电路来确认，而是能够通过别的电路来确认，只要该电路具有能够检测奇偶等错误以及防止错误的校正的功能。
根据第二实施例的半导体装置3将待进行纠错的码作为发送给写入装置4的唯一码UC来发送。也就是说，在半导体装置3与写入装置4之间的通信路径内，传输着包含错误的唯一码UC。因此，在根据第二实施例的半导体装置3内，在对通信路径进行攻击(例如，边信道攻击)的情况下同样被分接(tap)的唯一码UC包括错误，使得攻击者无法从所分接的信息中确定有效的唯一码UC。也就是说，通过使用根据第二实施例的半导体装置3，能够提高通信路径的安全性。
第三实施例
图8是根据第三实施例的半导体装置3以及将特定信息写入半导体装置3的写入装置4a的框图。如图8所示，在第三实施例中，将描述具有通过从根据第二实施例的写入装置4中去除CRC电路而获得的写入装置4a的配置。
如图8所示，在写入装置4a中，在没有由CRC电路执行的CRC过程的情况下，已纠错的唯一码CUC被传送给摘要生成单元21和哈希函数加密单元23。如上所述，在第三实施例中的半导体装置3及写入装置4a与第二实施例中的半导体装置3及写入装置4之间的差异只是CRC电路的存在/不存在。因此，下面将只描述写入装置4a的操作。
图9是示出根据第三实施例的写入装置4a的操作程序的序列图。在图9中，为了使写入装置4a的操作对应于写入装置4的操作，用相同的参考数字来指示与写入装置4的操作基本上相同的操作。
如图9所示，首先，写入装置4a接收来自半导体装置3的待进行纠错的唯一码UC(S31)。随后，ECC电路42通过使用ECC码来校正唯一码UC内的错误以生成已纠错的唯一码CUC(步骤S32)。已纠错的唯一码CUC被传送给摘要生成单元21和哈希函数加密单元23(步骤S35和S38)。摘要生成单元21根据已纠错的唯一码CUC来生成摘要值DI(步骤S36)。摘要值DI被传送给选择器25(步骤S37)。
随后，写入装置4a通过哈希函数加密单元23用已纠错的唯一码CUC来加密哈希函数HF1，以生成特定信息HF2(步骤S39)。特定信息HF2被传送给选择器25(步骤S40)。
写入装置4在伪值生成单元24中生成伪值Dd(步骤S41)。伪值Dd被传送给选择器25(步骤S42)。伪值Dd被生成以便填充与特定信息HF2不同的缓冲区。至于该生成，由少量位构成的伪值可以多次来生成，或者伪值可以立即生成。
选择器25将所收到的特定信息HF2写入使用摘要值DI作为缓冲器26中的地址的区域内，并且将伪值Dd写入缓冲器26的其他区域内(步骤S43)。写入装置4将存储于缓冲器26内的特定信息HF2与伪值Dd进行合并，并且将所合并的信息传送给半导体装置3(步骤S44)。
如上所述，在根据第三实施例的写入装置4a中，在CRC电路没有执行CRC过程的情况下，写入特定信息HF2。即使在这种情况下，当半导体装置3和写入装置4a中的任意一个为无效时，写入半导体装置3内的特定信息HF2无法通过半导体装置3的已纠错的唯一码CUC来读取。原因是，由写入装置4a生成的摘要值DI与由半导体装置3生成的摘要值DI是不同的值。在半导体装置3中，例如，即使在能够从存储区域12中读取特定信息HF2的情况下，由于用来生成特定信息HF2的已纠错的唯一码CUC与由半导体装置3生成的已纠错的唯一码CUC不匹配，哈希函数HF1无法由哈希函数解密单元14来解密。
因此，根据第三实施例的半导体装置3和写入装置4a只能够在装置为有效的情况下解密哈希函数HF1。在根据第三实施例的半导体装置3和写入装置4a中的任意一个为无效的情况下，能够防止对哈希函数HF1的解密。也就是说，根据第三实施例的半导体装置3和写入装置4a能够在不使用CRC电路的情况下实现高安全性。
第四实施例
图10是根据第四实施例的半导体装置5和写入装置6的框图。如图10所示，半导体装置5具有代替了根据第一实施例的半导体装置1的唯一码生成单元10的唯一码生成单元50。在半导体装置5中，在存储区域12内，没有存储伪值Dd，而是存储了特定信息HF21到HF2n(n表示指出所存储的特定信息的个数的值)。
唯一码生成单元50生成多个唯一码UC1到UCn(n表示指出所生成的唯一码的数量的值)，并且从唯一码UC1到UCn选出一个唯一码UCx(x表示指出所选唯一码的编号的值)。唯一码生成单元50将所选的唯一码UCx给到摘要生成单元11和哈希函数解密单元14。
更具体地，唯一码生成单元50具有唯一码UC1到UCn和选择电路52。唯一码通过例如PUF(例如，SRAM电路的初始值)来配置。选择电路52选择唯一码UC1到UCn中的任意一个并且将其作为唯一码UCx来输出。选择电路52接收模式信号MD。在模式信号MD指示正常的操作模式的情况下，选择电路52输出从唯一码UC1到UCn选出的任意唯一码UCx。此时，选择电路52每当需要选择唯一码时就随机地选择唯一码。另一方面，在模式信号MD指示写入模式的情况下，选择电路52依次选择唯一码UC1到唯一码UCn并且输出它。
写入装置6具有存储单元22、哈希函数加密单元61及缓冲器62。哈希函数加密单元61以由半导体装置5依次发送的唯一码来加密哈希函数HF1以依次生成特定信息HF21到HF2n，并且将特定信息HF21到HF2n存储于缓冲器62内。也就是说，特定信息HF2n是通过以唯一码UCn来加密哈希函数HF1而获得的。特定信息HF21到HF2n被存储于缓冲器62内。写入装置6将存储于缓冲器62内的特定信息HF21到HF2n进行合并，并且将所合并的信息传送给半导体装置5。
在半导体装置5中，由写入装置6发送的特定信息HF21到HF2n被存储于存储区域12内。在半导体装置5中，生成了与唯一码UC1到UCn对应的摘要值DI1到DIn，以及特定信息HF21到HF2n被存储于其地址是与用于加密过程的唯一码对应的摘要值的区域内。也就是说，在存储区域12内，通过使用多个唯一码来加密哈希函数HF1而获得的特定信息HF21到HF2n被存储于与唯一码UC1到UCn关联的多个区域内。在图10中，摘要值DIx被示出作为摘要值DI1到Din之一。
图11是示出根据第四实施例的写入装置6的操作程序的序列图。下面将参照图11来描述根据第四实施例的装置电路6的操作程序。
如图11所示，在写入装置6内的哈希函数加密单元61接收唯一码UC1到UCn(步骤S71)。哈希函数加密单元61用唯一码UC1到UCn来加密哈希函数HF1以生成特定信息HF21到HF2n(步骤S72)。特定信息HF21到HF2n被传送给缓冲器62(步骤S73)。写入装置6将存储于缓冲器62内的特定信息HF21到HF2n进行合并，并且将所合并的信息传送给半导体装置5(步骤S74)。在半导体装置5中，特定信息HF21到HF2n被存储于存储区域12中的与唯一码UC1到UCn关联的多个区域内。
现在将描述使用特定信息HF21到HF2n的半导体装置5的操作。图12是示出根据第四实施例的使用特定信息HF21到HF2n的半导体装置5的操作程序的序列图。
如图12所示，半导体装置5将由唯一码生成单元10生成的唯一码UC1到UCn中的一个作为唯一码UCx来输出，该唯一码是随机选择的(步骤S81)。所选的唯一码UCx被传送给摘要生成单元11和哈希函数解密单元14(步骤S82和S88)。随后，摘要生成单元11根据所收到的唯一码UCx来生成摘要值DIx(步骤S83)。摘要值DIx被传送给存储控制器13(步骤S84)。
存储控制器13使用所收到的摘要值Dix作为读取地址并且发出读取指令RD[DIx](步骤S85)。根据读取指令RD[DIx]，存储于与摘要值DI关联的地址内的特定信息HF2x被从存储区域12中传送到存储控制器13(步骤S86)。随后，存储控制器13将所收到的特定信息HF2传送给哈希函数解密单元14(步骤S87)。
哈希函数解密单元14用所收到的唯一码UCx来解密所收到的特定信息HF2x以生成哈希函数HF1(步骤S89)。哈希函数HF1被传送给加密单元15(步骤S90)。半导体装置5通过使用哈希函数HF1来启动加密通信(步骤S91)。
在以上的描述中，在根据第四实施例的半导体装置5内，存储区域12由以唯一码UC1到UCn加密的特定信息HF21到HF2n填充。半导体装置5根据联系唯一码UC1到UCn而生成的摘要值DI1到Din来读取能够以唯一码UC1到UCn来解密的特定信息HF21到HF2n，以解密哈希函数HF1。
通常，存储于存储区域12内的特定信息HF2的个数是1。因此，即使在攻击者对根据第四实施例的半导体装置5进行分析时，攻击者也无法确定存储于任意区域内的特定信息是否是真正的特定信息。通过使用半导体装置5，能够提高哈希函数HF1作为保密信息的安全性。
存储于存储区域12内的特定信息以唯一码UC1到UCn中的任意唯一码来加密。因此，攻击者仅参照存储于存储区域12内的特定信息无法了解加密的算法。同样能够通过使用根据第四实施例的半导体装置5来提高哈希函数HF1作为保密信息的安全性。
第五实施例
在第五实施例中，将描述用于将特定信息HF2存储于存储区域12内的方法的另一种形式。图13是示出用于存储特定信息HF2的方法的另一种形式的概念图。在图13所示的实例中，特定信息HF2被分割(split)并存储于存储区域12中的多个区域内。在图13所示的实例中，摘要值DI用作指定特定信息HF2的分割数的值，并且还用作存储摘要值DI的区域的头地址。
在图13所示的实例中，4被生成作为摘要值DI，以及特定信息HF2被表示为128位。在图13所示的实例中，特定信息HF2的第一个32位被存储于地址4的区域内，从第33位到第64位的特定信息HF2被存储于地址5的区域内，从第65位到第96位的特定信息HF2被存储于地址6的区域内，以及从第97位到第128位的特定信息HF2被存储于地址7的区域内。由于同样存在分割次数为1的情形，因而在存储区域12内的一个区域具有大到足以存储没有分割的特定信息HF2的容量。因此，在分割特定信息HF2以及存储分割信息的情况下，空闲空间存在于一个区域内。如图13所示，优选的是将伪值存储于空闲空间内，原因是由于对攻击者隐藏了特定信息HF2。
如上所述，为了从特定信息HF2存储于其内的存储区域12中读取特定信息HF2，存储控制器13生成用于从摘要值DI中读取特定信息HF2的读取指令。更具体地，存储控制器13根据摘要值DI来计算存储于存储区域12中的一个区域内的特定信息的分割次数并且访问存储区域12。存储控制器13生成数量与与分割次数对应的读取地址，根据使用读取地址从多个区域读取的信息再生成特定信息HF2，并且将所再生成的特定信息HF2给到哈希函数解密单元14。在图13所示的实例中，摘要值DI被用作特定信息HF2存储于其内的区域的头地址，使得存储控制器13根据摘要值DI来生成数量与分割次数对应的读取地址，包括头地址以及在头地址之后的读取地址。作为存储分割特定信息的位置，可以指定根据摘要值DI计算出的另一地址。
图14是示出用于存储特定信息HF2的方法的另一种形式的概念图。在图14所示的实例中，特定信息HF2被分割并存储于存储区域12中的多个区域之内。在图14所示的实例中，摘要值DI被用作用于指定存储于存储区域12中的一个区域内的特定信息HF2的位数的值(分割位数)，并且被用作用于存储摘要值DI的区域的头地址。
在图14所示的实例中，“4”被生成为摘要值DI，以及特定信息HF2被表示为128位。在图14所示的实例中，特定信息HF2被分割成4个位，以及所分割的特定信息HF2中的每一个都存储于一个区域内。由于同样存在分割位数为128位的情形，因而在存储区域12中的一个区域具有大到足以存储没有分割的特定信息HF2的容量。因此，在特定信息HF2被分割的情况下，空闲空间存在于一个区域内。如图14所示，优选的是将伪值存储于空闲空间内以使特定信息HF2对于攻击者是隐藏的。在其中存储了特定信息HF2的地址区域1到n内，其内写入特定信息HF2的位置并没有受到限制。更具体地，本发明能够在将写入图14中的地址4内的HF2[0:3]写入如图14所示的从地址4的头位开始的区域内或者写入其他区域内时实现。
如上所述，为了从特定信息HF2存储于其内的存储区域12中读取特定信息HF2，存储控制器13生成用于根据摘要值DI来读取特定信息HF2的读取指令。更具体地，存储控制器13根据摘要值DI来计算存储于存储区域12中的一个区域内的特定信息HF2的位数并且访问存储区域12。存储控制器13生成数量与通过根据分割次数来分割特定信息HF2而获得的值对应的读取地址，根据使用读取地址从多个区域中读取的信息来再生成特定信息HF2，以及将所再生成的特定信息HF2给到哈希函数解密单元14。在图14所示的实例中，摘要值DI被用作其内存储了特定信息HF2的区域的头地址，使得存储控制器13根据摘要值DI生成数量与通过根据分割位数来分割特定信息HF2而获得的值对应的读取地址，包括头地址和在头地址之后的读取地址。作为存储分割特定信息的位置，可以指定根据摘要值DI计算出的另一地址。
如上所述，通过根据摘要值DI来分割特定信息HF2以及将分割信息存储于存储区域12内，特定信息HF2被按照在装置间不同的记录长度存储。因此，即使在攻击者对存储区域12进行分析时，由于存储于一个区域内的特定信息HF2的记录长度在装置间是不同的，因而攻击者无法识别出哪些信息是特定信息HF2。也就是说，通过根据依据在装置间不同的唯一码UC而生成的摘要值DI来改变特定信息HF2的记录长度，能够提高哈希函数HF1作为保密信息的安全性。
在上述实施例的写入装置中，通过使用与数据被写入其内的半导体装置的唯一码相同的唯一码UC，生长与半导体装置的摘要值相同的摘要值DI。通过使写入装置执行上述分割算法，能够正常地执行写入特定信息HF2的过程。
本发明并不限定于上述实施例，而是能够在不脱离本发明主旨的情况下适当地改变。本领域技术人员应当理解，与多个实施例相关的内容可与一个装置结合，例如，将从第一实施例到第二实施例的变化应用于第四实施例。

Claims (8)

1.一种半导体装置，包括：
唯一码生成电路，其包括静态随机存取存储器SRAM，生成多个唯一码并输出来自所述多个唯一码中的一个唯一码，所述唯一码在所述随机存取存储器启动时使用初始值生成；
唯一码对应信息生成电路，根据所述一个唯一码来生成唯一码对应信息；
存储区域，其具有多个存储区，每个存储区被分配以预先确定的地址，其中与每个预先确定的地址相关联的特定信息通过以所述多个唯一码加密保密信息而获得，所述多个唯一码也分别被存储于所述多个存储区中，并且所述多个唯一码的被分配的地址由所述唯一码对应信息指示；以及
解密电路，其用所述一个唯一吗解密通过使用所述唯一码对应信息从一个存储区中读取的所述特定信息以便生成所述保密信息。
2.根据权利要求1所述的半导体装置，还包括：
存储控制器，被配置为使用所述唯一码对应信息来访问所述存储区域，
其中所述存储控制器生成与所述唯一码对应信息对应的地址，从所述存储区域中与所述地址对应的区域内读取所述特定信息，并且将所读取的特定信息供应给所述解密电路。
3.根据权利要求1所述的半导体装置，其中所述保密信息是用于加密过程中的加密密钥。
4.根据权利要求3所述的半导体装置，还包括：
加密电路，用于通过使用所述加密密钥来加密待发送的信息。
5.根据权利要求1所述的半导体装置，其中所述唯一码是其中错误位的存在或不存在根据读取时序而变化的值。
6.根据权利要求1所述的半导体装置，其中所述唯一码是物理不可复制功能PUF数据，该PUF数据包含由于在所述半导体装置的元件中的制造变化而变得不确定的位。
7.根据权利要求1所述的半导体装置，还包括：
纠错电路，被配置为校正包含于所述唯一码内的错误。
8.根据权利要求1所述的半导体装置，其中所述唯一码生成电路包括从所述多个唯一码中选择所述一个唯一码的选择电路。
CN201710109751.0A 2011-06-20 2012-06-20 半导体装置 Pending CN106845283A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-136134 2011-06-20
JP2011136134A JP5839659B2 (ja) 2011-06-20 2011-06-20 半導体装置
CN201210209584.4A CN102842009B (zh) 2011-06-20 2012-06-20 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210209584.4A Division CN102842009B (zh) 2011-06-20 2012-06-20 半导体装置

Publications (1)

Publication Number Publication Date
CN106845283A true CN106845283A (zh) 2017-06-13

Family

ID=46298247

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210209584.4A Expired - Fee Related CN102842009B (zh) 2011-06-20 2012-06-20 半导体装置
CN201710109751.0A Pending CN106845283A (zh) 2011-06-20 2012-06-20 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210209584.4A Expired - Fee Related CN102842009B (zh) 2011-06-20 2012-06-20 半导体装置

Country Status (5)

Country Link
US (2) US8782432B2 (zh)
EP (2) EP2544119B1 (zh)
JP (1) JP5839659B2 (zh)
KR (1) KR20120140223A (zh)
CN (2) CN102842009B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013031151A (ja) 2011-06-20 2013-02-07 Renesas Electronics Corp 暗号通信システムおよび暗号通信方法
JP5770026B2 (ja) 2011-06-20 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
US9048834B2 (en) * 2013-01-16 2015-06-02 Intel Corporation Grouping of physically unclonable functions
JP6124698B2 (ja) * 2013-06-13 2017-05-10 富士電機株式会社 認証を行うための方法、装置およびシステム
JP6182371B2 (ja) * 2013-06-28 2017-08-16 ルネサスエレクトロニクス株式会社 半導体集積回路を含むシステム
JP2015065495A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 暗号鍵供給方法、半導体集積回路および暗号鍵管理装置
EP2911086A1 (en) * 2014-02-19 2015-08-26 Renesas Electronics Europe GmbH Integrated circuit with parts activated based on intrinsic features
KR20150143150A (ko) * 2014-06-13 2015-12-23 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
JP2016025616A (ja) * 2014-07-24 2016-02-08 レノボ・シンガポール・プライベート・リミテッド ディスク・ドライブが記憶するデータを保護する方法および携帯式コンピュータ
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
JP6400469B2 (ja) 2014-12-26 2018-10-03 株式会社東芝 情報処理システム及び半導体素子
US10599677B2 (en) * 2015-01-22 2020-03-24 Brian J. Bulkowski Methods and systems of splitting database indexes and digests
CN104836666B (zh) * 2015-04-20 2019-04-12 成都信息工程学院 一种针对sm2解密算法的能量分析攻击的方法
CN104780051B (zh) * 2015-04-24 2019-04-12 成都信息工程学院 针对sm2公钥密码加密算法的侧信道攻击的方法
GB2581652B (en) * 2017-10-31 2022-08-24 Mitsubishi Heavy Ind Mach Systems Ltd Information processing device, method for controlling information processing device, and program
CN107885864A (zh) * 2017-11-22 2018-04-06 山东渔翁信息技术股份有限公司 一种加密数据查询方法、系统、装置及可读存储介质
WO2019146198A1 (ja) * 2018-01-23 2019-08-01 パナソニック株式会社 不揮発性メモリ装置およびその書込み方法
KR20200082982A (ko) 2018-12-31 2020-07-08 삼성전자주식회사 물리적 복제방지 기능의 보안을 위한 집적 회로 및 이를 포함하는 장치
EP3907633B1 (en) * 2020-05-05 2022-12-14 Nxp B.V. System and method for obfuscating opcode commands in a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100031065A1 (en) * 2006-11-06 2010-02-04 Yuichi Futa Information security apparatus
WO2010035202A1 (en) * 2008-09-26 2010-04-01 Koninklijke Philips Electronics N.V. Authenticating a device and a user
CN101742200A (zh) * 2008-11-17 2010-06-16 恩益禧电子股份有限公司 输入/输出接口、存储器控制器、机顶盒及加解密方法
CN101996557A (zh) * 2009-08-24 2011-03-30 精工爱普生株式会社 转换电路、显示驱动电路、光电装置及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10222618A (ja) * 1997-01-31 1998-08-21 Toshiba Corp Ｉｃカード及びｉｃカード処理システム
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
JP3861392B2 (ja) 1997-07-30 2006-12-20 ソニー株式会社 データ記録装置および方法、データ再生装置および方法、並びに伝送媒体
US5970147A (en) * 1997-09-30 1999-10-19 Intel Corporation System and method for configuring and registering a cryptographic device
JP2000252973A (ja) * 1999-03-04 2000-09-14 Matsushita Electric Ind Co Ltd 鍵の実装方法及び復元方法
DE19922155A1 (de) 1999-05-12 2000-11-23 Giesecke & Devrient Gmbh Speicheranordnung mit Adreßverwürfelung
JP2002026902A (ja) * 2000-07-10 2002-01-25 Matsushita Electric Ind Co Ltd 受信端末装置
TW508494B (en) * 2001-03-28 2002-11-01 Shansun Technology Company Data protection device capable of self-defining address arrangement sequence in protection area of storage device
FR2825873A1 (fr) * 2001-06-11 2002-12-13 St Microelectronics Sa Stockage protege d'une donnee dans un circuit integre
FR2833119A1 (fr) * 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
EP1603001B1 (en) 2002-08-01 2007-10-31 Matsushita Electric Industrial Co., Ltd. Apparatusses and methods for decrypting blocks of data and locating the decrypted blocks of data in memory space used for execution
JP4475894B2 (ja) * 2002-08-01 2010-06-09 パナソニック株式会社 暗号化データを復号して実行用メモリ空間に配置する装置、およびその方法
JP4309111B2 (ja) * 2002-10-02 2009-08-05 株式会社スズケン 健康管理システム、活動状態測定装置及びデータ処理装置
US7596703B2 (en) * 2003-03-21 2009-09-29 Hitachi, Ltd. Hidden data backup and retrieval for a secure device
US7444581B2 (en) * 2003-11-04 2008-10-28 Texas Instruments Incorporated Error handling of storage device data in real time systems
CN101036340A (zh) * 2004-10-04 2007-09-12 皇家飞利浦电子股份有限公司 用于物理令牌的双向纠错
CN1783777B (zh) * 2004-12-02 2010-11-03 华为技术有限公司 固定通信安全、数据加密方法和系统及固定终端鉴权方法
EP1715404A1 (de) * 2005-04-22 2006-10-25 Siemens Aktiengesellschaft System zur Speicherung und Wiedergewinnung vertraulicher Informationen
CN101286338B (zh) * 2007-04-12 2010-06-02 鸿富锦精密工业（深圳）有限公司 电子设备及其数据加密方法与数据解密方法
US9767319B2 (en) * 2007-04-17 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus of secure authentication for system on chip (SoC)
KR101527711B1 (ko) * 2007-12-20 2015-06-11 코닌클리케 필립스 엔.브이. 템플릿 보호 시스템들에서의 분류 임계치들의 규정
JP5090300B2 (ja) 2008-09-17 2012-12-05 沖電気工業株式会社 パケット通過記録装置及び方法
CN101741562A (zh) * 2008-11-25 2010-06-16 中国联合网络通信集团有限公司 嵌入式设备的软件安装方法、装置和系统
JP5548218B2 (ja) * 2009-03-06 2014-07-16 イントリンシツク・イー・デー・ベー・ベー 物理的システムに依存する暗号鍵を確立するためのシステム
US8300450B2 (en) * 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100031065A1 (en) * 2006-11-06 2010-02-04 Yuichi Futa Information security apparatus
WO2010035202A1 (en) * 2008-09-26 2010-04-01 Koninklijke Philips Electronics N.V. Authenticating a device and a user
CN101742200A (zh) * 2008-11-17 2010-06-16 恩益禧电子股份有限公司 输入/输出接口、存储器控制器、机顶盒及加解密方法
CN101996557A (zh) * 2009-08-24 2011-03-30 精工爱普生株式会社 转换电路、显示驱动电路、光电装置及电子设备

Also Published As

Publication number Publication date
US20140289538A1 (en) 2014-09-25
US20120324241A1 (en) 2012-12-20
US9245153B2 (en) 2016-01-26
CN102842009B (zh) 2017-04-12
KR20120140223A (ko) 2012-12-28
EP3002698A1 (en) 2016-04-06
EP2544119B1 (en) 2016-03-02
JP2013005314A (ja) 2013-01-07
CN102842009A (zh) 2012-12-26
EP2544119A2 (en) 2013-01-09
EP3002698B1 (en) 2017-09-13
JP5839659B2 (ja) 2016-01-06
EP2544119A3 (en) 2014-09-10
US8782432B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
CN102842009B (zh) 半导体装置
CN102843234B (zh) 半导体装置以及将数据写入到半导体装置的方法
US8843767B2 (en) Secure memory transaction unit
KR100670005B1 (ko) 모바일 플랫폼을 위한 메모리의 무결성을 원격으로 확인하는 확인장치 및 그 시스템 그리고 무결성 확인 방법
KR101506123B1 (ko) 장치 및 그 인증 방법
JP5793709B2 (ja) 鍵実装システム
KR101517337B1 (ko) 반도체 메모리 장치
KR101517336B1 (ko) 반도체 저장 장치
WO2011152065A1 (ja) コントローラ、制御方法、コンピュータプログラム、プログラム記録媒体、記録装置及び記録装置の製造方法
KR20140146199A (ko) 메모리 디바이스 및 메모리 시스템
JP2002281019A (ja) 携帯可能情報記憶媒体およびその認証方法
CN103914662A (zh) 一种基于分区的文件加密系统的访问控制方法和装置
US9471413B2 (en) Memory device with secure test mode
KR101553790B1 (ko) 메모리
JP5986279B2 (ja) 半導体装置
CN110287708A (zh) 一次性可编程加密装置与其加密方法
US20120148047A1 (en) Detecting key corruption
JP4363796B2 (ja) 復号装置
Park et al. External memory protection mechanism based on encryption using revocable hardwired key

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170613