CN106803502A - 一种集成电路封装结构 - Google Patents

一种集成电路封装结构 Download PDF

Info

Publication number
CN106803502A
CN106803502A CN201611241911.9A CN201611241911A CN106803502A CN 106803502 A CN106803502 A CN 106803502A CN 201611241911 A CN201611241911 A CN 201611241911A CN 106803502 A CN106803502 A CN 106803502A
Authority
CN
China
Prior art keywords
pad
chip
signal
conjunction
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611241911.9A
Other languages
English (en)
Inventor
曹蕊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Kai Yao Asset Management Co Ltd
Original Assignee
Guangzhou Kai Yao Asset Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Kai Yao Asset Management Co Ltd filed Critical Guangzhou Kai Yao Asset Management Co Ltd
Priority to CN201611241911.9A priority Critical patent/CN106803502A/zh
Publication of CN106803502A publication Critical patent/CN106803502A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开了一种集成电路封装结构，包括集成电路封装主体、功能芯片和防静电芯片，所述集成电路封装主体的外表面设有绝缘材料层，在绝缘材料层的外表面设有功能芯片和防静电芯片；所述集成电路封装主体的外侧设有功能芯片，在功能芯片的表面设有功能电路、第一地线焊盘、第一信号焊盘和第一电源焊盘；所述集成电路封装主体的外侧还设有防静电芯片；本发明可以解决当集成电路封装出现兼容困难、引脚过多的情况，同时，该电路封装结构将功能芯片与防静电芯片分开制作在二个芯片中集成在封装里面，使工艺结构的选用和电路的设计更佳具有弹性，还能降低成本，应用前景好。

Description

一种集成电路封装结构
结构领域
本发明涉及集成电路结构领域，特别涉及一种集成电路封装结构。
背景结构
封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳，它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用；而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。
但是随着发展，在电子元件运作时，静电放电造成大多数的电子元件或电子系统受到过度电性应力破坏的主要因素，而且在如今的工艺越来越精密的情况下，静电干扰越来越严重，甚至会导致系统永久性破坏，目前的电路封装技术，采用新式的封装模式，虽然可以提高使用该封装基板的芯片的封装优良率，但是在防静电干扰上，效果很差。
发明内容
本发明要解决的结构方案是提供一种集成电路封装结构，采用特定的芯片PAD连接到芯片焊盘，然后将芯片焊盘连接到封装引脚，可以解决目前集成电路封装出现兼容困难、拉线困难、引脚过多、成本高的问题。
为了解决上述结构问题，本发明的结构方案为:一种集成电路封装结构，包括集成电路封装主体，所述集成电路封装主体外表面设有绝缘材料层，在绝缘材料层的外表面分别设有功能芯片和防静电芯片；
所述功能芯片的表面分别连接有功能电路、第一地线焊盘、第一信号焊盘和第一电源焊盘；所述第一地线焊盘的线路上连接有第一地线结合件，且第一地线结合件线路上连接有第二地线焊盘；所述第一信号焊盘旁设有第一信号组合件，且所述第一信号结合件一端连接有第一信号焊盘，另一端连接有第二信号焊盘；所述第一电源焊盘旁连接有第一电源结合件，所述第一电源结合件旁还连接有第二电源焊盘；
所述防静电芯片的表面设有第一防静电电路和第二防静电电路；所述第一防静电电路上分别连接有第二信号焊盘、第三信号焊盘和第二防静电电路；所述第二信号焊盘旁连接有第二电源焊盘，所述第二电源焊盘上连接有第三电源焊盘；所述第三电源焊盘旁设有第二电源结合件和电源连接件，且第三电源焊盘通过第二电源结合件与电源连接件电连接；所述第二防静电电路上分别连接有第二地线焊盘、第三地线焊盘和第三信号焊盘，且第三地线焊盘分别连接有第二地线结合件和地线连接件，所述第三信号焊盘上连接有第二信号结合件和信号连接件。
作为本发明一种优选的结构方案，所述功能芯片和所述防静电芯片的数量相等。
作为本发明一种优选的结构方案，所述功能芯片表面连接的第一信号焊盘的数量是10-20个。
作为本发明一种优选的结构方案，所述功能芯片和所述防静电芯片都是结构分离的裸芯片。
作为本发明一种优选的结构方案，所述第一信号焊盘、第一电源焊盘、第二电源焊盘、第二信号焊盘、第三电源焊盘、第三信号焊盘、第三地线焊盘、第二地线焊盘和第一地线焊盘都是由镀锡通孔组成的，所述镀锡通孔由填满环氧树脂材料的内芯构成。
作为本发明一种优选的结构方案，所述功能芯片和所述防静电芯片通过绝缘材料层粘贴在集成电路封装主体上。
作为本发明一种优选的结构方案，所述绝缘材料层是由一种粘合剂组成的阻焊层。
与现有结构相比，本发明的有益效果是：该集成电路封装结构，将特定的芯片PAD连接到芯片焊盘，然后将芯片焊盘连接到封装引脚，可以解决当集成电路封装出现兼容困难、拉线困难、引脚过多、成本高等不利的问题，该集成电路封装结构将电子功能的电路与静电防护的电路分开并制作在二个芯片中集成在封装里面，可以使工艺结构的选用和电路的设计更佳具有弹性，有效的降低成本，同时，该电路封装结构通过将每一块功能芯片的旁边都安装一块防静电芯片，从而可以解决目前电路封装技术领域普遍存在的静电干扰问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明正面结构示意图；
图2为本发明剖面结构示意图；
图中，1-第一信号焊盘；2-第一信号结合件；3-第一电源焊盘；4-第一电源结合件；5-第二电源焊盘；6-第二信号焊盘；7-第一防静电电路；8-第二电源结合件；9-电源连接件；10-第三电源焊盘；11-信号连接件；12-第二信号结合件；13-第三信号焊盘；14-地线连接件；15-第二地线结合件；16-第三地线焊盘；17-第二防静电电路；18-第二地线焊盘；19-防静电芯片；20-第一地线结合件；21-第一地线焊盘；22-功能芯片；23-集成电路封装主体；24-功能电路；25-绝缘材料层。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的结构特征只要彼此之间未构成冲突就可以相互组合。
请参阅图1和图2，本发明提供一种结构方案：一种集成电路封装结构,包括集成电路封装主体23，所述集成电路封装主体23外表面设有绝缘材料层25，绝缘材料层25是由一种粘合剂组成的阻焊层，在绝缘材料层25的外表面分别设有功能芯片22和防静电芯片19；
所述功能芯片22和防静电芯片19都是分离的裸芯片，且功能芯片22和防静电芯片19的数量相等，这样使得每一个防静电芯片19保护一块功能芯片22，功能芯片22和防静电芯片19通过绝缘材料层25粘贴在集成电路封装主体23上，功能芯片22表面连接的第一信号焊盘1的数量有10-20个，这样可以使更多的芯片兼容本封装，不同引脚数量的功能芯片22均可实现安装，增加了适用性，另外，功能芯片22的表面分别连接有功能电路24、第一地线焊盘21、第一信号焊盘1和第一电源焊盘3；所述第一地线焊盘21的线路上连接有第一地线结合件20，且第一地线结合件20线路上连接有第二地线焊盘18；第一信号焊盘1旁设有第一信号组合件2，第一信号结合件2一端连接有第一信号焊盘1，且第一信号结合件2的另一端连接有第二信号焊盘6；第一电源焊盘3旁连接有第一电源结合件4，第一电源结合件4旁还连接有第二电源焊盘5；
在防静电芯片19的表面设有第一防静电电路7和第二防静电电路17；第一防静电电路7上分别连接有第二信号焊盘6、第三信号焊盘13和第二防静电电路17；第二信号焊盘6旁连接有第二电源焊盘5，第二电源焊盘5上连接有第三电源焊盘10；第三电源焊盘10旁设有第二电源结合件8和电源连接件9，且第三电源焊盘10通过第二电源结合件8与电源连接件9电连接；
在第二防静电电路17上分别连接有第二地线焊盘18、第三地线焊盘16和第三信号焊盘13，且第三地线焊盘16分别连接有第二地线结合件15和地线连接件14，第三信号焊盘13上连接有第二信号结合件12和信号连接件11，第一信号焊盘1、第一电源焊盘3、第二电源焊盘5、第二信号焊盘6、第三电源焊盘10、第三信号焊盘13、第三地线焊盘16、第二地线焊盘18和第一地线焊盘21是由镀锡通孔组成，镀锡通孔由填满环氧树脂材料的内芯构成。
本发明的创新性体现在，通过将特定的芯片PAD连接到芯片焊盘，然后将芯片焊盘连接到封装引脚，从而可以解决当集成电路封装出现兼容困难、拉线困难、引脚过多、成本高等不利的情况。
本发明的降低成本体现在，通过该集成电路封装结构将功能芯片与防静电芯片19分开制作在二个芯片中集成在封装里面，可以有效的节约成本。
本发明的可靠体现在，通过将每一块功能芯片22的旁边都安装一块防静电芯片19，从而可以解决静电干扰上的问题。
本发明的工作原理：使用时，集成电路封装主体23上设有功能芯片22和防静电芯片19，防静电芯片19有上设有第一防静电电路7和第二防静电电路17，功能芯片22为待使用的芯片，外部的电源以及信号线通过电源连接件9、信号连接件11和地线连接件14接入到封装里面去，本发明提供了一种集成电路封装结构，将特定的芯片PAD连接到芯片焊盘，然后将芯片焊盘连接到封装引脚，可以解决当集成电路封装出现兼容困难、拉线困难、引脚过多、成本高等不利的情况，本发明的集成电路封装将功能芯片22与防静电芯片19分开制作在二个芯片中集成在封装里面，可以是以致使工艺结构的选用和电路的设计更佳具有弹性，还能降低成本。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的结构人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。

Claims (7)

1.一种集成电路封装结构,包括集成电路封装主体(23)，其特征在于：所述集成电路封装主体(23)外表面设有绝缘材料层(25)，在绝缘材料层(25)的外表面分别设有功能芯片(22)和防静电芯片(19)；
所述功能芯片(22)的表面分别连接有功能电路(24)、第一地线焊盘(21)、第一信号焊盘(1)和第一电源焊盘(3)；所述第一地线焊盘(21)的线路上连接有第一地线结合件(20)，且第一地线结合件(20)线路上连接有第二地线焊盘(18)；所述第一信号焊盘(1)旁设有第一信号组合件(2)，且所述第一信号结合件(2)一端连接有第一信号焊盘(1)，另一端连接有第二信号焊盘(6)；所述第一电源焊盘(3)旁连接有第一电源结合件(4)，所述第一电源结合件(4)旁还连接有第二电源焊盘(5)；
所述防静电芯片(19)的表面设有第一防静电电路(7)和第二防静电电路(17)；所述第一防静电电路(7)上分别连接有第二信号焊盘(6)、第三信号焊盘(13)和第二防静电电路(17)；所述第二信号焊盘(6)旁连接有第二电源焊盘(5)，所述第二电源焊盘(5)上连接有第三电源焊盘(10)；所述第三电源焊盘(10)旁设有第二电源结合件(8)和电源连接件(9)，且第三电源焊盘(10)通过第二电源结合件(8)与电源连接件(9)电连接；所述第二防静电电路(17)上分别连接有第二地线焊盘(18)、第三地线焊盘(16)和第三信号焊盘(13)，且第三地线焊盘(16)分别连接有第二地线结合件(15)和地线连接件(14)，所述第三信号焊盘(13)上连接有第二信号结合件(12)和信号连接件(11)。
2.根据权利要求1所述的一种集成电路封装结构，其特征在于:所述功能芯片(22)和所述防静电芯片(19)的数量相等。
3.根据权利要求1所述的一种集成电路封装结构，其特征在于:所述功能芯片(22)表面连接的第一信号焊盘(1)的数量有10-20个。
4.根据权利要求1所述的一种集成电路封装结构，其特征在于:所述功能芯片(22)和所述防静电芯片(19)都是结构分离的裸芯片。
5.根据权利要求1所述的一种集成电路封装结构，其特征在于:所述第一信号焊盘(1)、第一电源焊盘(3)、第二电源焊盘(5)、第二信号焊盘(6)、第三电源焊盘(10)、第三信号焊盘(13)、第三地线焊盘(16)、第二地线焊盘(18)和第一地线焊盘(21)都是由镀锡通孔组成，所述镀锡通孔由填满环氧树脂材料的内芯构成。
6.根据权利要求1所述的一种集成电路封装结构，其特征在于:所述功能芯片(22)和所述防静电芯片(19)通过绝缘材料层(25)粘贴在集成电路封装主体(23)上。
7.根据权利要求1所述的一种集成电路封装结构，其特征在于:所述绝缘材料层(25)是由一种粘合剂组成的阻焊层。
CN201611241911.9A 2016-12-29 2016-12-29 一种集成电路封装结构 Pending CN106803502A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611241911.9A CN106803502A (zh) 2016-12-29 2016-12-29 一种集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611241911.9A CN106803502A (zh) 2016-12-29 2016-12-29 一种集成电路封装结构

Publications (1)

Publication Number Publication Date
CN106803502A true CN106803502A (zh) 2017-06-06

Family

ID=58985551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611241911.9A Pending CN106803502A (zh) 2016-12-29 2016-12-29 一种集成电路封装结构

Country Status (1)

Country Link
CN (1) CN106803502A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118280986A (zh) * 2024-06-03 2024-07-02 江苏吉莱微电子股份有限公司 一种esd保护器件封装工艺优化方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160315A1 (en) * 2002-11-25 2008-07-03 Henkel Corporation B-stageable die attach adhesives
CN103117263A (zh) * 2013-01-31 2013-05-22 建荣集成电路科技(珠海)有限公司 一种集成电路封装
CN103681650A (zh) * 2012-09-06 2014-03-26 瑞昱半导体股份有限公司 集成电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160315A1 (en) * 2002-11-25 2008-07-03 Henkel Corporation B-stageable die attach adhesives
CN103681650A (zh) * 2012-09-06 2014-03-26 瑞昱半导体股份有限公司 集成电路
CN103117263A (zh) * 2013-01-31 2013-05-22 建荣集成电路科技(珠海)有限公司 一种集成电路封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118280986A (zh) * 2024-06-03 2024-07-02 江苏吉莱微电子股份有限公司 一种esd保护器件封装工艺优化方法及系统
CN118280986B (zh) * 2024-06-03 2024-08-30 江苏吉莱微电子股份有限公司 一种esd保护器件封装工艺优化方法及系统

Similar Documents

Publication Publication Date Title
US8836093B2 (en) Lead frame and flip chip package device thereof
CN205542769U (zh) 电子装置和电子设备
CN104659003A (zh) 半导体器件及其制造方法
CN103918094A (zh) 布线板和使用它的发光装置及它们的制造方法
CN107369673A (zh) 设置有天线的集成电路封装装置及其制造方法
CN104037142A (zh) 封装对准结构及其形成方法
JP3998878B2 (ja) 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
CN106803502A (zh) 一种集成电路封装结构
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
CN105632943A (zh) 芯片的超薄嵌入式封装方法及封装体
TW200305959A (en) Ball grid array semiconductor package with resin coated metal core
CN101419957A (zh) 半导体器件及其制造方法
CN106067447A (zh) 半导体封装件及其制造方法
CN105280603B (zh) 电子封装组件
US9826632B2 (en) Substrate structure and the process manufacturing the same
EP2426624A1 (en) A USB device structure
CN113851449A (zh) 一种带容错的封装基板及半导体器件
CN105355617A (zh) 一种裸芯片技术中增强焊线牢靠度的结构及其方法
CN110024110A (zh) 集成电路封装方法以及集成封装电路
JPWO2016199437A1 (ja) 半導体装置
CN203205400U (zh) 一种表面贴装用气密性金属外壳
CN105405825A (zh) 一种覆晶薄膜封装结构
CN103681650B (zh) 集成电路
CN110323201A (zh) 柔性线路板与覆晶薄膜封装结构
JP2004063824A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170606

RJ01 Rejection of invention patent application after publication