CN106783959B - 耐压终端环结构与功率器件 - Google Patents
耐压终端环结构与功率器件 Download PDFInfo
- Publication number
- CN106783959B CN106783959B CN201611256023.4A CN201611256023A CN106783959B CN 106783959 B CN106783959 B CN 106783959B CN 201611256023 A CN201611256023 A CN 201611256023A CN 106783959 B CN106783959 B CN 106783959B
- Authority
- CN
- China
- Prior art keywords
- voltage
- field
- ring
- ring structure
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005468 ion implantation Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种耐压终端环结构与功率器件。该耐压终端环结构包括衬底、多个场环、多个场板、介质膜与至少一个附加离子注入区，场环间隔设置在衬底内且靠近第二表面设置，各场环的导电类型与衬底的导电类型相反，多个场环包括至少一个耐压环与一个截止环；场板与场环一一对应地设置，各耐压环对应的平行段向靠近第三表面的方向延伸，截止环对应的平行段向远离第三表面的方向延伸；介质膜设置在第二部分表面以及部分第一部分表面上；至少一个附加离子注入区设置在相邻的耐压环和截止环之间的衬底中，附加离子注入区的导电类型与衬底的导电类型相反。包括该结构的功率器件的反向击穿电压较稳定。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种耐压终端环结构与功率器件。
背景技术
随着电力电子技术的发展，高电压的功率器件成为了电力电子应用中的核心元器件。
图1示出了现有的一种典型的高压功率器件的耐压终端环结构。它由衬底1'、内部的场环2'、场板3'以及介质膜4'组成，其中，场环2'由耐压环21'与最靠近器件边缘的截止环22'(equal potential ring，又称等位环)，这种结构对产品制作工艺的要求非常高，对产品制作过程中存在的电荷非常敏感。也就是说，一旦在加工过程中不论什么原因引入可动电荷，这种器件的击穿电压性能将不可避免地出现劣化，比如，漂移或蠕动等。
以内部的场环是P型重掺杂区，场板为金属场板为例来说明图1所示的耐压终端环结构击穿电压出现漂移的原理，具体原理是：在反向偏置时，耐压环的电位是负的，而与耐压环相连的金属场板的电位与耐压环是电位一致的，那么，金属场板的电位比金属场板下面的衬底的电位更低，因此，金属场板的电位就为“负”，其正下方的衬底电位为“正”，介质膜中的可动正电荷都将被吸引到靠近金属的边缘，而可动负电荷将被从这里被排斥出去，这将导致可动电荷在金属场板下面的表面进行重新分布，由此带来反向击穿耐压随着时间的变化而发生漂移。此时，可动负电荷继续向外移动，击穿耐压不断增大(漂移)，严重影响产品的可靠性。
因此，除从器件的结构设计来确保器件能够承受很高的反向击穿电压外，精准的制作工艺也是必不可少的，精准的制作工艺可以将可动电荷的数量控制在一定的范围内，使得可动电荷导致的击穿电压的漂移或者蠕动可以忽略，进而保证器件的击穿电压较稳定。
但是，在高压功率器件的制作工艺中，如果工厂的生产加工能力不足或控制水平低的话，很难做到将可动电荷控制在很小的范围内，因此，亟需一种可以稳定击穿电压的耐压终端环结构。
发明内容
本申请的主要目的在于提供一种耐压终端环结构与功率器件，以解决现有技术中的高压功率器件的击穿电压不稳定的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种耐压终端环结构，该耐压终端环结构包括：衬底，包括第一表面、第二表面与第三表面，上述第一表面与上述第二表面相对设置，上述第三表面连接设置在上述第一表面和上述第二表面之间，上述第二表面由相互间隔的多个第一部分表面和多个第二部分表面组成；多个场环，间隔设置在上述衬底内且靠近上述第二表面设置，且各上述场环的远离上述第一表面的表面与上述第一部分表面重合，各上述场环的导电类型与上述衬底的导电类型相反，上述多个场环包括至少一个耐压环与一个截止环，上述截止环设置在各上述耐压环的同一侧且靠近上述第三表面设置；多个场板，与上述场环一一对应地设置，且各上述场板设置在各上述第一部分表面上，各上述场板均为L型场板，且各上述L型场板包括与上述第一表面平行的平行段以及与上述第一表面垂直的垂直段，上述垂直段与上述场环接触设置，各上述耐压环对应的上述平行段向靠近上述第三表面的方向延伸，上述截止环对应的上述平行段向远离上述第三表面的方向延伸；介质膜，设置在上述第二部分表面以及部分上述第一部分表面上，且上述介质膜设置在上述第二表面与各上述平行段之间；至少一个附加离子注入区，设置在相邻的上述耐压环和上述截止环之间的上述衬底中，上述附加离子注入区的导电类型与上述衬底的导电类型相反。
进一步地，一个上述场板为截止场板，上述截止场板与上述截止环对应，上述截止场板在上述第二表面上的投影覆盖各上述附加离子注入区。
进一步地，上述耐压终端环结构还包括：钝化膜，设置在上述介质膜的裸露表面上以及各上述平行段的远离对应的上述垂直段的表面上，上述钝化膜用于覆盖上述介质膜与各上述平行段的裸露表面。
进一步地，上述耐压终端环结构包括多个间隔设置的上述附加离子注入区。
进一步地，各上述场环与各上述附加离子注入区均为重掺杂区域，且各上述场环的掺杂浓度与各上述附加离子注入区的掺杂浓度均大于上述衬底的掺杂浓度。
进一步地，上述场板包括金属场板和/或多晶硅场板。
进一步地，上述介质膜包括氧化层。
进一步地，上述钝化膜的材料包括氮化硅或氮氧化硅。
根据本申请的另一方面，提供了一种功率器件，包括耐压终端环结构，该耐压终端环结构为任一种上述的耐压终端环结构。
应用本申请的技术方案，本申请的上述耐压终端环结构中，在现有技术中的一个截止环的基础上，增加了至少一个附加离子注入区，且增加的附加离子注入区均设置在相邻的截止环与耐压环之间，增加的附加离子注入区(如果该结构中不包括该附加离子注入区，则耗尽区在该附加离子注入区的位置处击穿)可以使得靠近其的耗尽区的曲线的变得平滑缓和，缓解了耗尽区的曲率效应，防止功率器件过早地击穿，缓解了曲率效应对击穿电压的影响，使得击穿电压较稳定，进一步保证了器件的可靠性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的耐压终端环结构的结构示意图；
图2示出了本申请的一种实施例提供的耐压终端环结构的结构示意图；
图3示出了本申请的另一种实施例提供的耐压终端环结构的结构示意图；以及
图4示出了本申请的一种实施例提供的功率器件的结构示意图。
其中，上述附图包括以下附图标记：
1'、衬底；2'、场环；3'、场板；4'、介质膜；21'、耐压环；22'、截止环；1、衬底；2、场环；3、场板；4、介质膜；5、钝化膜；6、附加离子注入区；21、耐压环；22、截止环；31、垂直段；32、平行段；01、有源区。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术所介绍的，现有技术中的高压功率器件的击穿电压对工艺加工过程中产生的可动电荷非常敏感，容易发生漂移，为了解决如上的技术问题，本申请提出了一种耐压终端环结构与功率器件。
本申请的一种典型的实施方式中，提供了一种耐压终端环结构，如图2所示，该耐压终端环结构包括衬底1、多个场环2、多个场板3、介质膜4与至少一个附加离子注入区6。其中，衬底1包括第一表面、第二表面与第三表面，上述第一表面与上述第二表面相对设置，上述第三表面连接设置在上述第一表面和上述第二表面之间，上述第二表面由相互间隔的多个第一部分表面和多个第二部分表面组成；多个场环2间隔设置在上述衬底1内且靠近上述第二表面设置，且各上述场环2的远离上述第一表面的表面与上述第一部分表面重合，各上述场环2的导电类型与上述衬底1的导电类型相反，上述多个场环2包括至少一个耐压环21与一个截止环22，上述截止环22设置在各上述耐压环21的同一侧且紧靠上述第三表面设置；场板3与上述场环2一一对应地设置，且各上述场板3设置在各上述第一部分表面上，各上述场板3均为L型场板，且各上述L型场板包括与上述第一表面平行的平行段32以及与上述第一表面垂直的垂直段31，上述垂直段31与上述场环2接触设置，各上述耐压环21对应的上述平行段32向靠近上述第三表面的方向延伸，上述截止环22对应的上述平行段32向远离上述第三表面的方向延伸；介质膜4设置在上述第二部分表面以及部分上述第一部分表面上，且上述介质膜4设置在上述第二表面与各上述平行段32之间；附加离子注入区6设置在相邻的上述耐压环21和上述截止环22之间的衬底1中，上述附加离子注入区6的导电类型与上述衬底1的导电类型相反。
本申请的上述耐压终端环结构中，在现有技术中的一个截止环的基础上，增加了至少一个附加离子注入区，且增加的附加离子注入区均设置在相邻的截止环与耐压环之间，增加的附加离子注入区(如果该结构中不包括该附加离子注入区，则耗尽区在该附加离子注入区的位置处击穿)可以使得靠近其的耗尽区的曲线的变得平滑缓和，缓解了耗尽区的曲率效应，防止功率器件过早地击穿，缓解了曲率效应对击穿电压的影响，使得击穿电压较稳定，进一步保证了器件的可靠性。
应当说明的是，这种结构的金属场板如果长度太长，由于界面态电荷的反型以及它会影响衬底内电势垒的等位线轮廓，它会降低反向击穿电压，因此，采用平行段相对较短的场板设计使得势垒电位有稍微的改变是必须的。
本申请中的耐压终端环结构可以应用于本领域中的任何功率器件中，例如二极管功率器件、功率MOSFET器件或者IGBT等，其均能达到稳定反向击穿电压的作用。
如图2与图3所示，本申请的一种实施例中，一个上述场板3为截止场板，上述截止场板与上述截止环22对应，上述截止场板在上述第二表面上的投影覆盖各上述附加离子注入区6，使得截止环对应的截止场板与最接近的耐压环的耐压场板距离较近。当器件反向偏置时，截止场板与衬底的电位关系与耐压场板与衬底的电位关系是相反的，这样截止场板与耐压场板另一方面由于截止场板的电位相比其正下方的衬底较高，会吸引与其(被中和掉的可动电荷)导电类型相反的可动电荷，进而使得该区域不会有与其(被中和掉的可动电荷)导电类型相反的可动电荷源源不断地移至衬底与介质膜的界面处，进而削弱了可动电荷对反向击穿电压的影响，使得包括该结构的功率器件的反向击穿电压更加稳定，器件的可靠性更高。
为了进一步保证耐压终端环结构具有较长的寿命，且具有较稳定的反向击穿电压，如图2所示，本申请的一种实施例中，上述耐压终端环结构还包括钝化膜5，设置在上述介质膜4的裸露表面上以及各上述平行段32的远离对应的上述垂直段31的表面上，上述钝化膜5用于覆盖上述介质膜4与各上述平行段32的裸露表面。
本申请中的钝化膜可以是现有技术中的任何材料形成的钝化膜，本领域技术人员可以根据实际情况选择合适的材料形成钝化膜。例如本领域技术人员可以选择由氮化硅层与氧化硅层叠置形成的结构膜作为钝化膜，还可以选择PI(polyimide)膜作为钝化膜。
为了进一步保证钝化膜具有较好的钝化效果，本申请中的钝化膜的材料包括氮化硅或氮氧化硅。具体地，该钝化膜可以是氮化硅膜，也可以是氮氧化硅膜。
本申请的另一种实施例中，如图3所示，上述场环2包括多个附加离子注入区6。多个附加离子注入区使得衬底中形成交替的P型区与N型区，能够起到扩展耗尽区的作用，进一步防止器件过早地发生击穿，保证了器件击穿性能的稳定。
本申请的又一种实施例中，各上述场环2与各上述附加离子注入区6均为重掺杂区域，且各上述场环2的掺杂浓度各上述附加离子注入区6的掺杂浓度均大于上述衬底1的掺杂浓度，即本申请中的场环与附加离子注入区可以是重掺杂的P型区，也可以是重掺杂的N型区，当场环与附加离子注入区是重掺杂的P型区时，衬底是N型区，当场环与附加离子注入区是重掺杂的N型区时，衬底是P型区。本领域技术人员可以根据实际的功率器件将衬底、场环与附加离子注入区设置为合适掺杂类型的区域。
本申请中的场板可以是现有技术中的任何场板，本领域技术人员可以根据实际情况选择合适的场板。
本申请的一种具体的实施例中，上述场板包括金属场板和/或多晶硅场板。当功率器件中包括多晶硅层时，场板包括对应的多晶硅场板，这样二者的工艺可以兼容。
本申请中的介质膜可以是本领域中的任何材料的介质膜，本领域技术人员可以根据实际情况选择合适材料的介质膜，例如该介质膜可以包括氮化硅层与二氧化硅层，也可以只包括二氧化硅层，还可以是PSG(Phospho-Silicate-Glass，简称磷硅玻璃)或者BPSG(Boro-Phospho-Silicate-Glass，简称硼磷硅玻璃)。
为了简化工艺，且同时保证形成的介质区具有较好的隔离效果，本申请中的一种实施例中，上述介质膜包括氧化层。
本申请的另一种典型的实施方式中，提供了一种功率器件，如图4所示，该功率器件包括耐压终端环结构，上述耐压终端环结构为任一项上述的耐压终端环结构。
上述的功率器件由于包括上述的耐压终端环结构，其的反向击穿电压更加稳定，不容易发生漂移或者蠕动，可靠性较高。
如图4所示，功率器件中还包括有源区01，有源区01的结构因器件类型(二极管、MOSFET、IGBT)不同而不同，这里不再描述。
为了使得本领域技术人员可以更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。
实施例
具体的耐压终端环的结构如图3所示，该结构相比现有技术中的结构增加了四个附加离子注入区。其中，衬底1为N型硅掺杂区，耐压环21、附加离子注入区6与截止环22均为重掺杂的P型区，介质膜4为二氧化硅层，场板3均为铝硅铜的金属场板，钝化膜5为氮化硅膜。
附加离子注入区可以使得靠近其的耗尽区的曲线的变得平滑缓和，缓解了耗尽区的曲率效应，防止功率器件过早地击穿，缓解了曲率效应对击穿电压的影响，使得击穿电压较稳定，进一步保证了器件的可靠性。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的上述耐压终端环结构中，在现有技术中的一个截止环的基础上，增加了至少一个附加离子注入区，且增加的附加离子注入区均设置在相邻的截止环与耐压环之间，增加的附加离子注入区(如果该结构中不包括该附加离子注入区，则耗尽区在该附加离子注入区的位置处击穿)可以使得靠近其的耗尽区的曲线的变得平滑缓和，缓解了耗尽区的曲率效应，防止功率器件过早地击穿，缓解了曲率效应对击穿电压的影响，使得击穿电压较稳定，进一步保证了器件的可靠性。
2)、本申请的功率器件由于包括上述的耐压终端环结构，其的反向击穿电压更加稳定，不容易发生漂移或者蠕动，可靠性较高。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种耐压终端环结构，其特征在于，所述耐压终端环结构包括：
衬底(1)，包括第一表面、第二表面与第三表面，所述第一表面与所述第二表面相对设置，所述第三表面连接设置在所述第一表面和所述第二表面之间，所述第二表面由相互间隔的多个第一部分表面和多个第二部分表面组成；
多个场环(2)，间隔设置在所述衬底(1)内且靠近所述第二表面设置，且各所述场环(2)的远离所述第一表面的表面与所述第一部分表面重合，各所述场环(2)的导电类型与所述衬底(1)的导电类型相反，所述多个场环(2)包括至少一个耐压环(21)与一个截止环(22)，所述截止环(22)设置在各所述耐压环(21)的同一侧且靠近所述第三表面设置；
多个场板(3)，与所述场环(2)一一对应地设置，且各所述场板(3)设置在各所述第一部分表面上，各所述场板(3)均为L型场板，且各所述L型场板包括与所述第一表面平行的平行段(32)以及与所述第一表面垂直的垂直段(31)，所述垂直段(31)与所述场环(2)接触设置，各所述耐压环(21)对应的所述平行段(32)向靠近所述第三表面的方向延伸，所述截止环(22)对应的所述平行段(32)向远离所述第三表面的方向延伸；
介质膜(4)，设置在所述第二部分表面以及部分所述第一部分表面上，且所述介质膜(4)设置在所述第二表面与各所述平行段(32)之间；以及
至少一个附加离子注入区(6)，设置在相邻的所述耐压环(21)和所述截止环(22)之间的所述衬底(1)中，所述附加离子注入区(6)的导电类型与所述衬底(1)的导电类型相反，
其中，所述附加离子注入区(6)不与所述场板(3)接触设置。
2.根据权利要求1所述的耐压终端环结构，其特征在于，一个所述场板(3)为截止场板，所述截止场板与所述截止环(22)对应，所述截止场板在所述第二表面上的投影覆盖各所述附加离子注入区(6)。
3.根据权利要求1所述的耐压终端环结构，其特征在于，所述耐压终端环结构还包括：
钝化膜(5)，设置在所述介质膜(4)的裸露表面上以及各所述平行段(32)的远离对应的所述垂直段(31)的表面上，所述钝化膜(5)用于覆盖所述介质膜(4)与各所述平行段(32)的裸露表面。
4.根据权利要求1所述的耐压终端环结构，其特征在于，所述耐压终端环结构包括多个间隔设置的所述附加离子注入区(6)。
5.根据权利要求1所述的耐压终端环结构，其特征在于，各所述场环(2)与各所述附加离子注入区(6)均为重掺杂区域，且各所述场环(2)的掺杂浓度与各所述附加离子注入区(6)的掺杂浓度均大于所述衬底(1)的掺杂浓度。
6.根据权利要求1所述的耐压终端环结构，其特征在于，所述场板(3)包括金属场板和/或多晶硅场板。
7.根据权利要求1所述的耐压终端环结构，其特征在于，所述介质膜(4)包括氧化层。
8.根据权利要求3所述的耐压终端环结构，其特征在于，所述钝化膜(5)的材料包括氮化硅或氮氧化硅。
9.一种功率器件，包括耐压终端环结构，其特征在于，所述耐压终端环结构为权利要求1至8中的任一项所述的耐压终端环结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611256023.4A CN106783959B (zh) | 2016-12-29 | 2016-12-29 | 耐压终端环结构与功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611256023.4A CN106783959B (zh) | 2016-12-29 | 2016-12-29 | 耐压终端环结构与功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783959A CN106783959A (zh) | 2017-05-31 |
| CN106783959B true CN106783959B (zh) | 2020-05-22 |
Family
ID=58953534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611256023.4A Active CN106783959B (zh) | 2016-12-29 | 2016-12-29 | 耐压终端环结构与功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783959B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911495B (zh) * | 2019-10-30 | 2020-11-06 | 珠海迈巨微电子有限责任公司 | 集成esd防护的沟槽vdmos器件及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104600103A (zh) * | 2013-10-30 | 2015-05-06 | 无锡华润上华半导体有限公司 | 高压半导体器件、高压半导体器件终端及其制造方法 |
| US9082845B1 (en) * | 2014-03-31 | 2015-07-14 | Ixys Corporation | Super junction field effect transistor |
| CN104810384A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 功率半导体器件及制造方法和截止环 |
-
2016
- 2016-12-29 CN CN201611256023.4A patent/CN106783959B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104600103A (zh) * | 2013-10-30 | 2015-05-06 | 无锡华润上华半导体有限公司 | 高压半导体器件、高压半导体器件终端及其制造方法 |
| CN104810384A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 功率半导体器件及制造方法和截止环 |
| US9082845B1 (en) * | 2014-03-31 | 2015-07-14 | Ixys Corporation | Super junction field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783959A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11257944B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US8546875B1 (en) | Vertical transistor having edge termination structure | |
| US8592893B2 (en) | Power semiconductor device | |
| US8564059B2 (en) | High-voltage vertical power component | |
| WO2013179648A1 (ja) | 半導体装置 | |
| KR101907175B1 (ko) | 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스 | |
| US9324823B2 (en) | Semiconductor device having a tapered gate structure and method | |
| KR200470298Y1 (ko) | 쇼트키 다이오드의 종단 영역 트렌치 구조 | |
| JP2020025050A (ja) | 半導体装置 | |
| KR102020142B1 (ko) | 전력 반도체 소자 및 이의 제조방법 | |
| US10388726B2 (en) | Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof | |
| CN106783959B (zh) | 耐压终端环结构与功率器件 | |
| CN106847878B (zh) | 耐压终端环结构与功率器件 | |
| US11296071B2 (en) | Device of protection against electrostatic discharges | |
| US10128367B2 (en) | Transistor device with increased gate-drain capacitance | |
| US8975681B2 (en) | Semiconductor device | |
| KR100394914B1 (ko) | pn-접합부및상기접합부의파괴위험을줄이기위한수단을갖는장치 | |
| US9553188B1 (en) | High-voltage semiconductor device with finger-shaped insulation structure | |
| CN106783958B (zh) | 耐压终端环结构与功率器件 | |
| US11437365B2 (en) | Device of protection against electrostatic discharges | |
| US8686515B2 (en) | Double-groove bidirectional vertical component | |
| US9386642B2 (en) | Semiconductor device | |
| US8575647B2 (en) | Bidirectional shockley diode with extended mesa | |
| CN217881507U (zh) | 功率半导体组件 | |
| CN109935624B (zh) | 功率器件的终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |