CN106780289A - 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 - Google Patents
基于渲染模式自适应的图形处理器统一染色阵列旁路结构 Download PDFInfo
- Publication number
- CN106780289A CN106780289A CN201611139556.4A CN201611139556A CN106780289A CN 106780289 A CN106780289 A CN 106780289A CN 201611139556 A CN201611139556 A CN 201611139556A CN 106780289 A CN106780289 A CN 106780289A
- Authority
- CN
- China
- Prior art keywords
- dyeing
- pixel
- summit
- task
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种基于渲染模式自适应的图形处理器统一染色阵列旁路结构,包括染色任务调度单元、顶点染色功能配置寄存器单元、像素染色功能配置寄存器单元、图形绘制简单/复杂模式监测单元、1:2多路选择器、顶点/像素旁路数据通路、统一染色阵列和染色任务输出单元。通过图形绘制简单/复杂模式监测单元对当前顶点染色功能和像素染色功能配置寄存器内容的监测,可以识别出对于顶点染色和像素染色来说,当前图形绘制处于简单或者复杂模式,在无需统一染色阵列处理时,直接通过顶点/像素旁路数据通路将顶点和像素的属性数据发送到染色任务输出单元,从而降低顶点/像素染色处理延迟和统一染色阵列功耗,提升渲染效率。
Description
技术领域
本发明涉及计算机硬件技术领域,尤其涉及基于渲染模式自适应的图形处理器统一染色阵列旁路结构。
背景技术
随着图形化应用的不断增加,早期单靠CPU进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求,图形处理器(Graphic Processing Unit,GPU)应运而生。从1999年Nvidia发布第一款GPU产品至今,GPU技术的发展主要经历了固定功能流水线阶段、分离染色器架构阶段、统一染色器架构阶段,其图形处理能力不断提升,应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力,为图形处理和通用并行计算提供了良好的运行平台。
目前,我国尚无基于统一染色架构的GPU,各领域显示控制系统中大量采用国外进口的商用GPU芯片。尤其是在军用领域中,国外进口商用GPU芯片存在温度和环境适应性差、无法保证电路本身或配套软件没有“后门”、包含大量军用领域不需要的冗余功能单元,功耗指标无法满足要求、商用GPU芯片更新换代快,随时面临停产、断档,难以满足武器装备持续保障等缺陷,在安全性、可靠性、保障性等方面的存在重大隐患。而且,出于政治、军事、经济等原因,国外对我国实行技术“封锁”和产品“垄断”,难以获得GPU芯片的底层技术资料,如寄存器资料、详细内部微架构、核心软件源码等,导致GPU功能、性能无法充分发挥,且移植性较差;上述问题严重制约了我国显示系统的独立研制和自主发展。
尤其是高性能低功耗图形处理器设计技术,是GPU图形处理体系结构的核心技术,突破高性能GPU低功耗设计关键技术,研制自主知识产权图形处理器芯片迫在眉睫。
发明内容
本发明公开了基于渲染模式自适应的图形处理器统一染色阵列旁路结构,能够根据图形绘制场景的行为特征,自适应的选择顶点/像素属性数据的传输通路,在简单图形绘制场景下,将统一染色阵列旁路掉,直接通过顶点/像素旁路数据通路将顶点和像素的属性数据发送到染色任务输出单元,从而大幅降低顶点/像素染色处理延迟和统一染色阵列功耗,提升渲染效率。
本发明的技术解决方案是:
一种基于渲染模式自适应的图形处理器统一染色阵列旁路结构,包括:
染色任务调度单元(1)、顶点染色功能配置寄存器单元(2)、像素染色功能配置寄存器单元(3)、图形绘制简单/复杂模式监测单元(4)、1:2多路选择器(5)、顶点/像素旁路数据通路(6)、统一染色阵列单元(7)和染色任务输出单元(8);
所述顶点染色功能配置寄存器单元(2)用来存储由统一染色阵列单元(7)完成处理的所有顶点染色功能时所对应的开/关使能标志位;
所述像素染色功能配置寄存器单元(3)用来存储由统一染色阵列单元(7)完成处理的所有像素染色功能时所对应的开/关使能标志位;
所述图形绘制简单/复杂模式监测单元(4)负责对当前顶点染色功能配置寄存器单元(2)和像素染色功能配置寄存器单元(3)中的内容进行监测,如果所述顶点染色功能配置寄存器单元(2)中所有开/关使能标志位都是关,输出当前顶点染色的简单模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);如果所述顶点染色功能配置寄存器单元(2)中所有开/关使能标志位不都是关,输出当前顶点染色的复杂模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);如果所述像素染色功能配置寄存器单元(3)中所有开/关使能标志位都是关,输出当前像素染色的简单模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);如果所述像素染色功能配置寄存器单元(3)中所有开/关使能标志位不都是关,输出当前像素染色的复杂模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);
所述染色任务调度单元(1)负责对顶点和像素染色任务进行调度,根据所述图形绘制简单/复杂模式监测单元(4)输出的当前顶点/像素染色的简单/复杂模式标志信号决定某个顶点或像素染色任务在哪个染色任务现场进行处理,将某个顶点或像素染色任务对应的顶点/像素属性数据发送给1:2多路选择器(5);
所述1:2多路选择器(5)在图形绘制简单/复杂模式监测单元(4)输出的顶点/像素染色的简单/复杂模式标志信号的控制下,选择将顶点/像素属性数据发送到旁路数据通路或者统一染色阵列;如果是顶点染色的简单模式标志信号,将顶点属性数据发送到旁路数据通路(6);如果是像素染色的简单模式标志信号,将像素属性数据发送到旁路数据通路(6);如果是顶点染色的复杂模式标志信号,将顶点属性数据发送到统一染色阵列单元(7);如果是像素染色的复杂模式标志信号,将像素属性数据发送到统一染色阵列单元(7);
所述顶点/像素旁路数据通路(6)负责在简单图形绘制模式下从染色任务调度单元(1)传输顶点和像素的属性数据到染色任务输出单元(8);
所述统一染色阵列单元(7)由多个可以被顶点染色任务和像素染色任务共享的染色任务现场构成,负责在复杂图形绘制模式下并行执行顶点或像素染色程序,对顶点或像素染色任务属性数据进行处理;
所述染色任务输出单元(8)负责接收来自顶点/像素旁路数据通路(6)或统一染色阵列单元(7)的处理完成的顶点/像素属性数据,并传递到下级流水线。
本发明的技术效果是:
1、在已有的GPU设计中,对顶点和像素的渲染处理均需要由固定硬件单元或者可编程统一染色阵列单元完成,目前典型的方式是采用后者,且所有的顶点和像素必须经过统一染色阵列单元处理。统一染色阵列单元是一套定制的处理阵列,以软硬件协同的方式完成顶点和像素的渲染处理。虽然基于统一染色架构的渲染方式使用灵活,资源利用率高,但有些简单图形应用场景无需采用统一染色阵列单元进行渲染。如果所有顶点和像素都要经过统一染色阵列单元进行渲染,必然会增加简单图形绘制场景下,顶点和像素渲染的处理延迟。本发明公开的基于渲染模式自适应的图形处理器统一染色阵列旁路机制,能够根据图形绘制场景的特征,动态识别出顶点渲染和像素渲染的简单/复杂程度,并自适应的选择顶点/像素属性数据的传输通路,在简单图形绘制场景下,将统一染色阵列旁路掉,直接通过顶点/像素旁路数据通路将顶点和像素的属性数据发送到染色任务输出单元,从而大幅降低顶点/像素染色处理延迟和统一染色阵列功耗,提升渲染效率。
附图说明
图1是本发明基于渲染模式自适应的图形处理器统一染色阵列旁路机制结构图。
具体实施方式
下面结合附图和具体实施例,对本发明的技术方案进行清楚、完整地表述。显然,所表述的实施例仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提所获得的所有其它实施例,都属于本发明的保护范围。
一种基于渲染模式自适应的图形处理器统一染色阵列旁路结构,如图1所示,包括:
染色任务调度单元1、顶点染色功能配置寄存器单元2、像素染色功能配置寄存器单元3、图形绘制简单/复杂模式监测单元4、1:2多路选择器5、顶点/像素旁路数据通路6、统一染色阵列单元7和染色任务输出单元8;
所述顶点染色功能配置寄存器单元2用来存储由统一染色阵列单元7完成处理的所有顶点染色功能时所对应的开/关使能标志位;
所述像素染色功能配置寄存器单元3用来存储由统一染色阵列单元7完成处理的所有像素染色功能时所对应的开/关使能标志位;
所述图形绘制简单/复杂模式监测单元4负责对当前顶点染色功能配置寄存器单元2和像素染色功能配置寄存器单元3中的内容进行监测,识别出对于顶点染色和像素染色来说,当前图形绘制处于简单或者复杂模式,如果所述顶点染色功能配置寄存器单元2中所有开/关使能标志位都是关,输出当前顶点染色的简单模式标志信号分别给染色任务调度单元1和1:2多路选择器5;如果所述顶点染色功能配置寄存器单元2中所有开/关使能标志位不都是关,输出当前顶点染色的复杂模式标志信号分别给染色任务调度单元1和1:2多路选择器5;如果所述像素染色功能配置寄存器单元3中所有开/关使能标志位都是关,输出当前像素染色的简单模式标志信号分别给染色任务调度单元1和1:2多路选择器5;如果所述像素染色功能配置寄存器单元3中所有开/关使能标志位不都是关,输出当前像素染色的复杂模式标志信号分别给染色任务调度单元1和1:2多路选择器5;
所述染色任务调度单元1负责对顶点和像素染色任务进行调度,根据所述图形绘制简单/复杂模式监测单元4输出的当前顶点/像素染色的简单/复杂模式标志信号决定某个顶点或像素染色任务在哪个染色任务现场进行处理,将某个顶点或像素染色任务对应的顶点/像素属性数据发送给1:2多路选择器5;
所述1:2多路选择器5在图形绘制简单/复杂模式监测单元4输出的顶点/像素染色的简单/复杂模式标志信号的控制下,选择将顶点/像素属性数据发送到旁路数据通路或者统一染色阵列;如果是顶点染色的简单模式标志信号,将顶点属性数据发送到旁路数据通路6;如果是像素染色的简单模式标志信号,将像素属性数据发送到旁路数据通路6;如果是顶点染色的复杂模式标志信号,将顶点属性数据发送到统一染色阵列单元7;如果是像素染色的复杂模式标志信号,将像素属性数据发送到统一染色阵列单元7;
所述顶点/像素旁路数据通路6负责在简单图形绘制模式下从染色任务调度单元1传输顶点和像素的属性数据到染色任务输出单元8;
所述统一染色阵列单元7由多个可以被顶点染色任务和像素染色任务共享的染色任务现场构成,负责在复杂图形绘制模式下并行执行顶点或像素染色程序,对顶点或像素染色任务属性数据进行处理;
所述染色任务输出单元8负责接收来自顶点/像素旁路数据通路6或统一染色阵列单元7的处理完成的顶点/像素属性数据,并传递到下级流水线。
实施例
本发明的核心是增加了图形绘制简单/复杂模式监测单元,能够对当前图形绘制场景下,顶点染色功能和像素染色功能配置寄存器单元中的内容进行监测,进而识别出对于顶点和像素属性数据是否有必要经过统一染色阵列处理。
简单绘图场景包括顶点染色的简单场景和像素染色的简单场景;复杂绘图场景包括顶点染色的复杂场景和像素染色的复杂场景。
本发明定义了统一染色阵列的顶点染色功能和像素染色功能。所有必须经过统一染色阵列顶点染色功能处理的场景属于顶点染色的复杂场景,其它场景属于顶点染色的复杂场景;所有必须经过统一染色阵列像素染色功能处理的场景属于像素染色的复杂场景,其它场景属于像素染色的复杂场景。统一染色阵列顶点染色功能和像素染色功能的一个实施例定义如表1和表2所示:
表1统一染色阵列顶点染色功能定义
表2统一染色阵列像素染色功能定义
序号 | 软件程序功能 |
1. | 纹理组合器 |
2. | 像素级雾处理 |
从表1中所示顶点染色功能,可知统一染色阵列顶点染色功能包括模型视图矩阵变换功能、纹理矩阵变换和纹理坐标自动生成功能(纹理贴图功能)、顶点光照功能,以及顶点雾处理功能。上述顶点染色功能在均可以由图形应用程序接口,如OpenGL,来控制对其的打开或关闭,相关控制寄存器存在于顶点染色功能配置寄存器单元中。如果某一个图形绘制场景中开启了上述顶点染色功能中的任意一个,则当前图形绘制场景属于复杂顶点染色场景,必须经过统一染色阵列的处理。如果某一个图形绘制场景中上述所有顶点染色功能均未开启,则当前图形绘制场景属于简单顶点染色场景。
从表2中所示像素染色功能,可知统一染色阵列像素染色功能包括纹理组合器功能,以及像素级雾处理功能。上述像素染色功能在均可以由图形应用程序接口,如OpenGL,来控制对其的打开或关闭,相关控制寄存器存在于像素染色功能配置寄存器单元中。如果某一个图形绘制场景中开启了上述像素染色功能中的任意一个,则当前图形绘制场景属于复杂像素染色场景,必须经过统一染色阵列的处理。如果某一个图形绘制场景中上述所有像素染色功能均未开启,则当前图形绘制场景属于简单像素染色场景。
对于某一个图形绘制场景来说,只可能出现如下四种情况:(1)顶点染色场景复杂、像素染色场景复杂;(2)顶点染色场景简单、像素染色场景复杂;(3)顶点染色场景复杂、像素染色场景简单;(4)顶点染色场景简单、像素染色场景简单。
上述对统一染色阵列功能,以及顶点染色和像素染色的简单/复杂绘图场景定义只是本发明的一个实施例,不同的定义方式仍属于本发明的保护范围。
如图1所示,图形绘制简单/复杂模式监测单元负责对当前顶点染色功能和像素染色功能配置寄存器单元中的染色功能开/关配置寄存器的内容进行监测,识别出对于顶点染色和像素染色来说,当前图形绘制处于简单或者复杂模式,并分别输出当前顶点/像素染色的简单/复杂模式标志信号;
染色任务调度单元接收顶点和像素染色任务数据,并根据当前顶点和像素染色场景的简单/复杂模式标志信号,以及统一染色阵列的资源使用情况进行任务调度,决定是否要将染色任务送到统一染色阵列,以及在哪个染色任务现场进行处理。在简单图形绘制模式下,通过1:2多路选择器将顶点/像素属性数据发送到旁路数据通路;在复杂图形绘制模式下,通过1:2多路选择器将顶点/像素属性数据发送到统一染色阵列。
顶点/像素旁路数据通路在简单图形绘制模式下从染色任务调度单元传输顶点和像素的属性数据到染色任务输出单元。典型的简单模式顶点和像素属性数据均包括32个32b字,通过典型的128b宽顶点/像素旁路数据通路只需要2个时钟周期就可以传送到染色任务输出单元,而如果通过统一染色阵列的染色功能开关状态判断和数据转发,则至少需要几十至上百个时钟周期,性能相差几十倍。
最后应说明的是,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (1)
1.一种基于渲染模式自适应的图形处理器统一染色阵列旁路结构,其特征在于,包括:
染色任务调度单元(1)、顶点染色功能配置寄存器单元(2)、像素染色功能配置寄存器单元(3)、图形绘制简单/复杂模式监测单元(4)、1:2多路选择器(5)、顶点/像素旁路数据通路(6)、统一染色阵列单元(7)和染色任务输出单元(8);
所述顶点染色功能配置寄存器单元(2)用来存储由统一染色阵列单元(7)完成处理的所有顶点染色功能时所对应的开/关使能标志位;
所述像素染色功能配置寄存器单元(3)用来存储由统一染色阵列单元(7)完成处理的所有像素染色功能时所对应的开/关使能标志位;
所述图形绘制简单/复杂模式监测单元(4)负责对当前顶点染色功能配置寄存器单元(2)和像素染色功能配置寄存器单元(3)中的内容进行监测,如果所述顶点染色功能配置寄存器单元(2)中所有开/关使能标志位都是关,输出当前顶点染色的简单模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);如果所述顶点染色功能配置寄存器单元(2)中所有开/关使能标志位不都是关,输出当前顶点染色的复杂模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);如果所述像素染色功能配置寄存器单元(3)中所有开/关使能标志位都是关,输出当前像素染色的简单模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);如果所述像素染色功能配置寄存器单元(3)中所有开/关使能标志位不都是关,输出当前像素染色的复杂模式标志信号分别给染色任务调度单元(1)和1:2多路选择器(5);
所述染色任务调度单元(1)负责对顶点和像素染色任务进行调度,根据所述图形绘制简单/复杂模式监测单元(4)输出的当前顶点/像素染色的简单/复杂模式标志信号决定某个顶点或像素染色任务在哪个染色任务现场进行处理,将某个顶点或像素染色任务对应的顶点/像素属性数据发送给1:2多路选择器(5);
所述1:2多路选择器(5)在图形绘制简单/复杂模式监测单元(4)输出的顶点/像素染色的简单/复杂模式标志信号的控制下,选择将顶点/像素属性数据发送到旁路数据通路或者统一染色阵列;如果是顶点染色的简单模式标志信号,将顶点属性数据发送到旁路数据通路(6);如果是像素染色的简单模式标志信号,将像素属性数据发送到旁路数据通路(6);如果是顶点染色的复杂模式标志信号,将顶点属性数据发送到统一染色阵列单元(7);如果是像素染色的复杂模式标志信号,将像素属性数据发送到统一染色阵列单元(7);
所述顶点/像素旁路数据通路(6)负责在简单图形绘制模式下从染色任务调度单元(1)传输顶点和像素的属性数据到染色任务输出单元(8);
所述统一染色阵列单元(7)由多个可以被顶点染色任务和像素染色任务共享的染色任务现场构成,负责在复杂图形绘制模式下并行执行顶点或像素染色程序,对顶点或像素染色任务属性数据进行处理;
所述染色任务输出单元(8)负责接收来自顶点/像素旁路数据通路(6)或统一染色阵列单元(7)的处理完成的顶点/像素属性数据,并传递到下级流水线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611139556.4A CN106780289B (zh) | 2016-12-12 | 2016-12-12 | 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611139556.4A CN106780289B (zh) | 2016-12-12 | 2016-12-12 | 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106780289A true CN106780289A (zh) | 2017-05-31 |
CN106780289B CN106780289B (zh) | 2020-06-30 |
Family
ID=58879986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611139556.4A Active CN106780289B (zh) | 2016-12-12 | 2016-12-12 | 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106780289B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109103A (zh) * | 2017-12-06 | 2018-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 |
CN108122190A (zh) * | 2017-12-06 | 2018-06-05 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu统一染色阵列顶点染色任务属性数据组装方法 |
CN109669770A (zh) * | 2018-12-12 | 2019-04-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种图形处理器并行着色任务调度单元系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6567091B2 (en) * | 2000-02-01 | 2003-05-20 | Interactive Silicon, Inc. | Video controller system with object display lists |
US20050074898A1 (en) * | 2002-07-31 | 2005-04-07 | Caliper Technologies Corp. | High density reagent array preparation methods |
CN103258147A (zh) * | 2013-05-24 | 2013-08-21 | 重庆邮电大学 | 一种基于gpu的并行演化超网络dna微阵列基因数据分类系统及方法 |
CN105550978A (zh) * | 2015-12-11 | 2016-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种面向统一染色架构的gpu3d引擎片上存储层次结构 |
CN105630441A (zh) * | 2015-12-11 | 2016-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于统一染色技术的gpu体系架构 |
US20160335985A1 (en) * | 2015-05-14 | 2016-11-17 | Box, Inc. | Rendering high bit depth grayscale images using gpu color spaces and acceleration |
-
2016
- 2016-12-12 CN CN201611139556.4A patent/CN106780289B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6567091B2 (en) * | 2000-02-01 | 2003-05-20 | Interactive Silicon, Inc. | Video controller system with object display lists |
US20050074898A1 (en) * | 2002-07-31 | 2005-04-07 | Caliper Technologies Corp. | High density reagent array preparation methods |
CN103258147A (zh) * | 2013-05-24 | 2013-08-21 | 重庆邮电大学 | 一种基于gpu的并行演化超网络dna微阵列基因数据分类系统及方法 |
US20160335985A1 (en) * | 2015-05-14 | 2016-11-17 | Box, Inc. | Rendering high bit depth grayscale images using gpu color spaces and acceleration |
CN105550978A (zh) * | 2015-12-11 | 2016-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种面向统一染色架构的gpu3d引擎片上存储层次结构 |
CN105630441A (zh) * | 2015-12-11 | 2016-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于统一染色技术的gpu体系架构 |
Non-Patent Citations (2)
Title |
---|
PARK Y-H: "《A 7.1GB/s low-power 3D rendering engine in 2D array embeded memory logic CMOS》", 《DIGEST OF TECHNICAL PAPERS OF IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 * |
任向隆 等: "《图形处理器VGA模式设计技术》", 《计算机工程与技术》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109103A (zh) * | 2017-12-06 | 2018-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 |
CN108122190A (zh) * | 2017-12-06 | 2018-06-05 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu统一染色阵列顶点染色任务属性数据组装方法 |
CN108122190B (zh) * | 2017-12-06 | 2021-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu统一染色阵列顶点染色任务属性数据组装方法 |
CN109669770A (zh) * | 2018-12-12 | 2019-04-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种图形处理器并行着色任务调度单元系统 |
CN109669770B (zh) * | 2018-12-12 | 2022-10-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种图形处理器并行着色任务调度单元系统 |
Also Published As
Publication number | Publication date |
---|---|
CN106780289B (zh) | 2020-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105630441B (zh) | 一种基于统一染色技术的gpu系统 | |
Xu et al. | Light-YOLOv3: fast method for detecting green mangoes in complex scenes using picking robots | |
CN106648547A (zh) | 一种gpu图形状态参数的分布式统一管理方法 | |
US10249085B2 (en) | Graphics processing method and system for processing sub-primitives using sub-primitive indications in a control stream | |
CN106780289A (zh) | 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 | |
US20160350968A1 (en) | Run-Time Optimized Shader Programs | |
WO2006007127A2 (en) | A kill bit graphics processing system and method | |
CN106651744B (zh) | 一种低功耗gpu染色任务与统一染色阵列任务现场映射结构 | |
CN107833264A (zh) | 一种图片处理方法、装置、设备和计算机可读存储介质 | |
CN107492139A (zh) | 泛光信息的处理方法、装置、存储介质、处理器及终端 | |
CN108009978A (zh) | 一种非阻塞并行三角形光栅化单元结构 | |
CN108022202A (zh) | 一种超前消隐几何引擎结构 | |
CN107038740A (zh) | 图形处理设备和执行图形管线的方法 | |
CN106776023B (zh) | 一种自适应gpu统一染色阵列任务负载均衡方法 | |
WO2015199941A1 (en) | Efficient hardware mechanism to ensure shared resource data coherency across draw calls | |
EP4358028A1 (en) | Graphic rendering method and apparatus, and storage medium | |
WO2019000357A1 (zh) | 处理图像的方法和装置 | |
CN108875759A (zh) | 一种图像处理方法、装置及服务器 | |
CN106709859A (zh) | 一种图形处理器光栅化单元的自适应低功耗时钟门控结构 | |
CN108985215A (zh) | 一种图片处理方法、图片处理装置及终端设备 | |
WO2021147876A1 (zh) | 内存资源原地共享决策系统及其方法 | |
CN109669770A (zh) | 一种图形处理器并行着色任务调度单元系统 | |
CN105678756A (zh) | 一种基于颜色的库位定位系统 | |
CN110992240A (zh) | 一种可编程纹理处理器系统 | |
CN109710398A (zh) | 一种基于uml的面向gpu顶点着色任务调度方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |