CN108109103A - 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 - Google Patents
一种高性能gpu染色任务与统一染色阵列任务现场映射结构 Download PDFInfo
- Publication number
- CN108109103A CN108109103A CN201711281036.1A CN201711281036A CN108109103A CN 108109103 A CN108109103 A CN 108109103A CN 201711281036 A CN201711281036 A CN 201711281036A CN 108109103 A CN108109103 A CN 108109103A
- Authority
- CN
- China
- Prior art keywords
- slot
- unit
- warp
- dyeing
- vertex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5022—Mechanisms to release resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5021—Priority
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明属于图形处理器设计领域,公开了一种高性能GPU染色任务与统一染色阵列任务现场映射结构。所述结构包含:输入数据组装与转发单元(1),接收外部模块输入的Vertex属性数据和Pixel属性数据,组装成Vertex warp和Pixel warp,转发到统一染色阵列(USA)的任务现场;配置与管理单元(2),接收外部HIU(主机接口单元)输入的配置参数,设置和记录配置参数的值;任务管理单元(3),依据宽度优先的算法执行空闲slot查询与任务映射、任务输出和任务提交;资源管理单元(4),根据配置参数更新slot的资源管理方法。slot状态表单元(5),记录统一染色阵列内m个slot(任务现场)的状态和任务类型。
Description
技术领域
本发明属于图形处理器设计领域,涉及一种高性能GPU染色任务与统一染色阵列任务现场映射结构。
背景技术
图形处理器(Graphic Process Unit,GPU)是现代计算机硬件的重要组成部分,是进行图形绘制、处理和显示的关键部件,普遍存在于工作站、个人电脑、笔记本、手机以及各类需进行图形显示的系统中。GPU产生2D和3D的图形、图像和视频,以支持基于窗口的操作系统、图形用户界面、视频游戏、可视化图像应用和视频播放等可视化计算。GPU图形处理能力随着纹理贴图技术的普遍应用而不断提升,GPU流水线高速、并行的特征和灵活的可编程能力,为图形处理和通用并行计算提供了良好的运行平台。
目前,我国GPU研制能力薄弱,各领域显示控制系统中大量采用国外进口的商用GPU芯片。尤其是在军用领域中,国外进口商用GPU芯片存在安全性、可靠性、保障性等方面的隐患,无法满足军用环境的需求;而且,出于政治、军事、经济等原因,国外对我国实行技术“封锁”和产品“垄断”,难以获得GPU芯片的底层技术资料,如寄存器资料、详细内部微架构、核心软件源码等,导致GPU功能、性能无法充分发挥,且移植性较差;上述问题严重制约了我国显示系统的独立研制和自主发展,研制具有自主知识产权的图形处理器芯片已迫在眉睫,高性能GPU染色任务与统一染色阵列任务现场映射结构作为统一染色GPU的关键和核心,对其设计技术进行研究和突破已刻不容缓。
发明内容
本发明的目的是:提供一种高性能GPU染色任务与统一染色阵列任务现场映射结构,突破统一染色GPU染色任务与统一染色阵列任务现场映射的关键技术。
本发明的技术解决方案是:
一种高性能GPU染色任务与统一染色阵列任务现场映射结构,包括:
输入数据组装与转发单元(1),从外部的GFU(图形功能单元)、GDU(图形绘制单元)和GEU(几何引擎单元)获取Vertex染色任务和Pixel染色任务的输入数据,将GFU和GDU输入的16个Vertex的i个相关属性数据组装成Vertex warp,将GEU输入的16个pixel的j个相关属性数据组装成pixel warp,当前Vertex warp和pixel warp组装和传输完毕,则产生warp组装使能输出给向任务管理单元(3);输入数据组装与转发单元(1)从任务管理单元(3)获取slot id11和slot id12,使用slot id11和slot id12产生Vertex warp和pixel warp数据到外部的USA(统一染色阵列)的localsram存储器地址,将Vertex warp和pixel warp的数据输出到USA(统一染色阵列)的localsram;
配置与管理单元(2),从外部的HIU(主机接口单元)获取输入数据,设置slot配置码和SSC(SIMT Shading Cluster,SIMT染色处理单元簇)使能配置码,向任务管理单元(3)输出slot配置码的值和SSC使能配置码的值,向资源管理单元(4)输出slot配置码的值和SSC使能配置码的值;
任务管理单元(3),以输入数据组装与转发单元(1)的warp组装使能为输入,结合配置与管理单元(2)输入的slot配置码的值和SSC使能配置码的值,查询slot状态表单元(5)中n个slot的状态值,依据宽度优先的算法得到slot id11和slot id12,将slot id11和slot id12输出到输入数据组装与转发单元(1),将slot id11和slot id12作为slot的地址,将slot id11和slot id12的slot的配置信息输出到slot状态表单元(5),占用该slot;将Vertex warp和Pixel warp的染色任务控制信息,包括slot id11和slot id12,任务类型,输出到外部的USA(统一染色阵列),以外部的OCU(输出控制单元)模块输出的Vertexwarp任务和Pixel warp任务的slot id21和slot id22为输入,作为slot的地址,将slot的配置信息输出到slot状态表单元(5),释放slot资源;
资源管理单元(4),将slot状态表单元(5)的n个slot的全部状态作为输入,统计n个slot的负载状态,结合配置与管理单元(2)输入的slot配置码的值和SSC使能配置码的值,实施宽度优先的slot资源分配与映射操作,将slot id3和slot的配置信息输出到slot状态表单元(5),改变slot资源的任务类型;
slot状态表单元(5),用于记录m个slot状态,每个slot的状态包括2个bit,第1个bit表示slot的当前状态:busy/idle,第2个bit表示slot的类型:Vertex/Pixel。向任务管理单元(3)输出slot id11和slot id12,以及n个slot的全部状态,指导任务映射操作,向资源管理单元(4)输出n个slot的全部状态,接收资源管理单元(4)输入的slot id3和slot任务类型的设置信息,指导资源映射操作。
具体的,i的取值范围为3-25的整数;j的取值范围为3-10的整数。
本发明的技术效果是:
1、本发明提供一种高性能GPU染色任务与统一染色阵列任务现场映射结构,由多个子功能模块组成,实现Vertex染色任务和Pixel染色任务到统一染色阵列任务现场的映射。输入数据组装与转发单元1和任务管理单元3具备Vertex染色任务和Pixel染色任务数据的并行组装与转发、Vertex染色任务和Pixel染色任务的并行映射、并行输出和并行提交能力;配置及管理单元和资源管理单元4实现高性能资源管理方法;任务管理单元3的空闲slot查询与任务映射模块采用高性能任务映射算法。以上三方面的特征使得GPU染色任务与统一染色阵列任务现场映射结构能够实现高性能任务管理、高性能资源管理方法和任务现场映射。
2、高性能GPU染色任务与统一染色阵列任务现场映射结构的基本功能包括:Vertex warp和Pixel warp输入数据的并行组装与转发;Vertex空闲slot查询与任务映射;Pixel空闲slot查询与任务映射;Vertex warp任务输出;Pixel warp任务输出;Vertexwarp任务提交;Pixel warp任务提交;统一染色阵列资源的高性能管理方法;实时设置高性能管理相关的配置参数。
3、本发明突破了图形处理器设计中高性能GPU染色任务与统一染色阵列任务现场映射结构的设计技术,可用于国产图形处理器芯片的研制。
附图说明:
图1是本发明一种高性能GPU染色任务与统一染色阵列任务现场映射结构的整体框图,包含:输入数据组装与转发单元1、配置及管理单元2、任务管理单元3、资源管理单元4、slot状态表单元5。
具体实施方式:
下面结合附图和具体实施例,对本发明的技术方案进行清楚、完整地表述。显然,所表述的实施例仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例,都属于本发明的保护范围。
一种高性能GPU染色任务与统一染色阵列任务现场映射结构,如图1所示,包括:
输入数据组装与转发单元1,从外部的GFU(图形功能单元)、GDU(图形绘制单元)和GEU(几何引擎单元)获取Vertex染色任务和Pixel染色任务的输入数据,将GFU和GDU输入的16个Vertex的i个相关属性数据组装成Vertex warp,将GEU输入的16个pixel的j个相关属性数据组装成pixel warp,当前Vertex warp和pixel warp组装和传输完毕,则产生warp组装使能输出给向任务管理单元3;输入数据组装与转发单元1从任务管理单元3获取slotid11和slot id12,使用slot id11和slot id12产生Vertex warp和pixel warp数据到外部的USA(统一染色阵列)的localsram存储器地址,将Vertex warp和pixel warp的数据输出到USA(统一染色阵列)的localsram;
配置与管理单元2,从外部的HIU(主机接口单元)获取输入数据,设置slot配置码和SSC(SIMT Shading Cluster,SIMT染色处理单元簇)使能配置码,向任务管理单元3输出slot配置码的值和SSC使能配置码的值,向资源管理单元4输出slot配置码的值和SSC使能配置码的值;
任务管理单元3,以输入数据组装与转发单元1的warp组装使能为输入,结合配置与管理单元2输入的slot配置码的值和SSC使能配置码的值,查询slot状态表单元5中n个slot的状态值,依据宽度优先的算法得到slot id11和slot id12,将slot id11和slotid12输出到输入数据组装与转发单元1,将slot id11和slot id12作为slot的地址,将slotid11和slot id12的slot的配置信息输出到slot状态表单元5,占用该slot;将Vertex warp和Pixel warp的染色任务控制信息,包括slot id11和slot id12,任务类型,输出到外部的USA(统一染色阵列),以外部的OCU(输出控制单元)模块输出的Vertex warp任务和Pixelwarp任务的slot id21和slot id22为输入,作为slot的地址,将slot的配置信息输出到slot状态表单元5,释放slot资源;
资源管理单元4,将slot状态表单元5的n个slot的全部状态作为输入,统计n个slot的负载状态,结合配置与管理单元2输入的slot配置码的值和SSC使能配置码的值,实施宽度优先的slot资源分配与映射操作,将slot id3和slot的配置信息输出到slot状态表单元5,改变slot资源的任务类型;
slot状态表单元5,用于记录m个slot状态,每个slot的状态包括2个bit,第1个bit表示slot的当前状态:busy/idle,第2个bit表示slot的类型:Vertex/Pixel。向任务管理单元3输出slot id11和slot id12,以及n个slot的全部状态,指导任务映射操作,向资源管理单元4输出n个slot的全部状态,接收资源管理单元4输入的slot id3和slot任务类型的设置信息,指导资源映射操作。
具体的,i的取值范围为3-25的整数;j的取值范围为3-10的整数。
如图1所示,高性能GPU染色任务与统一染色阵列任务现场映射结构的体系结构整体框图,一个输入数据组装与转发单元1、一个配置及管理单元2、一个任务管理单元3、一个资源管理单元4、一个slot状态表单元5。
下面详细介绍各模块的具体结构及功能:
1、输入数据组装与转发单元1:是高性能GPU染色任务与统一染色阵列任务现场映射结构的主要组成部分,是将染色任务输入数据映射到USA内部指定slot的localsram的硬件载体。该模块实现多项功能,包括:
1.1、Vertex warp组装:外部的GDU(图形绘制单元)和GFU(图形功能单元)提供vertex的输入属性数据,输入数据宽度为128bit,将glVertex、glwindowpos或glrasterpos顶点的所有属性组装成1个Vertex warp,1个Vertex warp包含16个Vertex顶点染色任务,或者1个glrasterpos顶点染色任务,或者1个glwindowpos顶点染色任务。并将经过组装的Vertex warp的输入数据映射到USA内部指定slot的localsram,与外部的USA的输出数据宽度为2048bit。并设置1个16组的写使能信号,写使能信号指示16个128bit(2048bit)的输出数据是否全部有效。输出数据的地址信息来源于任务管理单元3的空闲slot查询与任务映射模块发送的slot-id11。每次传输16个Vertex的同一种顶点全局属性,经过i个周期(i为Vertex的属性个数),可将16个Vertex的全部属性传输完毕,此时,Vertex warp组装和转发完毕。
1.2Pixel warp组装:转发外部GEU的光栅化器单元(RU)的Pixel warp的全部属性数据,1个Pixel warp包含16个Pixel染色任务,将一个Pixel warp的像素染色任务的输入数据输出到USA内部指定slot的localsram。对于点、线和三角形图元,光栅化器单元(RU)都输出quad(在空间上相邻的4个Pixel)形式的Pixel数据。quad除了包含4个Pixel的全部属性信息,还包含1个4bit的mask信息。GEU的光栅化器单元(RU)每次输出4个quad,并将4个quad的所有Pixel属性准备好之后再通知输入数据组装与转发单元1读取数据。4个quad,共16个Pixel按照固定顺序被传输到统一染色阵列内slot_id12所在slot的localsram内。每次传输16个Pixel的同一种属性,经过j个周期(j为Pixel的属性个数),可将16个Pixel的全部属性传输完毕,此时,Pixel warp组装和转发完毕。
1.3、染色任务输入数据属性开关寄存器:为了提高数据组装与传输操作的性能,通过解析opengl API可以获取顶点全局属性和像素属性控制开关(使能)的值:例如,光照开关,雾开关,第0重纹理使能,第1重纹理使能,…,第6重纹理开关值,当输入数据组装与转发单元(1)实施输入数据组装与传输操作的时候,仅传输属性开关的值为“1”的顶点属性和像素属性,不传输属性开关的值为“0”的顶点属性和像素属性,从而减少了数据组装和传输的时间,提高了染色任务输入数据到USA的指定slot的localsram映射操作的性能。
2、配置及管理单元:接收外部繁荣HIU(主机接口单元)的配置参数。配置参数包含:SSC使能码、slot配置码。SSC使能码,具有n个bit,从低位到高位,第1个bit与SSC1对应,第2个bit与SSC2对应,第3个bit与SSC3对应,第4个bit与SSC4对应,第5个bit与SSC5,…,第n个bit与SSCn对应。SSC使能码用于设置SSC使能寄存器的n个SSC的使能位(available/unavailable),用于关闭指定的SSC。slot配置码用于设置slot配置寄存器内m个slot有效位的值(valid/invalid):用于屏蔽无法使用的slot,处于invalid状态的slot不允许为其映射任何任务。Slot配置码具有m个bit,与m个slot一一对应。
3、任务管理单元3:是高性能GPU染色任务与统一染色阵列任务现场映射结构的主要组成部分,实现Vertex染色任务和Pixel染色任务的并行映射、并行输出和并行提交,是将染色任务控制信息映射到USA内部指定slot的硬件载体。任务管理单元3的结构实现多项功能,包括:
3.1、空闲slot查询与任务映射:并行独立的执行Vertex空闲slot查询与任务映射操作和Pixel空闲slot查询与任务映射操作。Vertex空闲slot查询与任务映射的方法:当Vertex Warp输入数据组装与转发单元准备组装Warp,则按照宽度优先方法执行空闲slot查询与任务映射操作,将第1个idle状态的Vertex Slot作为Vertex Warp任务映射的对象,将此slot的状态修改为Vertex&busy,并将此slot的Slot id11送给输入数据组装和转发单元内的Vertex Warp组装与转发单元。Pixel空闲slot查询和任务映射的方法:当PixelWarp输入数据组装与转发单元准备组装Warp,则按照宽度优先方法执行空闲slot查询与任务映射操作,将第1个idle的Pixel Slot作为Pixel warp任务映射的对象,将此slot的状态修改为Pixel&busy,并将此Slot id12送给输入数据组装和传输单元内的Pixel Warp组装与转发单元。在宽度优先任务映射方法中,m个slot的优先级顺序从高到低依次为:SSC1的slot1,SSC2的slot1,SSC3的slot1,SSC4的slot1,…,SSCn的slot1,SSC1的slot2,SSC2的slot2,SSC3的slot2,SSC4的slot2,…,SSCn的slot2,…,SSC1的slot8,SSC2的slot8,SSC3的slot8,SSC4的slot8,…,SSCn的slot8。宽度优先任务映射算法使得同一类染色任务均匀分布在多个SSC中,最大限度的提高同一类染色任务的并行度,使得GPU取得高性能。
3.2、任务输出:接收Vertex warp组装和传输单元的染色任务信息、Pixel warp组装和传输单元的染色任务信息,组装Vertex warp和Pixel warp的染色任务控制信息,Vertex warp的染色任务控制信息包括slot id11,Pixel warp的染色任务控制信息包括slot id12,并将染色任务控制信息输出到外部的USA,完成染色任务控制信息到USA指定slot的映射操作,并将染色任务控制信息输出到外部的OCU,完成染色任务输出的自动排序。每周期最多能输出2个不同类型的染色任务,1个是Pixel warp任务,另外1个是Vertexwarp任务。
3.3、任务提交:接收OCU发送的任务提交请求,更新Vertex warp任务提交请求slot-id21所指定的slot状态表单元(5)内的slot状态,将slot状态从busy修改为idle,释放该slot的资源。更新Pixel warp任务提交请求slot-id22所指定的slot状态表单元5内的slot状态,将slot状态从busy修改为idle,释放该slot的资源。任务提交单元每周期最多能并行接收两种任务提交请求,一个是Vertex的任务提交,另一个是Pixel的任务提交。
4、资源管理单元4:记录n个SSC的使用状态,完成Slot资源分配与映射,向slot状态表单元5输出slot id3以及slot配置码,修改slot的任务类型。记录n个SSC的使用状态,每个SSC需要1个bit状态位,表明对应的SSC是否处于使用状态,0表示关闭(unavailable),1表示开启(available)。高性能的资源管理方法使用SSC使能码更新SSC状态寄存器,允许所有开启状态的SSC参与任务映射和资源分配操作。SSC的使用状态作为任务管理单元3内部“空闲slot查询与任务映射单元”查询可用slot的依据,通过查询SSC状态寄存器的值,即可确定Slot所在的SSC是否被开启,被关闭的SSC不允许被分配和映射任务。Slot资源的分配与映射:将所有使能的SSC均处于工作状态,初始状态下,按照宽度优先的资源映射方法和固定资源分配比例实施资源分配和映射操作,之后根据GPU的Vertex和pixel负载状态,按照宽度优先的资源映射方法和资源动态分配方法实施资源分配和映射操作。宽度优先资源映射方法中m个slot的优先级顺序从高到低依次为:SSC1的slot1,SSC2的slot1,SSC3的slot1,SSC4的slot1,…,SSCn的slot1,SSC1的slot2,SSC2的slot2,SSC3的slot2,SSC4的slot2,…,SSCn的slot2,…,SSC1的slot8,SSC2的slot8,SSC3的slot8,SSC4的slot8,…,SSCn的slot8。宽度优先资源映射方法既能将Vertex slot资源均匀分布在n个SSC中,也能将pixel slot的资源均匀分布在n个SSC中,使同一个SSC既具有Vertex slot资源,也具有pixel slot资源。
5、slot状态表单元5:存储m个slot的状态,m等于n*8。n个SSC优先级从高到低依次为:SSC1,SSC2,SSC3,SSC4,SSC5,…,SSCn。每个SSC具有8个slot,8个slot优先级从高到低依次为:slot1,slot2,slot3,slot4,slot5,slot6,slot7,slot8。为了辅助高性能资源管理方法、高性能任务管理方法的实施,需要为任务管理单元(3)提供USA的m个Slot的状态。每个slot的状态包括:该slot的当前状态(idle/busy);该slot的任务类型(Vertex/Pixel)。
最后应说明的是,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (2)
1.一种高性能GPU染色任务与统一染色阵列任务现场映射结构,其特征在于,包括:
输入数据组装与转发单元(1),从外部的GFU(图形功能单元)、GDU(图形绘制单元)和GEU(几何引擎单元)获取Vertex染色任务和Pixel染色任务的输入数据,将GFU和GDU输入的16个Vertex的i个相关属性数据组装成Vertex warp,将GEU输入的16个pixel的j个相关属性数据组装成pixel warp,当前Vertex warp和pixel warp组装和传输完毕,则产生warp组装使能输出给向任务管理单元(3);输入数据组装与转发单元(1)从任务管理单元(3)获取slot id11和slot id12,使用slot id11和slot id12产生Vertex warp和pixel warp数据到外部的USA(统一染色阵列)的localsram存储器地址,将Vertex warp和pixel warp的数据输出到USA(统一染色阵列)的localsram;
配置与管理单元(2),从外部的HIU(主机接口单元)获取输入数据,设置slot配置码和SSC(SIMT Shading Cluster,SIMT染色处理单元簇)使能配置码,向任务管理单元(3)输出slot配置码的值和SSC使能配置码的值,向资源管理单元(4)输出slot配置码的值和SSC使能配置码的值;
任务管理单元(3),以输入数据组装与转发单元(1)的warp组装使能为输入,结合配置与管理单元(2)输入的slot配置码的值和SSC使能配置码的值,查询slot状态表单元(5)中n个slot的状态值,依据宽度优先的算法得到slot id11和slot id12,将slot id11和slotid12输出到输入数据组装与转发单元(1),将slot id11和slot id12作为slot的地址,将slot id11和slot id12的slot的配置信息输出到slot状态表单元(5),占用该slot;将Vertex warp和Pixel warp的染色任务控制信息,包括slot id11和slot id12,任务类型,输出到外部的USA(统一染色阵列),以外部的OCU(输出控制单元)模块输出的Vertex warp任务和Pixel warp任务的slot id21和slot id22为输入,作为slot的地址,将slot的配置信息输出到slot状态表单元(5),释放slot资源;
资源管理单元(4),将slot状态表单元(5)的n个slot的全部状态作为输入,统计n个slot的负载状态,结合配置与管理单元(2)输入的slot配置码的值和SSC使能配置码的值,实施宽度优先的slot资源分配与映射操作,将slot id3和slot的配置信息输出到slot状态表单元(5),改变slot资源的任务类型;
slot状态表单元(5),用于记录m个slot状态,每个slot的状态包括2个bit,第1个bit表示slot的当前状态:busy/idle,第2个bit表示slot的类型:Vertex/Pixel。向任务管理单元(3)输出slot id11和slot id12,以及n个slot的全部状态,指导任务映射操作,向资源管理单元(4)输出n个slot的全部状态,接收资源管理单元(4)输入的slot id3和slot任务类型的设置信息,指导资源映射操作。
2.如权利要求1所述的一种高性能GPU染色任务与统一染色阵列任务现场映射结构,其特征在于,
i的取值范围为3-25的整数;j的取值范围为3-10的整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711281036.1A CN108109103A (zh) | 2017-12-06 | 2017-12-06 | 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711281036.1A CN108109103A (zh) | 2017-12-06 | 2017-12-06 | 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108109103A true CN108109103A (zh) | 2018-06-01 |
Family
ID=62209282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711281036.1A Pending CN108109103A (zh) | 2017-12-06 | 2017-12-06 | 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108109103A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109710398A (zh) * | 2018-12-12 | 2019-05-03 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于uml的面向gpu顶点着色任务调度方法 |
CN111028128A (zh) * | 2019-11-18 | 2020-04-17 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于SystemC的面向GPU顶点输出控制方法及单元 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8364717B2 (en) * | 2011-01-10 | 2013-01-29 | Microsoft Corporation | Hardware accelerated shortest path computation |
CN105630441A (zh) * | 2015-12-11 | 2016-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于统一染色技术的gpu体系架构 |
CN106651744A (zh) * | 2016-12-12 | 2017-05-10 | 中国航空工业集团公司西安航空计算技术研究所 | 一种低功耗gpu染色任务与统一染色阵列任务现场映射结构 |
CN106648547A (zh) * | 2016-12-12 | 2017-05-10 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu图形状态参数的分布式统一管理方法 |
CN106683171A (zh) * | 2016-12-12 | 2017-05-17 | 中国航空工业集团公司西安航空计算技术研究所 | 一种GPU多线程纹理映射SystemC建模结构 |
CN106683032A (zh) * | 2016-12-12 | 2017-05-17 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu染色阵列空闲单元查询电路 |
CN106780289A (zh) * | 2016-12-12 | 2017-05-31 | 中国航空工业集团公司西安航空计算技术研究所 | 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 |
CN106776023A (zh) * | 2016-12-12 | 2017-05-31 | 中国航空工业集团公司西安航空计算技术研究所 | 一种自适应gpu统一染色阵列任务负载均衡方法 |
-
2017
- 2017-12-06 CN CN201711281036.1A patent/CN108109103A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8364717B2 (en) * | 2011-01-10 | 2013-01-29 | Microsoft Corporation | Hardware accelerated shortest path computation |
CN105630441A (zh) * | 2015-12-11 | 2016-06-01 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于统一染色技术的gpu体系架构 |
CN106651744A (zh) * | 2016-12-12 | 2017-05-10 | 中国航空工业集团公司西安航空计算技术研究所 | 一种低功耗gpu染色任务与统一染色阵列任务现场映射结构 |
CN106648547A (zh) * | 2016-12-12 | 2017-05-10 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu图形状态参数的分布式统一管理方法 |
CN106683171A (zh) * | 2016-12-12 | 2017-05-17 | 中国航空工业集团公司西安航空计算技术研究所 | 一种GPU多线程纹理映射SystemC建模结构 |
CN106683032A (zh) * | 2016-12-12 | 2017-05-17 | 中国航空工业集团公司西安航空计算技术研究所 | 一种gpu染色阵列空闲单元查询电路 |
CN106780289A (zh) * | 2016-12-12 | 2017-05-31 | 中国航空工业集团公司西安航空计算技术研究所 | 基于渲染模式自适应的图形处理器统一染色阵列旁路结构 |
CN106776023A (zh) * | 2016-12-12 | 2017-05-31 | 中国航空工业集团公司西安航空计算技术研究所 | 一种自适应gpu统一染色阵列任务负载均衡方法 |
Non-Patent Citations (1)
Title |
---|
邓艺 等: "一种基于负载均衡的3D引擎任务", 《电子技术应用》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109710398A (zh) * | 2018-12-12 | 2019-05-03 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于uml的面向gpu顶点着色任务调度方法 |
CN109710398B (zh) * | 2018-12-12 | 2023-01-13 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于uml的面向gpu顶点着色任务调度方法 |
CN111028128A (zh) * | 2019-11-18 | 2020-04-17 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于SystemC的面向GPU顶点输出控制方法及单元 |
CN111028128B (zh) * | 2019-11-18 | 2023-10-17 | 中国航空工业集团公司西安航空计算技术研究所 | 基于SystemC面向GPU顶点输出控制方法及单元 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015909B1 (en) | Efficient use of user-defined shaders to implement graphics operations | |
CN106651744A (zh) | 一种低功耗gpu染色任务与统一染色阵列任务现场映射结构 | |
US6995765B2 (en) | System, method, and computer program product for optimization of a scene graph | |
CN105630441B (zh) | 一种基于统一染色技术的gpu系统 | |
JP5123323B2 (ja) | アプリケーションの変更前にコマンドの変更のパフォーマンスを解析するためのグラフィックコマンド管理ツールおよびその方法 | |
US8593458B2 (en) | Systems and methods of multidimensional query resolution and computation organization | |
KR100865811B1 (ko) | 저전력 프로그램가능 프로세서 | |
CN101620724B (zh) | 图形处理系统 | |
US9251551B2 (en) | Bindless memory access in direct 3D | |
Wyman et al. | Introduction to directx raytracing | |
CN101261729B (zh) | 在分布式图形处理单元内管理多重执行绪的系统与方法 | |
CN108701366A (zh) | 用于图形处理中的阴影光线的树遍历的开始节点确定 | |
CN105574808B (zh) | 一种流水线纹理贴图单元系统 | |
CN105849780A (zh) | 平铺块式基础架构上的经优化多遍次再现 | |
CN1710607A (zh) | 一种面向虚拟现实三维图形引擎的三维场景组织方法 | |
CN104813367A (zh) | 图形处理中的拼补着色 | |
CN107038742A (zh) | 屏幕空间管线中的多通道渲染 | |
US20210343072A1 (en) | Shader binding management in ray tracing | |
KR20160123311A (ko) | 공유 데이터 채널들을 가지는 셰이더 파이프라인 | |
US10846908B2 (en) | Graphics processing apparatus based on hybrid GPU architecture | |
US8952961B2 (en) | Systems and methods for photon map querying | |
CN108109103A (zh) | 一种高性能gpu染色任务与统一染色阵列任务现场映射结构 | |
US11798221B2 (en) | Graphics processing | |
Cottam et al. | Overplotting: Unified solutions under abstract rendering | |
CN108154461A (zh) | 一种低功耗gpu染色任务与统一染色阵列任务现场映射结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180601 |