CN106711305A - 一种LED芯片Sputter‑ITO腐蚀工艺 - Google Patents

一种LED芯片Sputter‑ITO腐蚀工艺 Download PDF

Info

Publication number
CN106711305A
CN106711305A CN201611186441.0A CN201611186441A CN106711305A CN 106711305 A CN106711305 A CN 106711305A CN 201611186441 A CN201611186441 A CN 201611186441A CN 106711305 A CN106711305 A CN 106711305A
Authority
CN
China
Prior art keywords
ito
sputter
etching
cleaning
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611186441.0A
Other languages
English (en)
Inventor
储志兵
唐军
刘亚柱
潘尧波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Irico Epilight Technology Co Ltd
Original Assignee
Hefei Irico Epilight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Irico Epilight Technology Co Ltd filed Critical Hefei Irico Epilight Technology Co Ltd
Priority to CN201611186441.0A priority Critical patent/CN106711305A/zh
Publication of CN106711305A publication Critical patent/CN106711305A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种LED芯片Sputter‑ITO腐蚀工艺,包括以下步骤:(1)选取外延片,清洗后进行P‑SiO2层的沉积,再进行黄光P‑SiO2制程,光刻出所需图形;(2)通过浸泡BOE溶液化学湿法腐蚀SiO2,去除光刻胶,再进行酸洗、甩干;(3)进行Sputter‑ITO溅镀,然后进行黄光光刻所需图形;(4)化学湿法蚀刻后,清洗完成后甩干,进行ICP刻蚀,去除光刻胶后清洗、甩干;(5)再进行RTA高温退火熔合;(6)然后进行钝化SiO2层的沉积、PN黄光光刻,金属蒸镀后去除光刻胶,再金属熔合,最后完成点测。本发明将取消Sputter‑ITO过腐蚀,在ITO膜溅镀完成后先经过黄光光刻,再固定ITO的腐蚀时间,这样就避免了由于ITO膜过腐蚀所造成的腐蚀过现象。

Description

一种LED芯片Sputter-ITO腐蚀工艺
技术领域
本发明涉及LED芯片制作技术领域,具体为一种LED芯片Sputter-ITO腐蚀工艺。
背景技术
基于氮化镓基发光二极管(LED)其节能、环保的绿色发展优势,LED芯片在显示、照明领域得到广泛的应用。LED芯片制程中一个关键步骤ITO薄膜的沉积,在一定程度上决定了芯片电性参数的优劣,因此ITO薄膜层的沉积方式以及成膜质量至关重要。传统ITO薄膜由蒸镀完成,随着蒸镀技术与设备性能的提升,Sputter溅镀工艺被逐步引渡到LED芯片制程中。Sputter溅镀是在一相对稳定真空状态下,阴阳极间产生辉光放电,极间分子被离子化而产生带点电荷,其中正离子受阴极之负电位加速运动而撞击阴极上的靶材,将其原子等粒子溅出,此溅出之原子则沉积于阳极之基板上而形成薄膜。
Sputter-ITO成膜后需先进行RTA(高温退火)后再进行黄光工艺光刻出图形,然后进行化学湿法过腐蚀蚀刻。由于成膜质量存在差异性使得ITO化学湿法过腐蚀的蚀刻时间不能统一固定(腐蚀时间较长),这就使部分产品在实际制程中会出现腐蚀过的现象,对产品的质量稳定性造成一定的影响。本发明专利提供了一种新的蚀刻工艺,重点解决Sputter-ITO在化学湿法蚀刻时存在的腐蚀过等问题。
发明内容
本发明所解决的技术问题在于提供一种LED芯片Sputter-ITO腐蚀工艺,以解决上述背景技术中的问题。
本发明所解决的技术问题采用以下技术方案来实现:一种LED芯片Sputter-ITO腐蚀工艺,包括以下步骤:
(1)选取外延片,清洗后进行P-SiO2层的沉积,再进行黄光P-SiO2制程,光刻出所需图形;
(2)通过浸泡BOE溶液化学湿法腐蚀SiO2,去除光刻胶,再进行酸洗、甩干;
(3)进行Sputter-ITO溅镀,然后进行黄光光刻所需图形;
(4)化学湿法蚀刻后,清洗完成后甩干,进行ICP刻蚀,去除光刻胶后清洗、甩干;
(5)再进行RTA高温退火熔合;
(6)然后进行钝化SiO2层的沉积、PN黄光光刻,金属蒸镀后去除光刻胶,再金属熔合,最后完成点测。
所述步骤(5)中高温退火温度为400-600℃
所述步骤(4)中化学湿法蚀刻方法为厚度的ITO,化学湿法蚀刻120S。
与已公开技术相比,本发明存在以下优点:本发明将取消Sputter-ITO过腐蚀,在ITO膜溅镀完成后先经过黄光光刻,再固定ITO的腐蚀时间,这样就避免了由于ITO膜过腐蚀所造成的腐蚀过现象。
附图说明
图1为本发明的固定蚀刻时间后的腐蚀图形示意图。
图2为本发明的ITO与Mesa的边间距示意图。
具体实施方式
为了使本发明的技术手段、创作特征、工作流程、使用方法达成目的与功效易于明白了解,下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
一种LED芯片Sputter-ITO腐蚀工艺,包括以下步骤:
(1)选取外延片,清洗后进行P-SiO2层的沉积,再进行黄光P-SiO2制程,光刻出所需图形;
(2)通过浸泡BOE溶液化学湿法腐蚀SiO2,去除光刻胶,再进行酸洗、甩干;
(3)进行Sputter-ITO溅镀,然后进行黄光光刻所需图形;
(4)化学湿法蚀刻后,清洗完成后甩干,进行ICP刻蚀,去除光刻胶后清洗、甩干;化学湿法蚀刻方法为厚度的ITO,化学湿法蚀刻120S。
(5)再进行RTA高温退火熔合;高温退火温度为400-600℃;
(6)然后进行钝化SiO2层的沉积、PN黄光光刻,金属蒸镀后去除光刻胶,再金属熔合,最后完成点测。
本发明将取消Sputter-ITO过腐蚀,在ITO膜溅镀完成后先经过黄光光刻,再固定ITO的腐蚀时间,具体时间视ITO膜厚度而定,ITO膜与Mesa线的间距在0.5~2μm范围内均可,然后再进行RTA高温退火。这样就避免了由于ITO膜过腐蚀所造成的腐蚀过现象。
RTA是将工件加热到较高温度,根据材料和工件尺寸采用不同的保温时间,然后进行快速冷却,目的是使电流扩散层内部组织达到或接近平衡状态,获得良好的工艺性能和使用性能。
以上显示和描述了本发明的基本原理、主要特征及本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明的要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种LED芯片Sputter-ITO腐蚀工艺,其特征在于:包括以下步骤:
(1)选取外延片,清洗后进行P-SiO2层的沉积,再进行黄光P-SiO2制程,光刻出所需图形;
(2)通过浸泡BOE溶液化学湿法腐蚀SiO2,去除光刻胶,再进行酸洗、甩干;
(3)进行Sputter-ITO溅镀,然后进行黄光光刻所需图形;
(4)化学湿法蚀刻后,清洗完成后甩干,进行ICP刻蚀,去除光刻胶后清洗、甩干;
(5)再进行RTA高温退火熔合;
(6)然后进行钝化SiO2层的沉积、PN黄光光刻,金属蒸镀后去除光刻胶,再金属熔合,最后完成点测。
2.根据权利要求1所述的一种LED芯片Sputter-ITO腐蚀工艺,其特征在于:所述步骤(5)中高温退火温度为400-600℃。
3.根据权利要求1所述的一种LED芯片Sputter-ITO腐蚀工艺,其特征在于:所述步骤(4)中化学湿法蚀刻方法为厚度的ITO,化学湿法蚀刻120S。
CN201611186441.0A 2016-12-20 2016-12-20 一种LED芯片Sputter‑ITO腐蚀工艺 Pending CN106711305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611186441.0A CN106711305A (zh) 2016-12-20 2016-12-20 一种LED芯片Sputter‑ITO腐蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611186441.0A CN106711305A (zh) 2016-12-20 2016-12-20 一种LED芯片Sputter‑ITO腐蚀工艺

Publications (1)

Publication Number Publication Date
CN106711305A true CN106711305A (zh) 2017-05-24

Family

ID=58938148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611186441.0A Pending CN106711305A (zh) 2016-12-20 2016-12-20 一种LED芯片Sputter‑ITO腐蚀工艺

Country Status (1)

Country Link
CN (1) CN106711305A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824914A (zh) * 2014-03-12 2014-05-28 合肥彩虹蓝光科技有限公司 一种GaN基外延层表面粗化的LED芯片制作方法
CN105810791A (zh) * 2016-05-18 2016-07-27 厦门市三安光电科技有限公司 倒装led芯片的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824914A (zh) * 2014-03-12 2014-05-28 合肥彩虹蓝光科技有限公司 一种GaN基外延层表面粗化的LED芯片制作方法
CN105810791A (zh) * 2016-05-18 2016-07-27 厦门市三安光电科技有限公司 倒装led芯片的制作方法

Similar Documents

Publication Publication Date Title
JP2016105465A (ja) 垂直nandホールエッチングのためのめっき金属ハードマスク
CN103950887B (zh) 一种深硅刻蚀方法
US10204933B2 (en) Thin film transistor and method for manufacturing the same, and display panel
CN103713466A (zh) 掩膜板及其制作方法
CN106058003B (zh) 一种提升led芯片亮度的方法
CN105957717B (zh) 中高压阳极箔的多段多次发孔方法
CN103353630A (zh) 一种铌酸锂光波导器件电极的制作方法
CN105453191A (zh) 导电基板及其制造方法
CN104659165B (zh) 一种GaN基发光二极管芯片的制备方法
CN102956759A (zh) 一种剥离制备ito图形的方法
CN106711305A (zh) 一种LED芯片Sputter‑ITO腐蚀工艺
CN105355554A (zh) 一种100v肖特基二极管台面制作方法
CN103205692A (zh) 一种蒸镀用掩模板的加工工艺、返修工艺
CN104300048A (zh) 一种GaN基发光二极管芯片的制备方法
KR101729090B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN103996618A (zh) Tft电极引线制造方法
CN107104047A (zh) 氮化镓肖特基二极管的制造方法
CN110148654A (zh) 一种发光二极管芯片及其制造方法
CN109285924A (zh) 一种半导体芯片的制造方法
CN105702824B (zh) 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法
CN106304639B (zh) 一种高频铁氟龙电路板去板边毛刺的方法
CN103730340A (zh) 一种提高背孔工艺中金属Ni掩膜选择比的方法
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN104347772B (zh) Ito的完整蚀刻方法及led芯片制作方法
CN104282534B (zh) 金属表面缺陷的处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524