CN106708673A - 片上系统和安全调试方法 - Google Patents

片上系统和安全调试方法 Download PDF

Info

Publication number
CN106708673A
CN106708673A CN201610982029.3A CN201610982029A CN106708673A CN 106708673 A CN106708673 A CN 106708673A CN 201610982029 A CN201610982029 A CN 201610982029A CN 106708673 A CN106708673 A CN 106708673A
Authority
CN
China
Prior art keywords
debugging
chip
retention logic
power
testing action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610982029.3A
Other languages
English (en)
Other versions
CN106708673B (zh
Inventor
林敏洙
李晟在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106708673A publication Critical patent/CN106708673A/zh
Application granted granted Critical
Publication of CN106708673B publication Critical patent/CN106708673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Software Systems (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供一种片上系统和安全调试方法。所述片上系统包括：多处理器，包括多个处理器；调试控制器，包括调试端口和被配置为存储安全联合测试行动组系统的认证结果的保留逻辑；电力管理单元，被配置为管理供应给多处理器和调试控制器的电力。电力管理单元响应于调试请求信号将调试端口和保留逻辑改变到活动电力域。

Description

片上系统和安全调试方法
本申请要求于2015年11月13日提交到韩国知识产权局的第10-2015-0159791号韩国专利申请的优先权，该申请的公开通过引用包含于此。
技术领域
本公开涉及一种片上系统(SoC)。更具体地讲，本公开涉及包括安全联合测试行动组(JTAG)系统的片上系统和安全调试(debugging)方法的方面。
背景技术
移动产品中的片上系统(SoC)已变得日益复杂。例如，移动电话可包括应用处理器(AP)、调制解调器、全球导航卫星系统(GNSS)、无线保真(Wi-Fi)装置、蓝牙装置和多个其他集成系统。调试以验证集成的片上系统和移动产品的功能已变得重要。
片上系统执行安全调试操作。只有认证的用户可执行调试以便保护系统和用户的重要安全数据。可通过安全联合测试行动组系统执行片上系统的安全调试操作。包括安全联合测试行动组系统的片上系统可存储调试认证信息或安全调试操作的调试认证结果。然而，如果片上系统在低功率模式下，则供应给片上系统的电力被停止，使得可能丢失重要的调试认证信息或重要的调试认证结果。因此，在低功率模式下，片上系统可能不执行连续的安全调试操作。
发明内容
本公开的实施例提供用于在低功率模式下安全地维持调试信息并执行连续的安全调试操作的片上系统(SoC)。
本公开的实施例的一个方面是一种包括多处理器的片上系统(SoC)的安全调试方法。所述方法可包括：接收调试请求信号；响应于调试请求信号将片上系统的安全联合测试行动组(JTAG)系统改变到活动电力域；在安全联合测试行动组系统中执行安全认证并根据认证的结果执行安全调试操作。
在此，片上系统可包括：多处理器，包括多个处理器；调试控制器，包括调试端口和安全联合测试行动组系统；电力管理单元，被配置为管理供应给多处理器和调试控制器的电力。电力管理单元可响应于调试请求信号将调试控制器改变到活动电力域。
本公开的实施例的另一方面是一种用于片上系统(SoC)的安全调试方法，所述片上系统包括具有多个处理器的多处理器、包括用于存储安全联合测试行动组(JTAG)系统的认证结果的保留逻辑的调试控制器、以及被配置为管理供应给多处理器和调试控制器的电力的电力管理单元。所述方法可包括：接收调试请求信号；响应于调试请求信号将保留逻辑改变到活动电力域；在安全联合测试行动组系统中执行安全认证并根据认证的结果执行安全调试操作。
本公开的实施例的另一方面是一种片上系统(SoC)。所述片上系统可包括：多处理器，包括多个处理器；调试控制器，包括调试端口和被配置为存储安全联合测试行动组(JTAG)系统的认证结果的保留逻辑；电力管理单元，被配置为管理供应给多处理器和调试控制器的电力。电力管理单元可响应于调试请求信号将调试端口和保留逻辑改变到活动电力域。
附图说明
上面和其他的对象与特征将通过参照下图的以下描述变得清楚，其中，除非另外指明，否则贯穿各图，相同的参考标号表示相同的部分，其中：
图1是示出根据本公开的示例性实施例的片上系统(SoC)的配置的框图；
图2是示出根据本公开的示例性实施例的图1中所示的片上系统的操作的信号序列图；
图3是示出根据本公开的示例性实施例的片上系统的配置的框图；
图4是示出根据本公开的示例性实施例的用于执行图3中所示的片上系统的安全调试操作的调试系统的配置的框图；
图5是示出根据本公开的示例性实施例的图4中所示的安全联合测试行动组系统的调试认证方法的信号序列图；
图6是示出根据本公开的示例性实施例的片上系统的配置的框图；
图7是示出根据本公开的示例性实施例的图6中所示的安全联合测试行动组系统的详细配置的框图；
图8是示出根据本公开的示例性实施例的图6中所示的片上系统的操作方法的流程图；
图9是示出根据本公开的示例性实施例的片上系统的配置的框图；
图10是示出根据本公开的示例性实施例的图9中所示的保留逻辑的详细配置的电路图；
图11是示出根据本公开的示例性实施例的图10中所示的保留逻辑的操作方法的框图；
图12是示出根据本公开的示例性实施例的图9中所示的片上系统的操作方法的流程图；
图13是示出根据本公开的示例性实施例的包括片上系统的移动装置的框图；
图14是示出根据本公开的示例性实施例的包括片上系统的示意性计算机系统的框图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例，以便本公开所属领域的技术人员可容易地实现它们。
一种片上系统(SoC)和调试操作。
图1是示出根据本公开的示例性实施例的片上系统(SoC)的配置的框图。参照图1，片上系统100可包括：多处理器单元110、电力管理单元120和调试控制单元130。在图1中，片上系统100可为应用处理器(AP)。
多处理器单元110可包括异构处理器，例如，AP、调制解调器、全球导航卫星系统(GNSS)、数字信号处理器(DSP)等。在图1中，本公开的示例性实施例被例示为：第一处理器111为AP，第二处理器112为调制解调器。
电力管理单元120可针对多处理器单元110和调试控制单元130执行电力管理操作。在此，电力管理操作可表示控制供应到特定电路或装置的电力的操作。例如，电力管理单元120可使用功率晶体管通过功率门控(power-gating)来针对调试控制单元130执行电力管理操作。
电力管理单元120可响应于调试请求信号(DRS)，针对调试控制单元130执行电力管理操作。电力管理单元120可通过调试控制单元130从调试器150接收DRS。在接收DRS前，电力管理单元120可保持调试控制单元130断电。如果接收到DRS，则电力管理单元120可将电力供应给调试控制单元130来执行调试操作。
调试控制单元130可通过联合测试行动组系统接口从调试器150(或调试工具)接收DRS。调试控制单元130可包括接收DRS的电路(在下文中称为‘DRS电路’)。
如在图1中所示，调试控制单元130可通过多个引脚接收联合测试行动组信号。测试数据输入(TDI)信号可通过TDI引脚被输入到调试控制单元130。此外，测试时钟(TCK)信号、测试复位(TRST)信号和测试模式选择(TMS)信号可分别通过TCK引脚、TRST引脚和TMS引脚被输入到调试控制单元130。由调试控制单元130处理的测试数据输出(TDO)信号可通过TDO引脚被输出到调试器150。
再参照图1，片上系统100可被分为多个电力域。第一处理器111可在第一电力域PWD1中操作，第二处理器112可在第二电力域PWD2中操作。电力管理单元120可在第三电力域PWD3中操作，调试控制单元130可在第四电力域PWD4中操作。
例如，电力管理单元120的PWD3可为活动电力域。在此，活动电力域可表示始终被维持在作为电唤醒状态的上电状态的域。可通过包括安全认证、安全调试和在此描述的其他操作的不同操作持续地维持活动电力域的上电状态。调试控制单元130的PWD4可为调试电力域。在此，调试电力域可表示仅对于调试操作处于上电状态的域。当片上系统100被改变为低功率模式时，片上系统100可在活动电力域中持续供应电力，但可停止在调试电力域中供应的电力。
图2是示出根据本公开的示例性实施例的图1中所示的片上系统的操作的信号序列图。参照图1和图2，在步骤S110中，调试控制单元130可从调试器150接收DRS。调试控制单元130的DRS电路可始终从调试器150接收DRS。在步骤S120中，调试控制单元130可将DRS发送到电力管理单元120。
电力管理单元120可响应于DRS解除调试控制单元130的断电。在步骤S130中，电力管理单元120可将调试控制单元130改变到调试电力域。在步骤S140中，在调试电力域中的调试控制单元130可将控制信号CTRL提供给电力管理单元120。在步骤S150中，电力管理单元120可响应于控制信号CTRL，解除对应的处理器(例如，第一处理器111)的断电。在步骤S160中，调试控制单元130可针对被解除了断电的第一处理器111执行调试操作。
再参照图1，多个处理器(诸如，AP、调制解调器、GNSS)可被集成入一个片上系统100。需要用于保护此片上系统的重要信息的安全技术。此外，执行用于检验被集成入片上系统的处理器的功能的调试操作变得越来越重要。片上系统100可执行安全调试操作以仅使用认证的调试器150。在下文中，将给出图1中所示的片上系统100的安全调试操作的描述。
包括安全联合测试行动组系统的片上系统的安全调试操作。
图3是示出根据本公开的示例性实施例的片上系统的配置的框图。图3中所示的片上系统200可执行安全调试操作。片上系统200可包括用于安全调试操作的安全联合测试行动组系统232。参照图3，片上系统200可包括多处理器单元210、电力管理单元220和调试控制单元230。
多处理器单元210可包括多个处理器211-21N。211-21N可包括AP、调制解调器、GNSS、DSP等。处理器211-21N中的每个处理器可包括用于安全调试操作的调试访问端口(DBG)。处理器211-21N中的每个处理器可通过用于安全调试操作的总线与调试控制单元230连接。
电力管理单元220可针对多处理器单元210和调试控制单元230执行电力管理操作。电力管理单元220可响应于DRS针对调试控制单元230执行电力管理操作。例如，电力管理单元220可响应于DRS使调试控制单元230处于活动电力域中。
调试控制单元230可包括调试端口231和安全联合测试行动组系统232。调试端口231可从调试器250接收DRS。调试端口231可将接收的DRS发送到电力管理单元220。调试控制单元230可在电力管理单元220的控制下改变到活动电力域。
图4是示出根据本公开的示例性实施例的用于执行图3中所示的片上系统的安全调试操作的调试系统的配置的框图。图4中所示的调试系统可执行安全调试操作。参照图4，调试系统可包括调试控制单元230、调试器250和响应服务器260。调试控制单元230可包括调试端口231和安全联合测试行动组系统232。在图4中，本公开的一个示例性实施例被例示为：响应服务器260独立于调试器250。然而，本公开的范围和精神可不限于此。例如，响应服务器260可被包括在调试器250中。
安全联合测试行动组系统232可执行安全调试操作。换句话说，安全联合测试行动组系统232可执行调试认证并可控制调试器250针对对应的处理器执行安全调试操作。安全联合测试行动组系统232的调试认证方法可包括密码认证方法和质询-响应(challenge-response)认证方法。质询-响应认证方法可使用公钥密码系统。
图5是示出根据本公开的示例性实施例的图4中所示的安全联合测试行动组系统的调试认证方法的信号序列图。
首先，在步骤S210中，调试器250可将针对装置ID的请求发送到安全联合测试行动组系统232。在步骤S212中，安全联合测试行动组系统232可响应于针对装置ID的请求将装置ID发送到调试器250。在步骤S220中，调试器250可使用安全认证方法访问响应服务器260并可将待调试的装置的装置ID发送到响应服务器260。在步骤S222中，响应服务器260可将用于请求与装置ID对应的装置的请求信息发送到调试器250。
在步骤S230中，调试器250可使用从响应服务器260接收的请求信息将用于启动认证的请求发送到安全联合测试行动组系统232。在步骤S232中，安全联合测试行动组系统232可验证接收的请求是否是从授权的调试器250接收的，并可向调试器250发送质询。在此，质询可为随机值。
安全联合测试行动组系统232可验证调试器250的请求。换句话说，安全联合测试行动组系统232可具有用于验证调试器250的请求的利用硬件、软件或固件而实施的验证装置。如果调试器250的请求为响应服务器260的公钥，则安全联合测试行动组系统232可具有该公钥的证书。如果请求为域参数，则安全联合测试行动组系统232可具有用于校验完整性的哈希码。
再参照图5，在步骤S240中，调试器250可生成关于访问装置的权利的访问控制信息，并可将质询和访问控制信息发送到响应服务器260。在步骤S242中，响应服务器260可验证由调试器250请求的访问控制是否被授权，如果是则可生成响应，并可将生成的响应发送到调试器250。如果调试器250请求未授权的访问控制，则响应服务器260可拒绝响应的生成。
在步骤S250中，调试器250可将从响应服务器260接收的响应和访问控制信息发送到安全联合测试行动组系统232。安全联合测试行动组系统232可验证接收的响应是否从响应服务器260生成。如果确定接收的响应从响应服务器260生成，则安全联合测试行动组系统232可向调试器250发送应答信号。安全联合测试行动组系统232可分配与访问控制对应的权利。同时，如果确定接收的响应不是从响应服务器260生成，则安全联合测试行动组系统232可停止调试认证协议。
在步骤S260中，响应于从安全联合测试行动组系统232接收到应答信号，调试器250可访问装置(例如，图3的第一处理器211)并可执行安全调试操作。如果安全调试操作结束，则在步骤S262中，安全联合测试行动组系统232可将访问关闭的信号发送到调试器250。
在图4中所示的调试系统中，安全联合测试行动组系统232可通过质询-响应方法认证调试器250。此外，安全联合测试行动组系统232可通过根据访问控制信息针对装置(例如，第一处理器211)授权对联合测试行动组系统的访问，来提供将更安全的调试环境。如此，在包括安全联合测试行动组系统232的片上系统200中，仅认证的用户可执行安全调试操作。
再参照图3，片上系统200可针对安全调试操作将调试控制单元230改变到活动电力域。尽管片上系统200在活动电力域中在低功率模式下操作，但是电力管理单元220可将活动电力(alive power)供应给调试控制单元230。
包括安全联合测试行动组系统232的调试控制单元230可针对安全调试操作而处于调试电力域中。电力管理单元220可不将活动电力供应给电力控制单元230，以减少调试电力域中的功耗。因为电力管理单元220不将活动电力供应给调试控制单元230，所以当片上系统被改变为低功率模式时调试控制单元230可断电并可丢失认证的值或结果。因此在低功率模式期间，使用在调试电力域中操作的安全联合测试行动组系统的片上系统可无法正常地执行安全调试操作。
同时，图3中所示的片上系统200可针对安全调试操作将调试控制单元230改变到活动电力域。电力管理单元220可将活动电力提供给在活动电力域中的调试控制单元230。在低功率模式下，图3中所示的片上系统200可安全地执行安全调试操作而不丢失用户认证信息。换句话说，图3中所示的片上系统200可通过将活动电力供应给用户认证所必要的模块来在低功率模式下安全地执行安全调试操作。
图6是示出根据本公开的示例性实施例的片上系统的配置的框图。参照图6，片上系统300可包括多处理器单元310、电力管理单元320和调试控制单元330。
多处理器单元310可包括多个处理器311至31N。多个处理器311至31N中的每个处理器可包括用于调试操作的调试访问端口(DBG)。电力管理单元320可针对多处理器单元310和调试控制单元330执行电力管理操作。
调试控制单元330可包括调试端口331和安全联合测试行动组系统332。在执行调试认证后，安全联合测试行动组系统332可控制调试器350执行安全调试操作。安全联合测试行动组系统332可包括用于存储调试认证结果的保留逻辑336。保留逻辑336可从电力管理单元320接收单独的电力PWR。在此，电力PWR可为始终处于上电状态的常开启电力(always-on-power)或者在低功率模式下保持上电状态的活动电力。
图7是示出根据本公开的示例性实施例的图6中所示的安全联合测试行动组系统的详细配置的框图。参照图7，安全联合测试行动组系统332可包括协议控制器333、加密基元(cryptographic primitive)334、随机数生成器335和保留逻辑336。在调试认证完成后，安全联合测试行动组系统332可控制图6的调试器350来针对对应的处理器执行安全调试操作。
协议控制器333可控制调试认证协议。在此，调试认证协议可利用图5中所示的质询-响应认证协议来实施。加密基元334可被实施为执行哈希或公钥密码系统。加密基元334可通过使用作为种子值的随机数来生成质询。随机数生成器335可生成用于生成质询的作为种子值的随机数。
保留逻辑336可接收电力PWR并可存储当继续进行认证协议时生成的中间值或认证结果。在安全调试操作期间，保留逻辑336可从图6的电力管理单元320接收常开启电力或者活动电力并可保持上电状态。保留逻辑336可从图6的片上系统300的外部接收常开启电力。
保留逻辑336可根据从调试器350接收的访问控制信息生成用于控制对图6的多个处理器311至31N中的每个处理器的访问的访问控制信号。保留逻辑336可激活或者不激活对多个处理器311至31N中的每个处理器的联合测试行动组系统访问。
在低功率模式下，图6中所示的片上系统300可安全地维持认证信息或调试认证结果。因此，片上系统300可在低功率模式下连续地执行安全调试操作。换句话说，图6中所示的片上系统300可通过将单独的电力PWR提供给安全联合测试行动组系统332的存储认证结果的保留逻辑336，在低功率模式下安全地执行安全调试操作。
图8是示出根据本公开的示例性实施例的图6中所示的片上系统的操作方法的流程图。参照图8，在步骤S310中，图6的片上系统300可从图6的调试器350接收调试请求信号(DRS)。在步骤S320中，片上系统300可响应于DRS，将常开启电力施加到图6的安全联合测试行动组系统332的保留逻辑336。在此，为了维持用于安全调试操作的上电状态，片上系统300可将活动电力(而不是常开启电力)施加到保留逻辑336。在步骤S330中，在执行调试认证后，片上系统300可执行安全调试操作。
如果由安全联合测试行动组系统332消耗的功率增加，则图6中所示的片上系统300可仅将电力PWR供应给存储认证信息的保留逻辑而不将活动电力供应给安全联合测试行动组系统332的整个块，从而减少功耗。图6中所示的片上系统300可安全地维持用于安全调试操作的认证信息并可减少不必要的功耗。
图9是示出根据本公开的示例性实施例的片上系统的配置的框图。参照图9，片上系统400可包括多处理器单元410、电力管理单元420和调试控制单元430。
多处理器单元410可包括多个处理器411至41N。电力管理单元420可针对多处理器单元410和调试控制单元430执行电力管理操作。调试控制单元430可包括调试端口431、安全联合测试行动组系统432和保留逻辑436。参照图9，保留逻辑436可位于安全联合测试行动组系统432的外部。
图9中所示的片上系统400可仅将包括在调试控制单元430中的调试端口431和保留逻辑436改变到用于调试操作的活动电力域。在图9中，阴影部分指示活动电力域437。
在安全调试操作时，电力管理单元420可将活动电力提供给调试端口431和保留逻辑436。图9中所示的片上系统400可在低功率模式下安全地维持用户认证信息，从而连续地执行安全调试操作。
此外，图9中所示的片上系统400可包括互相独立的安全联合测试行动组系统432和保留逻辑436，并可将活动电力仅供应给保留逻辑436。因此，如果由安全联合测试行动组系统432消耗的功率增加，则图9中所示的片上系统400可将活动电力仅供应给存储认证信息的保留逻辑436，从而减少功耗。
图10是示出根据本公开的示例性实施例的图9中所示的保留逻辑的详细配置的电路图。参照图10，保留逻辑436可包括锁存电路437和选择电路438。锁存电路437可响应于调试使能信号DBG_EN存储认证结果。选择电路438可选择性地提供认证结果。根据选择信号SEL，选择电路438可选择性地将认证结果或者复位信号RST提供给对应的处理器。
图11是示出根据本公开的示例性实施例的图10中所示的保留逻辑的操作方法的框图。参照图11，保留逻辑436可从安全联合测试行动组系统432接收调试使能信号DBG_EN。
保留逻辑436可响应于调试使能信号DBG_EN来存储认证结果，并可将联合测试行动组信号J_SGL提供给每个处理器。例如，保留逻辑436可将第一联合测试行动组信号J_SGL1提供给第一处理器411，可将第二联合测试行动组信号J_SGL2提供给第二处理器412，可将第n联合测试行动组信号J_SGLn提供给第n处理器41N。第一至第N处理器411至41N中的每个处理器可响应于联合测试行动组信号J_SGL执行安全调试操作。
图12是示出根据本公开的示例性实施例的图9中所示的片上系统的操作方法的流程图。参照图12，在步骤S410中，图9的片上系统400可从图9的调试器450接收调试请求信号(DRS)。在步骤S420中，片上系统400可响应于DRS将图9的调试端口431和保留逻辑436改变到活动电力域。在步骤S430中，在执行调试认证后，片上系统400可执行安全调试操作。
如果由图9的安全联合测试行动组系统432消耗的功率增加，则图9中所示的片上系统400可仅将存储认证信息的保留逻辑436改变到活动电力域，而不将安全联合测试行动组系统432的整个块改变到活动电力域，从而减少功耗。
应用示例
图13是示出根据本公开的示例性实施例的包括片上系统的移动装置的框图。参照图13，根据本公开的示例性实施例的便携终端1000可包括图像处理单元1100、无线发送与接收单元、音频处理单元、图像文件生成单元1400、静态随机存取存储器(SRAM)1500、用户接口1600和控制器1700。
图像处理单元1100可包括镜头1110、图像传感器1120、图像处理器1130和显示单元1140。无线发送与接收单元可包括天线1210、收发机1220和调制解调器1230。音频处理单元可包括音频处理器1310、麦克风1320和扬声器1330。
便携终端1000可包括各种类型的半导体装置。具体地说，执行控制器1700的功能的片上系统可需要低功率和高性能。此外，片上系统可校验集成入片上系统的多个系统的功能，并可执行仅由认证的用户使用的安全调试操作。
如果由安全联合测试行动组系统消耗的功率增加，则片上系统可仅将活动电力供应给存储认证信息的保留逻辑，而不将活动电力供应给安全联合测试行动组系统的整个块，从而减少功耗。
图14是示出根据本公开的示例性实施例的包括片上系统的示意性计算机系统的框图。参照图14，计算机系统2000可包括非易失性存储器(NVM)2010、中央处理器(CPU)2020、电连接到系统总线2060的RAM 2030。计算机系统2000可包括电连接到系统总线2060的用户接口2040和调制解调器2050(诸如，基带芯片组)。
如果根据本公开的示例性实施例的算机系统2000是移动装置，则计算机系统2000可另外包括用于供应计算机系统2000的操作电压的电池(未示出)。尽管未示出，但是对本领域的技术人员而言显而易见，根据本公开的示例性实施例的计算机系统2000还可包括应用芯片组、相机图像处理器(CIS)、移动动态RAM(DRAM)等。
在此，可利用与上述片上系统的组件中的至少一个相同的组件来实施CPU 2020。换句话说，如果由安全联合测试行动组系统消耗的功率增加，则CPU 2020可仅将活动电力供应给存储认证信息的保留逻辑，而不将活动电力供应给安全联合测试行动组系统的整个块，从而减少功耗。
可使用各种类型的封装来安装根据本公开的示例性实施例的存储器系统或存储装置。可使用诸如以下封装来安装根据本公开的示例性实施例的存储器系统或存储装置：堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、裸片格栅封装、裸片级晶圆形式、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、收缩型小外形封装(SSOP)、薄型小外形(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和晶圆级处理堆叠封装(WSP)。
根据本公开的示例性实施例的片上系统可在低功率模式下执行调试操作而不丢失用户认证信息。
此外，如果由安全联合测试行动组系统消耗的功率增加，则根据本公开的示例性实施例的SoC可仅将活动电力提供给存储认证信息的保留逻辑，而不将活动电力提供给安全联合测试行动组系统的整个块，从而减少功耗。
尽管已参照示例性实施例描述本公开，对本领域的技术人员而言将显而易见的是，可在不脱离本公开的精神和范围的情况下做出各种改变和修改。因此，应当理解，上面的实施例不是限制，而是说明。

Claims (24)

1.一种用于包括多个处理器的片上系统(SoC)的安全调试方法，所述安全调试方法包括：
接收调试请求信号；
响应于调试请求信号，将片上系统的安全联合测试行动组(JTAG)系统改变到活动电力域；
在安全联合测试行动组系统中执行安全认证并根据安全认证结果执行安全调试操作。
2.如权利要求1所述的安全调试方法，其中，片上系统包括：
多处理器，包括所述多个处理器；
调试控制器，包括接收调试请求信号的调试端口和安全联合测试行动组系统；
电力管理单元，被配置为管理供应给多处理器和调试控制器的电力，
其中，电力管理单元响应于调试请求信号将调试控制器改变到活动电力域。
3.如权利要求2所述的安全调试方法，其中，安全联合测试行动组系统包括：
保留逻辑，被配置为存储调试认证结果。
4.如权利要求3所述的安全调试方法，其中，保留逻辑在片上系统的低功率模式期间维持调试认证结果。
5.如权利要求3所述的方法，其中，保留逻辑将用于执行安全调试操作的联合测试行动组信号提供给包括在多处理器中的所述多个处理器中的每个处理器。
6.一种用于片上系统(SoC)的安全调试方法，所述片上系统包括具有多个处理器的多处理器、包括用于存储安全联合测试行动组(JTAG)系统的认证结果的保留逻辑的调试控制器、以及被配置为管理供应给多处理器和调试控制器的电力的电力管理单元，所述安全调试方法包括：
接收调试请求信号；
响应于调试请求信号，将保留逻辑改变到活动电力域；
在安全联合测试行动组系统中执行安全认证并根据安全认证结果执行安全调试操作。
7.如权利要求6所述的安全调试方法，其中，调试控制器还包括接收调试请求信号的调试端口，
其中，电力管理单元将保留逻辑和调试端口改变到活动电力域。
8.如权利要求7所述的安全调试方法，其中，保留逻辑位于安全联合测试行动组系统的外部。
9.如权利要求7所述的安全调试方法，其中，将存储在保留逻辑中的认证结果提供给包括在多处理器中的所述多个处理器中的每个处理器。
10.如权利要求7所述的安全调试方法，其中，保留逻辑位于安全联合测试行动组系统的内部。
11.如权利要求10所述的安全调试方法，其中，电力管理单元响应于调试请求信号将活动电力供应给保留逻辑。
12.如权利要求6所述的安全调试方法，其中，根据安全认证结果执行安全调试操作的步骤包括：
解除由安全联合测试行动组系统认证的处理器的断电；
执行安全调试操作。
13.一种片上系统(SoC)，包括：
多处理器，包括多个处理器；
调试控制器，包括调试端口和被配置为存储安全联合测试行动组(JTAG)系统的认证结果的保留逻辑；
电力管理单元，被配置为管理供应给多处理器和调试控制器的电力，
其中，电力管理单元响应于调试请求信号将调试端口和保留逻辑改变到活动电力域。
14.如权利要求13所述的片上系统，其中，调试控制器在安全联合测试行动组系统中执行安全认证，将认证结果存储到保留逻辑中，并根据保留逻辑的认证结果执行安全调试操作。
15.如权利要求13所述的片上系统，其中，保留逻辑位于安全联合测试行动组系统的外部。
16.如权利要求15所述的片上系统，其中，保留逻辑包括：
锁存电路，被配置为存储安全联合测试行动组系统的认证结果；
选择电路，被配置为将认证结果选择性地提供给多处理器。
17.如权利要求13所述的片上系统，其中，安全联合测试行动组系统包括保留逻辑。
18.如权利要求17所述的片上系统，其中，电力管理单元将电力提供给活动电力状态下的保留逻辑。
19.如权利要求13所述的片上系统，其中，保留逻辑在低功率模式期间维持认证结果。
20.如权利要求13所述的片上系统，其中，片上系统在移动装置中被实施。
21.一种片上系统(SoC)，包括：
多处理器，包括多个处理器；
调试端口，接收调试请求信号；
保留逻辑，被配置为存储安全联合测试行动组(JTAG)系统的认证结果，
其中，片上系统通过包括响应于接收到调试请求信号将调试端口和保留逻辑改变到活动电力域的操作，来管理供应给多处理器、调试端口和保留逻辑的电力。
22.如权利要求21所述的片上系统，
其中，片上系统在安全联合测试行动组系统中执行安全认证，将安全认证的验证结果存储到保留逻辑中，并根据保留逻辑中的认证结果执行安全调试操作。
23.如权利要求21所述的片上系统，其中，保留逻辑位于安全联合测试行动组系统的外部。
24.如权利要求21所述的片上系统，其中，片上系统在移动装置中被实施。
CN201610982029.3A 2015-11-13 2016-11-08 片上系统和安全调试方法 Active CN106708673B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0159791 2015-11-13
KR1020150159791A KR102415388B1 (ko) 2015-11-13 2015-11-13 시스템 온 칩 및 그것의 보안 디버깅 방법

Publications (2)

Publication Number Publication Date
CN106708673A true CN106708673A (zh) 2017-05-24
CN106708673B CN106708673B (zh) 2020-12-29

Family

ID=58640200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610982029.3A Active CN106708673B (zh) 2015-11-13 2016-11-08 片上系统和安全调试方法

Country Status (5)

Country Link
US (1) US10012693B2 (zh)
KR (1) KR102415388B1 (zh)
CN (1) CN106708673B (zh)
DE (1) DE102016120172A1 (zh)
TW (1) TWI716480B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111901117A (zh) * 2019-05-06 2020-11-06 深圳大普微电子科技有限公司 基于jtag接口的安全认证方法及系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109002416B (zh) * 2018-06-26 2022-03-22 北京中电华大电子设计有限责任公司 一种支持芯片低功耗调试的仿真器及方法
US11847006B2 (en) * 2020-01-02 2023-12-19 Texas Instruments Incorporated Integrated circuit with debugger and arbitration interface
US11443071B2 (en) * 2020-02-13 2022-09-13 SiFive, Inc. Secure debug architecture
CN111289885B (zh) * 2020-03-06 2022-06-03 湖南国科微电子股份有限公司 一种芯片上电死机的调试系统及方法
US11487683B2 (en) * 2020-04-15 2022-11-01 AyDeeKay LLC Seamlessly integrated microcontroller chip
TWI818221B (zh) * 2020-12-31 2023-10-11 新唐科技股份有限公司 可認證晶片外部除錯功能韌體程式與除錯使用者的晶片與方法
CN112904182B (zh) * 2021-01-28 2021-12-07 无锡众星微系统技术有限公司 测试模式进入控制方法
CN115220978B (zh) * 2022-09-19 2023-02-03 瀚博半导体(上海)有限公司 包括在线调试模式的芯片启动方法和装置、芯片和设备
FR3142576A1 (fr) * 2022-11-30 2024-05-31 Stmicroelectronics International N.V. Interface de dispositif hôte pour une authentification de débogage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395584A (zh) * 2006-03-08 2009-03-25 高通股份有限公司 Jtag功率降级调试
US20090202068A1 (en) * 2008-02-07 2009-08-13 Amjad Qureshi Media security through hardware-resident proprietary key generation
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
CN101840368A (zh) * 2010-03-26 2010-09-22 中国科学院计算技术研究所 多核处理器的jtag实时片上调试方法及其系统
US20150052410A1 (en) * 2013-08-14 2015-02-19 Samsung Electronics Co., Ltd. System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084993A (ja) 2001-09-10 2003-03-20 Seiko Epson Corp フラッシュメモリを備える処理装置およびデバッグ装置
JP2006011987A (ja) 2004-06-28 2006-01-12 Ricoh Co Ltd デバックシステム及びそのデバック方法
US7552360B2 (en) * 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
US7558984B2 (en) 2005-04-27 2009-07-07 Texas Instruments Incorporated Apparatus and method for test and debug of a processor/core having advanced power management
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
TW200933176A (en) * 2008-01-30 2009-08-01 Univ Nat Taipei Technology Malfunction monitoring method of power network and system thereof
KR101502032B1 (ko) 2008-03-06 2015-03-12 삼성전자주식회사 보안 기능을 갖는 프로세서 장치
US9002014B2 (en) * 2008-05-24 2015-04-07 Via Technologies, Inc. On-die cryptographic apparatus in a secure microprocessor
KR101554326B1 (ko) * 2009-05-21 2015-09-18 삼성전자주식회사 저장 장치 및 그것의 동작 방법
EP2977941B1 (en) * 2009-07-10 2022-11-16 BlackBerry Limited System and method for managing electronic assets
KR20110068498A (ko) 2009-12-16 2011-06-22 한국전자통신연구원 데이터 보호를 위한 보안모듈의 디버깅 방법
KR101641108B1 (ko) 2010-04-30 2016-07-20 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
US8365132B2 (en) 2010-06-24 2013-01-29 Chih-Neng Hsu Hierarchial power map for low power design
US8601315B2 (en) 2010-11-01 2013-12-03 Freescale Semiconductor, Inc. Debugger recovery on exit from low power mode
US8402314B2 (en) * 2010-12-09 2013-03-19 Apple Inc. Debug registers for halting processor cores after reset or power off
US20130031419A1 (en) * 2011-07-28 2013-01-31 International Business Machines Corporation Collecting Debug Data in a Secure Chip Implementation
US20130179701A1 (en) 2012-01-10 2013-07-11 Texas Instruments Incorporated Separate debug power management
US9953166B2 (en) * 2013-07-04 2018-04-24 Microsemi SoC Corporation Method for securely booting target processor in target system using a secure root of trust to verify a returned message authentication code recreated by the target processor
US9262293B2 (en) 2013-09-16 2016-02-16 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
KR102228454B1 (ko) * 2014-02-24 2021-03-16 삼성전자주식회사 보안 디버깅 회로를 갖는 디바이스 및 그것에 대한 디버깅 방법
KR102251812B1 (ko) * 2015-01-26 2021-05-13 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
US9810736B2 (en) * 2015-12-17 2017-11-07 Raytheon Company System and apparatus for trusted and secure test ports of integrated circuit devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395584A (zh) * 2006-03-08 2009-03-25 高通股份有限公司 Jtag功率降级调试
US20090202068A1 (en) * 2008-02-07 2009-08-13 Amjad Qureshi Media security through hardware-resident proprietary key generation
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
CN101840368A (zh) * 2010-03-26 2010-09-22 中国科学院计算技术研究所 多核处理器的jtag实时片上调试方法及其系统
US20150052410A1 (en) * 2013-08-14 2015-02-19 Samsung Electronics Co., Ltd. System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111901117A (zh) * 2019-05-06 2020-11-06 深圳大普微电子科技有限公司 基于jtag接口的安全认证方法及系统

Also Published As

Publication number Publication date
US10012693B2 (en) 2018-07-03
CN106708673B (zh) 2020-12-29
TW201723921A (zh) 2017-07-01
TWI716480B (zh) 2021-01-21
DE102016120172A1 (de) 2017-05-18
KR20170056778A (ko) 2017-05-24
KR102415388B1 (ko) 2022-07-01
US20170139008A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
CN106708673A (zh) 片上系统和安全调试方法
US20190158461A1 (en) Attestation device custody transfer protocol
TWI488477B (zh) 使用實體不可複製功能以電子式保護電子裝置方法與系統
US8769355B2 (en) Using built-in self test for preventing side channel security attacks on multi-processor systems
US20170180341A1 (en) Simplified sensor integrity
US20190334882A1 (en) Secure Distribution of Secret Key Using a Monotonic Counter
CN107408192A (zh) 保护存储器
TW201516682A (zh) 於持續性記憶體中之資料儲存的技術
US9952278B2 (en) Remote test management of digital logic circuits
CN107103211B (zh) Sdk发送、应用发布、应用运行方法及装置
US11329811B1 (en) Quantum-based security for hardware devices
Tajik et al. Emission analysis of hardware implementations
CN107077568A (zh) 对称密钥和信任链
US20210319138A1 (en) Utilizing logic and serial number to provide persistent unique platform secret for generation of soc root keys
KR20220149622A (ko) 집적 회로를 위한 장치, 시스템 및 방법
US20220035956A1 (en) Password-based access control for programmable logic devices
Panić et al. TNODE: A low power sensor node processor for secure wireless networks
CN110362330A (zh) 应用程序更新方法、装置、终端及存储介质
KR102251812B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법
Hopkins et al. Ensuring data integrity via ICmetrics based security infrastructure
Kumar et al. PUF-based secure test wrapper for SoC testing
US20210110042A1 (en) Mechanism to update attested firmware on a platform
US20220197982A1 (en) Hardware-Based Obfuscation of Digital Data
CN205051726U (zh) 互联网移动终端的内置式安全管控装置及互联网移动终端
EP4320511A1 (en) Secure pseudo-random number generator (prng) reseeding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant