TWI716480B - 系統晶片以及安全偵錯方法 - Google Patents

系統晶片以及安全偵錯方法 Download PDF

Info

Publication number
TWI716480B
TWI716480B TW105134886A TW105134886A TWI716480B TW I716480 B TWI716480 B TW I716480B TW 105134886 A TW105134886 A TW 105134886A TW 105134886 A TW105134886 A TW 105134886A TW I716480 B TWI716480 B TW I716480B
Authority
TW
Taiwan
Prior art keywords
debug
security
chip
joint test
safety
Prior art date
Application number
TW105134886A
Other languages
English (en)
Other versions
TW201723921A (zh
Inventor
林敏洙
李晟在
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201723921A publication Critical patent/TW201723921A/zh
Application granted granted Critical
Publication of TWI716480B publication Critical patent/TWI716480B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Software Systems (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本揭露提供一種系統晶片(SOC)。所述系統晶片包括： 多處理器，包括多個處理器；偵錯控制器，包括偵錯埠及用以儲存安全聯合測試工作群組系統的認證結果的保持邏輯；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯控制器的電力。所述電力管理單元因應於偵錯請求訊號而將所述偵錯埠及所述保持邏輯改變至活動電力域。

Description

系統晶片以及安全偵錯方法 [相關申請案的交叉參考]
本申請案基於35 U.S.C.§ 119主張於2015年11月13日在韓國智慧財產局提出申請的韓國專利申請案第10-2015-0159791號的優先權，所述韓國專利申請案的揭露內容併入本案供參考。
本揭露是有關於一種系統晶片(system on chip，SoC)。 更具體而言，本揭露是有關於一種包括安全聯合測試工作群組(joint test action group，JTAG)系統的系統晶片以及安全偵錯方法的態樣。
行動產品中的系統晶片(SoC)已變得日益複雜。舉例而言，行動電話可包括應用處理器(application processor，AP)、數據機、全球導航衛星系統(global navigation satellite system，GNSS)、無線保真(wireless-fidelity，Wi-Fi)裝置、藍芽裝置、及多個其他積體系統。偵錯以驗證積體系統晶片及行動產品的功能已變得十分重要。
系統晶片實行安全偵錯操作。僅經過認證的使用者可實 行所述偵錯，以保護系統及使用者的重要安全資料。可藉由安全聯合測試工作群組系統來實行系統晶片的安全偵錯操作。包括安全聯合測試工作群組系統的系統晶片可儲存所述安全偵錯操作的偵錯認證資訊或偵錯認證結果。然而，若系統晶片處於低電力模式，則終止向系統晶片供應電力，因而可使得重要的偵錯認證資訊或重要的偵錯認證結果丟失。因此，所述系統晶片可能無法在低電力模式中實行持續的安全偵錯操作。
本揭露的實施例提供一種用於在低電力模式中安全地維持偵錯資訊並實行持續的安全偵錯操作的系統晶片(SoC)。
本揭露實施例的一個態樣是一種用於包括多個處理器的系統晶片(SoC)的安全偵錯方法。所述方法可包括：接收偵錯請求訊號；因應於所述偵錯請求訊號而將所述系統晶片的安全聯合測試工作群組系統(JTAG)改變至活動電力域；以及在所述安全聯合測試群組組系統中實行安全認證並根據認證結果實行安全偵錯操作。
在本文中，所述系統晶片可包括：多處理器，包括上述多個處理器；偵錯控制器，包括偵錯埠及所述安全聯合測試工作群組系統；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯控制器的電力。所述電力管理單元可因應於所述偵錯請求訊號而將所述偵錯控制器改變至所述活動電力域。
本揭露實施例的另一態樣是一種用於系統晶片(SoC)的 安全偵錯方法，所述系統晶片包括：多處理器，具有多個處理器；偵錯控制器，包括用於儲存安全聯合測試工作群組系統(JTAG)的認證結果的保持邏輯；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯控制器的電力。所述方法可包括：接收偵錯請求訊號；因應於所述偵錯請求訊號而將所述保持邏輯改變至活動電力域；以及在所述安全聯合測試工作群組系統中實行安全認證並根據認證結果實行安全偵錯操作。
本揭露實施例的又一態樣是一種系統晶片(SoC)。所述系統晶片可包括：多處理器，包括多個處理器；偵錯控制器，包括偵錯埠及保持邏輯，所述保持邏輯用以儲存安全聯合測試工作群組(JTAG)系統的認證結果；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯控制器的電力。所述電力管理單元可因應於偵錯請求訊號而將所述偵錯埠及所述保持邏輯改變至活動電力域。
100、200、300、400:系統晶片
110、210、310、410:多處理器單元
111:第一處理器
112:第二處理器
120、220、320、420:電力管理單元
130、230、330、430:偵錯控制單元
150、250、350、450:偵錯器
211、411:處理器/第一處理器
212~21N、311~31N:處理器
231、331、431:偵錯埠
232、332、432:安全聯合測試工作群組系統
260:響應伺服器
333:協定控制器
334:加密原語
335:隨機產生器
336、436:保持邏輯
412:第二處理器
41N:處理器/第N處理器
437:活動電力域/鎖存電路
438:選擇電路
1000:可攜式終端
1100:影像處理單元
1110:透鏡
1120:影像感測器
1130:影像處理器
1140:顯示單元
1210:天線
1220:收發器
1230、2050:數據機
1310:音訊處理器
1320:麥克風
1330:揚聲器
1400:影像檔案產生單元
1500:靜態隨機存取記憶體
1600、2040:使用者介面
1700:控制器
2000:電腦系統
2010:非揮發性記憶體
2020:中央處理單元
2030:隨機存取記憶體
2060:系統匯流排
CTRL:控制訊號
DBG_EN:偵錯賦能訊號
J_SGL:聯合測試工作群組訊號
J_SGL1:第一聯合測試工作群組訊號
J_SGL2:第二聯合測試工作群組訊號
J_SGLn:第n聯合測試工作群組訊號
PWD1:第一電力域
PWD2:第二電力域
PWD3:第三電力域
PWD4:第四電力域
PWR:電力
RST:重設訊號
S110、S120、S130、S140、S150、S160、S210、S212、S220、S222、S230、S232、S240、S242、S250、S252、S260、S262、S310、S320、S330、S410、S420、S430:步驟
SEL:選擇訊號
藉由參照下圖閱讀以下說明，以上及其他目標及特徵將變得顯而易見，其中除非另有規定，否則通篇各圖中相同的參考編號指代相同的部件，且在附圖中
圖1是說明根據本揭露示例性實施例的系統晶片(SoC)的配置的方塊圖。
圖2是說明根據本揭露示例性實施例的圖1中所示系統晶片的運作的訊號序列圖。
圖3是說明根據本揭露示例性實施例的系統晶片的配置的方塊圖。
圖4是說明根據本揭露示例性實施例的用於實行圖3中所示系統晶片的安全偵錯操作的偵錯系統的配置的方塊圖。
圖5是說明根據本揭露示例性實施例的圖4中所示安全聯合測試工作群組系統的偵錯認證方法的訊號序列圖。
圖6是說明根據本揭露示例性實施例的系統晶片的配置的方塊圖。
圖7是說明根據本揭露示例性實施例的圖6中所示安全聯合測試工作群組系統的詳細配置的方塊圖。
圖8是說明根據本揭露示例性實施例的圖6中所示系統晶片的運作方法的流程圖。
圖9是說明根據本揭露示例性實施例的系統晶片的配置的方塊圖。
圖10是說明根據本揭露示例性實施例的圖9中所示保持邏輯的詳細配置的電路圖。
圖11是說明根據本揭露示例性實施例的圖10中所示保持邏輯的運作方法的方塊圖。
圖12是說明根據本揭露示例性實施例的圖9中所示系統晶片的運作方法的流程圖。
圖13是說明根據本揭露示例性實施例的包括系統晶片的行動裝置的方塊圖。
圖14是說明根據本揭露示例性實施例的包括系統晶片的示意性電腦系統的方塊圖。
以下，將參照附圖詳細闡述本揭露的示例性實施例，以使所述示例性實施例可由熟習本揭露所屬技術者輕易地實踐。
系統晶片(SoC)及偵錯操作
圖1是說明根據本揭露示例性實施例的系統晶片(SoC)的配置的方塊圖。參照圖1，系統晶片100可包括多處理器單元110、電力管理單元120、及偵錯控制單元130。在圖1中，系統晶片100可為應用處理器(AP)。
多處理單元110可包括多種不同的處理器，例如，應用處理器、數據機、全球導航衛星系統(GNSS)、數位訊號處理器(digital signal processor，DSP)等。在圖1中，本揭露的示例性實施例被示例為第一處理器111為應用處理器且第二處理器112為數據機。
電力管理單元120可對多處理器單元110及偵錯控制單元130實行電力管理操作。在本文中，電力管理操作可參照為控制被供應至特定電路或裝置的電力的操作。舉例而言，電力管理單元120可藉由使用功率電晶體的功率閘控來對偵錯控制單元130實行電力管理操作。
電力管理單元120可因應於偵錯請求訊號(debugging request signal，DRS)而對偵錯控制單元130實行電力管理操作。 電力管理單元120可經由偵錯控制單元130自偵錯器150接收偵錯請求訊號。在接收到偵錯請求訊號之前，電力管理單元120可保持偵錯控制單元130斷電。若接收到偵錯請求訊號，則電力管理單元120可將電力供應至偵錯控制單元130以實行偵錯操作。
偵錯控制單元130可經由聯合測試工作群組系統介面而自偵錯器150(或偵錯工具)接收偵錯請求訊號。偵錯控制單元130可包括接收偵錯請求訊號的電路(以下稱為‘偵錯請求訊號電路’)。由於偵錯請求訊號電路應自偵錯器150接收偵錯請求訊號，因此偵錯請求訊號電路可被設計成始終在電力管理單元120的控制下接收電力。
偵錯控制單元130可如圖1中所示經由多個引腳接收聯合測試工作群組訊號。測試資料輸入(test data in，TDI)訊號可經由測試資料輸入引腳而輸入至偵錯控制單元130。另外，測試時脈(test clock，TCK)訊號、測試重設(test reset，TRST)訊號、及測試模式選擇(test mode select，TMS)訊號可分別經由測試時脈引腳、測試重設引腳、及測試模式選擇引腳而輸入至偵錯控制單元130。經偵錯控制單元130處理的測試資料輸出(test data out，TDO)訊號可經由測試資料輸出引腳而輸出至偵錯器150。
再次參照圖1，系統晶片100可被分類成多個電力域，第一處理器111可在第一電力域PWD1中運作，且第二處理器112可在第二電力域PWD2中運作。電力管理單元120可在第三電力域PWD3中運作，且偵錯控制單元130可在第四電力域PWD4中 運作。
舉例而言，電力管理單元120的PWD3可為活動電力域。 在本文中，活動電力域可參照為始終維持在處於通電狀態(即電性喚醒狀態)的區域。活動電力域的通電狀態可藉由不同的操作來持續不斷地維持，所述操作包括本文中所闡述的安全認證、安全偵錯、及其他操作。偵錯控制單元130的PWD4可為偵錯電力域。在本文中，偵錯電力域可參照為僅在偵錯操作時處於通電狀態的區域。當系統晶片100改變至低電力模式時，系統晶片100可在活動電力域中持續地供應電力，然而在偵錯電力域中可終止所供應的電力。
圖2是說明根據本揭露示例性實施例的圖1中所示系統晶片的運作的訊號序列圖。參照圖1及圖2，在步驟S110中，偵錯控制單元130可自偵錯器150接收偵錯請求訊號。由於始終接收電力，因此，偵錯控制單元130的偵錯請求訊號電路可始終自偵錯器150接收偵錯請求訊號。在步驟S120中，偵錯控制單元130可將偵錯請求訊號發送至電力管理單元120。
電力管理單元120可因應於偵錯請求訊號而對偵錯控制單元120解除斷電。在步驟S130中，電力管理單元120可將偵錯控制單元130改變至偵錯電力域。在步驟S140中，處於偵錯電力域中的偵錯控制單元130可將控制訊號CTRL提供至電力管理單元120。在步驟S150中，電力管理單元120可因應於控制訊號CTRL而對對應的處理器(例如，第一處理器111)解除斷電。在步驟 S160中，偵錯控制單元130可對已解除斷電的第一處理器111實行偵錯操作。
再次參照圖1，例如應用處理器、數據機、全球導航衛星系統等多個處理器可被整合於一個系統晶片100中。需要保護此系統晶片的重要資訊的安全技術。另外，實行用於檢查整合於系統晶片中的各處理器的功能的偵錯操作變得越來越重要。系統晶片100可實行安全偵錯操作以僅使用經過認證的偵錯器150。以下，將給出圖1中所示系統晶片100的安全偵錯操作的說明。 包括安全聯合測試工作群組系統的系統晶片的安全偵錯操作。
圖3是說明根據本揭露示例性實施例的系統晶片的配置的方塊圖。圖3中所示的系統晶片200可實行安全偵錯操作。系統晶片200可包括用於安全偵錯操作的安全聯合測試工作群組系統232。參照圖3，系統晶片200可包括多處理器單元210、電力管理單元220、及偵錯控制單元230。
多處理器單元210可包括多個處理器211-21N。211-21N可包括應用處理器、數據機、全球導航衛星系統、數位訊號處理器等。處理器211-21N中的每一者可包括用於安全偵錯操作的偵錯存取埠(debug access port，DBG)。處理器211-21N中的每一者可經由用於安全偵錯操作的匯流排與偵錯控制單元230連接。
電力管理單元220可對多處理器單元210及偵錯控制單元230實行電力管理操作。電力管理單元220可因應於偵錯請求訊號而對偵錯控制單元230實行電力管理操作。舉例而言，電力 管理單元220可因應於偵錯請求訊號而使偵錯控制單元230處於活動電力域中。
偵錯控制單元230可包括偵錯埠231及安全聯合測試工作群組系統232。偵錯埠231可自偵錯器250接收偵錯請求訊號。 偵錯埠231可將已接收到的偵錯請求訊號發送至電力管理單元220。偵錯控制單元230可在電力管理單元220的控制下改變至活動電力域。
圖4是說明根據本揭露示例性實施例的用於實行圖3中所示系統晶片的安全偵錯操作的偵錯系統的配置的方塊圖。圖4中所示的偵錯系統可實行安全偵錯操作。參照圖4，偵錯系統可包括偵錯控制單元230、偵錯器250、及響應伺服器260。偵錯控制單元230可包括偵錯埠231及安全聯合測試工作群組系統232。在圖4中，本揭露的示例性實施例被示例為響應伺服器260獨立於偵錯器250之外。然而，本揭露的範圍及精神可並非僅限於此。 舉例而言，響應伺服器260可包含於偵錯器250中。
安全聯合測試工作群組系統232可實行安全偵錯操作。 換言之，安全聯合測試工作群組系統232可實行偵錯認證且可控制偵錯器250對對應的處理器實行安全偵錯操作。安全聯合測試工作群組系統232的偵錯認證方法可包括密碼認證方法及挑戰-響應(challenge-response)認證方法。所述挑戰-響應認證方法可使用公開金匙密碼系統(public key cryptosystem)。
圖5是說明根據本揭露示例性實施例的圖4中所示安全 聯合測試工作群組系統的偵錯認證方法的訊號序列圖。
首先，在步驟S210中，偵錯器250可將對裝置識別碼(ID)的請求發送至安全聯合測試工作群組系統232。在步驟S212中，安全聯合測試工作群組系統232可因應於裝置ID的請求而將裝置ID發送至偵錯器250。在步驟S220中，偵錯器250可使用安全認證方法來存取響應伺服器260，且可將欲被偵錯的裝置的裝置ID發送至響應伺服器260。在步驟S222中，響應伺服器260可將用於請求與裝置ID對應的裝置的請求資訊發送至偵錯器250。
在步驟S230中，偵錯器250可利用自響應伺服器260接收的請求資訊而將開始認證的請求發送至安全聯合測試工作群組系統232。在步驟S232中，安全聯合測試工作群組系統232可驗證已接收到的請求是否是自經授權偵錯器250接收的，且可將挑戰發送至偵錯器250。在本文中，所述挑戰可為隨機值。
安全聯合測試工作群組系統232可驗證偵錯器250的請求。換言之，安全聯合測試工作群組系統232可具有由硬體、軟體、或韌體實作的驗證手段以用於驗證偵錯器250的請求。若偵錯器250的請求是響應伺服器260的公開金匙，則安全聯合測試工作群組系統232可具有針對所述公開金匙的憑證。若所述請求是區域參數，則安全聯合測試工作群組系統232可具有用於檢查完整性的散列碼(hash code)。
再次參照圖5，在步驟S240中，偵錯器250可產生關於存取裝置的權利的存取控制資訊且可將挑戰及存取控制資訊發送 至響應伺服器260。在步驟S242中，響應伺服器262可驗證由偵錯器250所請求的存取控制是否是經授權的，可產生響應，且可將所產生的響應發送至偵錯器250。若偵錯器250請求未經授權的存取控制，則響應伺服器260可拒絕產生響應。
在步驟S250中，偵錯器250可將自響應伺服器260接收的響應及存取控制資訊發送至安全聯合測試工作群組系統232。安全聯合測試工作群組系統232可驗證所接收到的響應是否是自響應伺服器260產生的。若確定所接收的響應是自響應伺服器260產生的，則安全聯合測試工作群組系統232可將確認訊號(acknowledge signal)發送至偵錯器250。安全聯合測試工作群組系統232可分配與存取控制對應的權利。同時，若確定所接收的響應不是自響應伺服器260產生的，則安全聯合測試工作群組系統232可終止偵錯認證協定。
自安全聯合測試工作群組系統232接收到確認訊號，在步驟S260中，偵錯器250可存取裝置(例如，圖3所示的第一處理器211)且可實行安全偵錯操作。若安全偵錯操作已結束，在步驟S262中，偵錯器250可發送偵錯器250的存取已終止的訊號。
在圖4中所示的偵錯系統中，安全聯合測試工作群組系統232可藉由挑戰-響應方法對偵錯器250進行認證。另外，安全聯合測試工作群組系統232可藉由根據存取控制資訊准許聯合測試組系統對裝置(例如，第一處理器211)進行存取來提供更安全的偵錯環境。如此一來，在包括安全聯合測試工作群組系統232 的系統晶片200中，僅經過認證的使用者可實行安全偵錯操作。
再次參照圖3，系統晶片200可將偵錯控制單元230改變至活動電力域以用於安全偵錯操作。儘管系統晶片200在活動電力域中以低電力模式運作，然而，電力管理單元220可將活動電力供應至偵錯控制單元230。
包括安全聯合測試工作群組系統232的偵錯控制單元230可處於用於安全偵錯操作的偵錯電力域中。電力管理單元220可能不會將活動電力供應至偵錯控制單元230，以降低偵錯電力域中的電力消耗。由於電力管理單元220不會將活動電力供應至偵錯控制單元230，因此當系統晶片改變至低電力模式時，偵錯控制單元230可能會斷電且可能丟失認證值或認證結果。因此，利用在偵錯電力域中運作的安全聯合測試工作群組系統的系統晶片可能無法在低電力模式期間正常地實行安全偵錯操作。
同時，圖3中所示的系統晶片200可將偵錯控制單元230改變至活動電力域以用於安全偵錯操作。電力管理單元220可將活動電力提供至處於活動電力域中的偵錯控制單元230。圖3中所示的系統晶片200可在低電力模式中安全地實行安全偵錯操作而不丟失使用者認證資訊。換言之，藉由將活動電力供應至使用者認證所必需的模組，圖3中所示的系統晶片200可在低電力模式中安全地實行安全偵錯操作。
圖6是說明根據本揭露示例性實施例的系統晶片的配置的方塊圖。參照圖6，系統晶片300可包括多處理器單元310、電 力管理單元320、及偵錯控制單元330。
多處理器單元310可包括多個處理器311至31N。所述多個處理器311至31N中的每一者可包括用於偵錯操作的偵錯存取埠(DBG)。電力管理單元320可對多處理器單元310及偵錯控制單元330實行電力管理操作。
偵錯控制單元330可包括偵錯埠331及安全聯合測試工作群組系統332。安全聯合測試工作群組系統332可控制偵錯器350以在實行偵錯認證之後實行安全偵錯操作。安全聯合測試工作群組系統332可包括用於儲存偵錯認證結果的保持邏輯336。保持邏輯336可自電力管理單元320接收單獨的電力PWR。在本文中，電力PWR可為始終處於通電狀態的始終導通電力(always-on-power)或在低電力模式中保持通電狀態的活動電力。
圖7是說明根據本揭露示例性實施例的圖6中所示安全聯合測試工作群組系統的詳細配置的方塊圖。參照圖7，安全聯合測試工作群組系統332可包括協定控制器333、加密原語(cryptographic primitive)334、及隨機產生器335、以及保持邏輯336。在完成偵錯認證之後，安全聯合測試工作群組系統332可控制圖6所示的偵錯器350對對應的處理器實行安全偵錯操作。
協定控制器333可控制偵錯認證協定。在本文中，所述偵錯認證協定可由圖5中所示的挑戰-響應認證協定來實作。加密原語334可實作成執行散列(hash)或公開金匙密碼系統。加密原語334可藉由使用隨機數作為種子值來產生挑戰。隨機產生器 335可產生隨機數作為用於產生挑戰的種子值。
保持邏輯336可接收電力PWR且可儲存在處置認證協定或或認證結果時產生的中值(median value)。保持邏輯336可自圖6所示的電力管理單元320接收始終導通電力或活動電力且可在安全偵錯操作期間保持通電狀態。保持邏輯336可自圖6所示系統晶片300的外部接收始終導通電力。
保持邏輯336可產生存取控制訊號，所述存取控制訊號用於根據自偵錯器350接收的存取控制資訊來控制對圖6所示多個處理器311至31N中的每一者進行存取。保持邏輯336可啟用或禁用對所述多個處理器311至31N中的每一者進行存取的聯合測試工作群組系統。
圖6中所示的系統晶片300可在低電力模式中安全地維持認證資訊或偵錯認證結果。因此，系統晶片300可在低電力模式中持續地實行安全偵錯操作。換言之，圖6中所示的系統晶片300可藉由將單獨的電力PWR提供至安全聯合測試工作群組系統332的儲存認證結果的保持邏輯336而在低電力模式中安全地實行安全偵錯操作。
圖8是說明根據本揭露示例性實施例的圖6中所示系統晶片的運作方法的流程圖。參照圖8，在步驟S310中，圖6所示系統晶片300可自圖6所示的偵錯器350接收偵錯請求訊號(DRS)。在步驟S320中，系統晶片300可因應於偵錯請求訊號而將始終導通電力施加至圖6所示的安全聯合測試工作群組系統 332的保持邏輯336。在本文中，系統晶片300可將用於維持安全偵錯操作的通電狀態的活動電力施加至保持邏輯226，而非始終導通電力。在步驟S330中，系統晶片300可在實行偵錯認證之後實行安全偵錯操作。
若由安全聯合測試工作群組系統332消耗的電力增加，則圖6中所示的系統晶片300可將電力PWR僅供應至儲存認證資訊的保持邏輯336，而無需將活動電力供應至安全聯合測試工作群組系統332的整個區塊，因而會降低電力消耗。圖6中所示的系統晶片300可安全地維持用於安全偵錯操作的認證資訊且可降低不必要的電力消耗。
圖9是說明根據本揭露示例性實施例的系統晶片的配置的方塊圖。參照圖9，系統晶片400可包括多處理器單元410、電力管理單元420、及偵錯控制單元430。
多處理器單元410可包括多個處理器411至41N。電力管理單元420可對多處理器單元410及偵錯控制單元430實行電力管理操作。偵錯控制單元430可包括偵錯埠431、安全聯合測試工作群組系統432、及保持邏輯436。參照圖9，保持邏輯436可位於安全聯合測試工作群組系統432外。
圖9中所示的系統晶片400可僅將偵錯控制單元430中所包括的偵錯埠431及保持邏輯436改變至用於偵錯操作的活動電力域。在圖9中，陰影部分指示活動電力域437。
在進行安全偵錯操作時，電力管理單元420可將活動電 力提供至偵錯埠431及保持邏輯436。圖9中所示的系統晶片400可在低電力模式中安全地維持使用者認證資訊，從而持續地實行安全偵錯操作。
另外，圖9中所示的系統晶片400可包括彼此獨立的安全聯合測試工作群組系統432及保持邏輯436，且可將活動電力僅供應至保持邏輯336。因此，若由安全聯合測試工作群組系統432消耗的電力增加，則圖9中所示的系統晶片400可將活動電力僅供應至儲存認證資訊的保持邏輯436，從而降低電力消耗。
圖10是說明根據本揭露示例性實施例的圖9中所示保持邏輯的詳細配置的電路圖。參照圖10，保持邏輯436可包括鎖存電路437及選擇電路438。鎖存電路437可因應於偵錯賦能訊號DBG_EN來儲存認證結果。選擇電路438可選擇性地提供認證結果。選擇電路438可根據選擇訊號SEL而將認證結果或重設訊號RST選擇性地提供至對應的處理器。
圖11是說明根據本揭露示例性實施例的圖10中所示保持邏輯的運作方法的方塊圖。參照圖11，保持邏輯436可自安全聯合測試工作群組系統432接收偵錯賦能訊號DBG_EN。
保持邏輯436可因應於偵錯賦能訊號DBG_EN而儲存認證結果且可將聯合測試工作群組訊號J_SGL提供至每一處理器。 舉例而言，保持邏輯436可將第一聯合測試工作群組訊號J_SGL1提供至第一處理器411，可將第二聯合測試工作群組訊號J_SGL2提供至第二處理器412，且可將第n聯合測試工作群組訊號J_SGLn 提供至第n處理器41N。第一處理器411至第N處理器41N中的每一者可因應於聯合測試工作群組訊號J_SGL而實行安全偵錯操作。
圖12是說明根據本揭露示例性實施例的圖9中所示系統晶片的運作方法的流程圖。參照圖12，在步驟S410中，圖9所示的系統晶片400可自圖9所示的偵錯器450接收偵錯請求訊號(DRS)。在步驟S420中，系統晶片400可因應於偵錯請求訊號而將圖9所示的偵錯埠431及保持邏輯436改變至活動電力域。 在步驟S430中，系統晶片400可在實行偵錯認證之後實行安全偵錯操作。
若由圖9所示的安全聯合測試工作群組系統432消耗的電力增加，則圖9中所示的系統晶片400可僅將儲存認證資訊的保持邏輯436改變至活動電力域而無需將安全聯合測試工作群組系統432的整個區塊改變至活動電力域，從而降低電力消耗。
應用實例
圖13是說明根據本揭露示例性實施例的包括系統晶片的行動裝置的方塊圖。參照圖13，根據本揭露示例性實施例的可攜式終端1000可包括影像處理單元1100、無線傳輸及接收單元、音訊處理單元、影像檔案產生單元1400、靜態隨機存取記憶體(static random access memory，SRAM)1500、使用者介面1600、及控制器1700。
影像處理單元1100可包括透鏡1110、影像感測器1120、 影像處理器1130、及顯示單元1140。無線傳輸及接收單元可包括天線1210、收發器1220、及數據機1230。音訊處理單元可包括音訊處理器1310、麥克風1320、及揚聲器1330。
可攜式終端1000可包括各種類型的半導體裝置。具體而言，實行控制器1700的功能的系統晶片可能需要低電力及高效能。另外，系統晶片可檢查整合於系統晶片中的多個系統的功能，且可實行僅由經過認證的使用者使用的安全偵錯操作。
若由安全聯合測試工作群組系統消耗的電力增加，則系統晶片可將活動電力僅供應至儲存認證資訊的保持邏輯，而無需將活動電力供應至安全聯合測試工作群組系統的整個區塊，從而降低電力消耗。
圖14是說明根據本揭露示例性實施例的包括系統晶片的示意性電腦系統的方塊圖。參照圖14，電腦系統2000可包括電性連接至系統但是2060的非揮發性記憶體(non-volatile memory，NVM)2010、中央處理單元(central processing unit，CPU)2020、以及隨機存取記憶體(RAM)2030。電腦系統2000可包括電性連接至系統但是2060的使用者介面2040及例如基帶晶片組等的數據機2050。
若根據本揭露示例性實施例的電腦系統2000是行動裝置，則電腦系統200可額外地包括用於供應電腦系統2000的操作電壓的電池(圖中未示出)。儘管圖中未示出，然而對熟習此項技術者而言顯而易見的是，根據本揭露示例性實施例的電腦系統 2000可更包括應用晶片組、照相機影像處理器(camera image processor，CIS)、行動動態隨機存取記憶體(dynamic RAM，DRAM)等。
在本文中，中央處理單元2020可由與上述系統晶片的組件中的至少一者相同的組件來實作。換言之，若由安全聯合測試工作群組系統消耗的電力增加，則中央處理單元2020可將活動電力僅供應至儲存認證資訊的保持邏輯，而無需將活動電力供應至安全聯合測試工作群組系統的整個區塊，從而降低電力消耗。
根據本揭露示例性實施例的記憶體系統或儲存裝置可使用各種類型的封裝來安裝。根據本揭露示例性實施例的記憶體系統或儲存裝置可使用如下封裝來安裝：堆疊式封裝(package on package，PoP)、球柵陣列(ball grid arrays，BGAs)、晶片級封裝(chip scale packages，CSPs)、塑膠帶引線晶片載體(plastic leaded chip carrier，PLCC)、塑膠雙列直插式封裝(plastic dual in-line package，PDIP)、疊片內晶粒包裝(die in waffle pack)、晶圓內晶粒形式(die in wafer form)、板上晶片(chip on board，COB)、陶瓷雙列直插式封裝(ceramic dual in-line package，CERDIP)、塑膠公制方形扁平包裝(metric quad flat pack，MQFP)、薄方形扁平包裝(thin quad flatpack，TQFP)、小輪廓(small outline，SOIC)、收縮型小輪廓封裝(shrink small outline package，SSOP)、薄小輪廓(thin small outline，TSOP)、薄方形扁平包裝(thin quad flatpack，TQFP)、系統內封裝(system in package，SIP)、多晶片 封裝(multi-chip package，MCP)、晶圓級製作封裝(wafer-level fabricated package，WFP)、及晶圓級處理堆疊封裝(wafer-level processed stack package，WSP)。
根據本揭露示例性實施例的系統晶片可在低電力模式中實行偵錯操作且不丟失使用者認證資訊。
另外，若由安全聯合測試工作群組系統消耗的電力增加，則根據本揭露示例性實施例的系統晶片可將活動電力僅提供至儲存認證資訊的保持邏輯，而無需將活動電力提供至安全聯合測試工作群組系統的整個區塊，從而降低電力消耗。
儘管已參照示例性實施例闡述了本揭露，然而對熟習此項技術者將顯而易見的是，在不背離本揭露的精神及範圍的條件下，可作出各種改變及潤飾。因此，應理解，上述實施例並非限制性的，而是說明性的。
100:系統晶片
110:多處理器單元
111:第一處理器
112:第二處理器
120:電力管理單元
130:偵錯控制單元
150:偵錯器
PWD1:第一電力域
PWD2:第二電力域
PWD3:第三電力域
PWD4:第四電力域

Claims (21)

  1. 一種用於包括多個處理器的系統晶片(SoC)的安全偵錯方法，所述方法包括：接收偵錯請求訊號；因應於所述偵錯請求訊號而將所述系統晶片的安全聯合測試工作群組(JTAG)系統改變至活動電力域；以及在所述安全聯合測試工作群組系統中實行安全認證並根據安全認證結果實行安全偵錯操作，其中所述活動電力域是，在包括偵錯控制器的所述系統晶片運作在所述系統晶片的低電力模式時，電力供應到所述偵錯控制器的所述安全聯合測試工作群組系統但不供應到整個的所述系統晶片的狀態，其中所述安全聯合測試工作群組系統包括用以儲存偵錯認證結果的保持邏輯，其中所述保持邏輯在所述系統晶片的所述低電力模式期間維持所述偵錯認證結果。
  2. 如申請專利範圍第1項所述的方法，其中所述系統晶片包括：多處理器，包括所述多個處理器；所述偵錯控制器，包括接收所述偵錯請求訊號的偵錯埠、及所述安全聯合測試工作群組系統；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯 控制器的電力，且其中所述電力管理單元因應於所述偵錯請求訊號而將所述偵錯控制器改變至所述活動電力域。
  3. 如申請專利範圍第1項所述的方法，其中所述保持邏輯向所述多處理器中所包括的所述多個處理器中的每一者提供用於實行安全偵錯操作的聯合測試工作群組訊號。
  4. 一種用於系統晶片(SoC)的安全偵錯方法，所述系統晶片包括：多處理器，具有多個處理器；偵錯控制器，包括用於儲存安全聯合測試工作群組(JTAG)系統的安全認證結果的保持邏輯；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯控制器的電力，所述方法包括：接收偵錯請求訊號；因應於所述偵錯請求訊號而將所述保持邏輯改變至活動電力域；以及在所述安全聯合測試工作群組系統中實行安全認證並根據安全認證結果實行安全偵錯操作，其中所述活動電力域是，在包括所述偵錯控制器的所述系統晶片運作在所述系統晶片的低電力模式時，電力供應到所述偵錯控制器的所述安全聯合測試工作群組系統但不供應到整個的所述系統晶片的狀態，其中所述保持邏輯在所述系統晶片的所述低電力模式期間維持所述安全認證結果。
  5. 如申請專利範圍第4項所述的方法，其中所述偵錯控制器更包括接收所述偵錯請求訊號的偵錯埠，且其中所述電力管理單元將所述保持邏輯及所述偵錯埠改變至所述活動電力域。
  6. 如申請專利範圍第5項所述的方法，其中所述保持邏輯位於所述安全聯合測試工作群組系統外。
  7. 如申請專利範圍第5項所述的方法，其中儲存於所述保持邏輯中的所述安全認證結果被提供至所述多處理器中所包括的所述多個處理器中的每一者。
  8. 如申請專利範圍第5項所述的方法，其中所述保持邏輯位於所述安全聯合測試工作群組系統內。
  9. 如申請專利範圍第8項所述的方法，其中所述電力管理單元因應於所述偵錯請求訊號而將活動電力供應至所述保持邏輯。
  10. 如申請專利範圍第4項所述的方法，其中所述根據所述安全認證結果實行所述安全偵錯操作包括：對經過所述安全聯合測試工作群組系統認證的處理器解除斷電；以及實行所述安全偵錯操作。
  11. 一種系統晶片(SoC)，包括：多處理器，包括多個處理器；偵錯控制器，包括偵錯埠及保持邏輯，所述保持邏輯用以儲 存安全聯合測試工作群組(JTAG)系統的安全認證結果；以及電力管理單元，用以管理被供應至所述多處理器及所述偵錯控制器的電力，其中所述電力管理單元因應於偵錯請求訊號而將所述偵錯埠及所述保持邏輯改變至活動電力域，其中所述活動電力域是，在包括所述偵錯控制器的所述系統晶片運作在所述系統晶片的低電力模式時，電力供應到所述偵錯控制器的所述安全聯合測試工作群組系統但不供應到整個的所述系統晶片的狀態，其中所述保持邏輯在所述系統晶片的所述低電力模式期間維持所述安全認證結果。
  12. 如申請專利範圍第11項所述的系統晶片，其中所述偵錯控制器在所述安全聯合測試工作群組系統中實行安全認證，將所述安全認證結果儲存於所述保持邏輯中，並根據所述保持邏輯的所述安全認證結果實行安全偵錯操作。
  13. 如申請專利範圍第11項所述的系統晶片，其中所述保持邏輯位於所述安全聯合測試工作群組系統外。
  14. 如申請專利範圍第13項所述的系統晶片，其中所述保持邏輯包括：鎖存電路，用以儲存所述安全聯合測試工作群組系統的所述安全認證結果；以及選擇電路，用以將所述安全認證結果選擇性地提供至所述多 處理器。
  15. 如申請專利範圍第11項所述的系統晶片，其中所述安全聯合測試工作群組系統包括所述保持邏輯。
  16. 如申請專利範圍第15項所述的系統晶片，其中所述電力管理單元向處於活動電力狀態的所述保持邏輯提供電力。
  17. 如申請專利範圍第11項所述的系統晶片，其中所述系統晶片被實施於行動裝置中。
  18. 一種系統晶片(SoC)，包括：多處理器，包括多個處理器；偵錯埠，接收偵錯請求訊號；以及保持邏輯，用以儲存安全聯合測試工作群組(JTAG)系統的安全認證結果，其中所述系統透過以下在內的操作來管理被供應至所述多處理器、所述偵錯埠及所述保持邏輯的電力：因應於接收到所述偵錯請求訊號而將所述偵錯埠及所述保持邏輯改變至活動電力域，其中所述活動電力域是，在包括偵錯控制器的所述系統晶片運作在所述系統晶片的低電力模式時，電力供應到所述偵錯控制器的所述安全聯合測試工作群組系統但不供應到整個的所述系統晶片的狀態，其中所述保持邏輯在所述系統晶片的所述低電力模式期間維持所述安全認證結果。
  19. 如申請專利範圍第18項所述的系統晶片， 其中所述系統在所述安全聯合測試工作群組系統中實行安全認證，將所述安全認證的所述安全認證結果儲存於所述保持邏輯中，並根據所述保持邏輯中的所述安全認證結果實行安全偵錯操作。
  20. 如申請專利範圍第18項所述的系統晶片，其中所述保持邏輯位於所述安全聯合測試工作群組系統外。
  21. 如申請專利範圍第18項所述的系統晶片，其中所述系統晶片被實施於行動裝置中。
TW105134886A 2015-11-13 2016-10-28 系統晶片以及安全偵錯方法 TWI716480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150159791A KR102415388B1 (ko) 2015-11-13 2015-11-13 시스템 온 칩 및 그것의 보안 디버깅 방법
KR10-2015-0159791 2015-11-13

Publications (2)

Publication Number Publication Date
TW201723921A TW201723921A (zh) 2017-07-01
TWI716480B true TWI716480B (zh) 2021-01-21

Family

ID=58640200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134886A TWI716480B (zh) 2015-11-13 2016-10-28 系統晶片以及安全偵錯方法

Country Status (5)

Country Link
US (1) US10012693B2 (zh)
KR (1) KR102415388B1 (zh)
CN (1) CN106708673B (zh)
DE (1) DE102016120172A1 (zh)
TW (1) TWI716480B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109002416B (zh) * 2018-06-26 2022-03-22 北京中电华大电子设计有限责任公司 一种支持芯片低功耗调试的仿真器及方法
CN111901117A (zh) * 2019-05-06 2020-11-06 深圳大普微电子科技有限公司 基于jtag接口的安全认证方法及系统
US11847006B2 (en) * 2020-01-02 2023-12-19 Texas Instruments Incorporated Integrated circuit with debugger and arbitration interface
US11443071B2 (en) * 2020-02-13 2022-09-13 SiFive, Inc. Secure debug architecture
CN111289885B (zh) * 2020-03-06 2022-06-03 湖南国科微电子股份有限公司 一种芯片上电死机的调试系统及方法
US11487683B2 (en) * 2020-04-15 2022-11-01 AyDeeKay LLC Seamlessly integrated microcontroller chip
TWI818221B (zh) * 2020-12-31 2023-10-11 新唐科技股份有限公司 可認證晶片外部除錯功能韌體程式與除錯使用者的晶片與方法
CN112904182B (zh) * 2021-01-28 2021-12-07 无锡众星微系统技术有限公司 测试模式进入控制方法
US12022001B1 (en) * 2021-06-10 2024-06-25 Palantir Technologies Inc. Method and apparatus for providing secure debug information
CN115220978B (zh) * 2022-09-19 2023-02-03 瀚博半导体(上海)有限公司 包括在线调试模式的芯片启动方法和装置、芯片和设备
FR3142576A1 (fr) * 2022-11-30 2024-05-31 Stmicroelectronics International N.V. Interface de dispositif hôte pour une authentification de débogage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395584A (zh) * 2006-03-08 2009-03-25 高通股份有限公司 Jtag功率降级调试
TW200933176A (en) * 2008-01-30 2009-08-01 Univ Nat Taipei Technology Malfunction monitoring method of power network and system thereof
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
US20150052410A1 (en) * 2013-08-14 2015-02-19 Samsung Electronics Co., Ltd. System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084993A (ja) 2001-09-10 2003-03-20 Seiko Epson Corp フラッシュメモリを備える処理装置およびデバッグ装置
JP2006011987A (ja) 2004-06-28 2006-01-12 Ricoh Co Ltd デバックシステム及びそのデバック方法
US7552360B2 (en) * 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
US7558984B2 (en) 2005-04-27 2009-07-07 Texas Instruments Incorporated Apparatus and method for test and debug of a processor/core having advanced power management
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
US20090202068A1 (en) * 2008-02-07 2009-08-13 Amjad Qureshi Media security through hardware-resident proprietary key generation
KR101502032B1 (ko) 2008-03-06 2015-03-12 삼성전자주식회사 보안 기능을 갖는 프로세서 장치
US8762687B2 (en) * 2008-05-24 2014-06-24 Via Technologies, Inc. Microprocessor providing isolated timers and counters for execution of secure code
KR101554326B1 (ko) * 2009-05-21 2015-09-18 삼성전자주식회사 저장 장치 및 그것의 동작 방법
WO2011003199A1 (en) * 2009-07-10 2011-01-13 Certicom Corp. System and method for managing electronic assets
KR20110068498A (ko) 2009-12-16 2011-06-22 한국전자통신연구원 데이터 보호를 위한 보안모듈의 디버깅 방법
CN101840368B (zh) * 2010-03-26 2013-01-16 中国科学院计算技术研究所 多核处理器的jtag实时片上调试方法及其系统
KR101641108B1 (ko) 2010-04-30 2016-07-20 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
US8365132B2 (en) 2010-06-24 2013-01-29 Chih-Neng Hsu Hierarchial power map for low power design
US8601315B2 (en) 2010-11-01 2013-12-03 Freescale Semiconductor, Inc. Debugger recovery on exit from low power mode
US8402314B2 (en) * 2010-12-09 2013-03-19 Apple Inc. Debug registers for halting processor cores after reset or power off
US20130031419A1 (en) * 2011-07-28 2013-01-31 International Business Machines Corporation Collecting Debug Data in a Secure Chip Implementation
US20130179701A1 (en) 2012-01-10 2013-07-11 Texas Instruments Incorporated Separate debug power management
US9953166B2 (en) * 2013-07-04 2018-04-24 Microsemi SoC Corporation Method for securely booting target processor in target system using a secure root of trust to verify a returned message authentication code recreated by the target processor
US9262293B2 (en) 2013-09-16 2016-02-16 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
KR102228454B1 (ko) * 2014-02-24 2021-03-16 삼성전자주식회사 보안 디버깅 회로를 갖는 디바이스 및 그것에 대한 디버깅 방법
KR102251812B1 (ko) * 2015-01-26 2021-05-13 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
US9810736B2 (en) * 2015-12-17 2017-11-07 Raytheon Company System and apparatus for trusted and secure test ports of integrated circuit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395584A (zh) * 2006-03-08 2009-03-25 高通股份有限公司 Jtag功率降级调试
TW200933176A (en) * 2008-01-30 2009-08-01 Univ Nat Taipei Technology Malfunction monitoring method of power network and system thereof
CN101620656A (zh) * 2009-07-29 2010-01-06 深圳国微技术有限公司 安全jtag模块及保护芯片内部信息安全的方法
US20150052410A1 (en) * 2013-08-14 2015-02-19 Samsung Electronics Co., Ltd. System on chip for debugging a cluster regardless of power state of the cluster, method of operating the same, and system having the same

Also Published As

Publication number Publication date
CN106708673B (zh) 2020-12-29
US10012693B2 (en) 2018-07-03
KR20170056778A (ko) 2017-05-24
DE102016120172A1 (de) 2017-05-18
US20170139008A1 (en) 2017-05-18
KR102415388B1 (ko) 2022-07-01
TW201723921A (zh) 2017-07-01
CN106708673A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
TWI716480B (zh) 系統晶片以及安全偵錯方法
US9202061B1 (en) Security enclave processor boot control
US9419794B2 (en) Key management using security enclave processor
US8775757B2 (en) Trust zone support in system on a chip having security enclave processor
US8832465B2 (en) Security enclave processor for a system on a chip
US9043632B2 (en) Security enclave processor power control
TWI467383B (zh) 存取非易失性儲存器中的安全劃分之裝置及方法以及包含非短暫性機器可存取儲存媒體之物體
US20180034793A1 (en) High assurance configuration security processor (hacsp) for computing devices
US9479331B2 (en) Managing security in a system on a chip (SOC) that powers down a secure processor
US11423179B2 (en) Integrated-chip-based data processing method, computing device, and storage media
US20170288885A1 (en) System, Apparatus And Method For Providing A Physically Unclonable Function (PUF) Based On A Memory Technology
KR20140019599A (ko) 데이터의 안전한 저장을 위한 키 관리 방법 및 그 장치
JP2020030527A (ja) 記憶装置及びプログラム
US20200293636A1 (en) Locking execution of cores to licensed programmable devices in a data center
KR20180011671A (ko) 데이터 저장 장치 및 이를 포함하는 데이터 처리 시스템
US11443018B2 (en) Locking execution of cores to licensed programmable devices in a data center
TWI778527B (zh) 單晶片系統、用於其之方法、及運算器件
US20220091168A1 (en) Clock frequency ratio monitor
US20210319138A1 (en) Utilizing logic and serial number to provide persistent unique platform secret for generation of soc root keys
US11861009B2 (en) Mechanism to update attested firmware on a platform
US20240264231A1 (en) Techniques for infield testing of cryptographic circuitry
KR20160091770A (ko) 반도체 장치 및 반도체 장치의 동작 방법
TW201610665A (zh) 系統單晶片及其驗證方法
EP3918496A1 (en) Locking execution of cores to licensed programmable devices in a data center