CN106657826B - 一种单光子雪崩二极管型像素电路 - Google Patents

Abstract

本发明提供一种单光子雪崩二极管型像素电路，包括：多个子像素阵列，各子像素阵列接收相同的控制信号，实现同步工作；其中，所述子像素阵列包括多个单光子雪崩二极管型像素单元及时间数字转换器，同一行单光子雪崩二极管型像素单元连接同一输入行控制信号、输出行控制信号，同一列单光子雪崩二极管型像素单元连接同一输入列控制信号、输出列控制信号及输出选通信号，各单光子雪崩二极管型像素单元的输出端连接同一时间数字转换器。本发明的单光子雪崩二极管型像素电路将像素阵列划分为多个子像素阵列，各像素阵列中的像素单元共用一个时间数字转换器，可大大增加感光面积占空比，减小像素尺寸，提高图像传感器的分辨率。

Description

一种单光子雪崩二极管型像素电路

技术领域

本发明涉及3D图像传感器领域，特别是涉及一种单光子雪崩二极管型像素电路。

背景技术

近年来，随着机器视觉、虚拟现实、安全驾驶等领域对空间三维信息的需求，三维信息采集技术已成为当前的一大热门。基于单光子雪崩二极管(Single Photon AvalancheDiode， SPAD)的渡越时间(Time of Flight，TOF)技术测量三维信息具有测量直接、结构简单、实现方便等优点。因而，对单光子雪崩二极管型像素的研究工作具有重要意义。

2014年，西班牙的Vornicu等人提出了一种基于单光子雪崩二极管的3D图像传感器。如图1所示，所述3D图像传感器包括64*64的像素阵列，锁相环、接口及电源模块、行译码器、控制信号模块、启动信号模块及数据串行模块。如图2所示，各像素结构包括探测器1、时间数字转换器2(Time to Digital Converter，TDC)和存储器3三个部分；其中，所述探测器1由单光子雪崩二极管感光单元和主动式淬火复位电路组成；所述时间数字转换器2由环形振荡器、纹波计数器、编码器组成。由图1的像素结构示意图可以看出，所述时间数字转换器2部分的面积远大于所述探测器1部分的面积，这就会造成单光子雪崩二极管感光区域面积占整个像素面积的比例非常小，即占空比很小；同时，由于所述时间数字转换器2在像素里，像素的面积就会很大，整个3D图像传感器阵列的分辨率就会很小，而消耗的面积会很大；此外，利用环形振荡器结构的时间数字转换器在时间分辨率上不会很高。

因此，如何提高单光子雪崩二极管感光区域的占空比，减小像素尺寸，提高3D图像传感器的分辨率已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种单光子雪崩二极管的淬火复位电路，用于解决现有技术中单光子雪崩二极管的淬火复位电路的节点产生振荡，进而引起错误状态，影响实际使用中的操作性等问题。

为实现上述目的及其他相关目的，本发明提供一种单光子雪崩二极管型像素电路，所述单光子雪崩二极管型像素电路至少包括：

多个子像素阵列，各子像素阵列接收相同的控制信号，实现同步工作；

其中，所述子像素阵列包括多个单光子雪崩二极管型像素单元及时间数字转换器，同一行单光子雪崩二极管型像素单元连接同一输入行控制信号、输出行控制信号，同一列单光子雪崩二极管型像素单元连接同一输入列控制信号、输出列控制信号及输出选通信号，各单光子雪崩二极管型像素单元的输出端连接同一时间数字转换器。

优选地，所述子像素阵列包括4列单光子雪崩二极管型像素单元。

优选地，所述子像素阵列中同一行单光子雪崩二极管型像素单元连接同一复位信号。

优选地，所述单光子雪崩二极管型像素单元包括单光子雪崩二极管、复位模块、输入选通模块、淬火模块及输出选通模块；

所述单光子雪崩二极管的阴极连接设定电位，所述设定电位小于电源电压与所述单光子雪崩二极管的临界雪崩电压之和；

所述复位模块连接于所述单光子雪崩二极管的阳极，通过外部复位信号将所述单光子雪崩二极管的阳极复位至高电平，以使所述单光子雪崩二极管处于稳定状态；

所述输入选通模块连接于所述单光子雪崩二极管的阳极，用于将所述单光子雪崩二极管的阳极拉至低电位，以选中所述单光子雪崩二极管型像素单元；

所述淬火模块连接于所述单光子雪崩二极管的阳极，当所述单光子雪崩二极管发生雪崩后将所述单光子雪崩二极管的反偏电压减小到临界雪崩电压之下；

所述输出选通模块连接于所述淬火模块的输出端，用于选中所述单光子雪崩二极管型像素单元，以读出所述单光子雪崩二极管型像素单元中的信号。

更优选地，所述复位模块包括第一PMOS管，所述第一PMOS管的漏端连接所述单光子雪崩二极管的阳极、栅端连接外部复位信号、源端连接电源电压。

更优选地，所述输入选通模块包括第一NMOS管及第二NMOS管，所述第一NMOS管的漏端连接所述单光子雪崩二极管的阳极、栅端连接输入行控制信号、漏端连接所述第二NMOS管的漏端，所述第二NMOS管的栅端连接输入列控制信号、源端接地。

更优选地，所述淬火模块包括：第三NMOS管、第四NMOS管、第二PMOS管及反相器；

所述第三NMOS管的漏端及栅端连接所述单光子雪崩二极管的阳极；所述反相器的输入端连接所述单光子雪崩二极管的阳极；所述第四NMOS管的漏端连接所述第三NMOS管的源端、栅端连接所述反相器的输出端、源端接地；所述第二PMOS管的漏端连接所述单光子雪崩二极管的阳极、栅端连接所述反相器的输出端、源端连接电源电压。

更优选地，所述输出选通模块包括：第三PMOS管、第四PMOS管、第五PMOS管、第五NMOS管、第六NMOS管及传输门；

所述第三PMOS管的源端连接电源电压、栅端连接所述淬火模块的输出端、漏端连接所述第四PMOS管的源端；

所述第四PMOS管的栅端连接输出行控制信号、漏端连接所述第五PMOS管的源端；

所述第五PMOS管的栅端连接输出列控制信号、漏端连接所述第五NMOS管的漏端；

所述第五NMOS管的栅端连接输出行控制信号、源端连接所述第六NMOS管的漏端；

所述第六NMOS管的栅端连接输出列控制信号、源端接地；

所述传输门连接所述第五PMOS管及所述第五NMOS管的漏端，控制端连接输出选通信号。

如上所述，本发明的单光子雪崩二极管型像素电路，具有以下有益效果：

本发明的单光子雪崩二极管型像素电路通过多个像素单元共用一个时间数字转换器，可大大增加感光面积占空比，减小像素尺寸，提高图像传感器的分辨率。

附图说明

图1显示为现有技术中的3D图像传感器的结构示意图。

图2显示为现有技术中的单光子雪崩二极管型像素电路的结构示意图。

图3显示为本发明的单光子雪崩二极管型像素电路的结构示意图。

图4显示为本发明的单光子雪崩二极管型像素单元的结构示意图。

图5显示为本发明的单光子雪崩二极管型像素单元的波形示意图。

元件标号说明

1 探测器

2 时间数字转换器

3 存储器

4 子像素阵列

41 单光子雪崩二极管型像素单元

411 复位模块

412 输入选通模块

413 淬火模块

414 输出选通模块

42 时间数字转换器

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图3所示，本发明提供一种单光子雪崩二极管型像素电路，所述单光子雪崩二极管型像素电路至少包括：

多个子像素阵列4，各子像素阵列4接收相同的控制信号，实现同步工作。

如图3所示，在本实施例中，所述子像素阵列4设定为(n+1)个。所述子像素阵列4包括：多个单光子雪崩二极管型像素单元41及时间数字转换器42，同一行单光子雪崩二极管型像素单元41连接同一输入行控制信号、输出行控制信号及复位信号，同一列单光子雪崩二极管型像素单元41连接同一输入列控制信号、输出列控制信号及输出选通信号，各单光子雪崩二极管型像素单元41的输出端连接同一时间数字转换器42。

具体地，如图4所示，在本实施例中，所述子像素阵列4包括4列(m+1)行单光子雪崩二极管型像素单元41，其中，所述子像素阵列4的行和列的数量可根据实际需要做具体设定，不以本实施例为限。本发明所提出的传感器分辨率为(m+1)×4(n+1)，即(m+1)行，4(n+1) 列。在本实施例中，输入行控制信号为Row<0:m>，输出行控制信号为Rout<0:m>，复位信号为Rest<0:m>，输入列控制信号为Column<0:3>，输出列控制信号为Cout<0:3>，输出选通信号为CTRL<0:3>及CTRL_N<0:3>。

如图4所示，所述单光子雪崩二极管型像素单元41包括单光子雪崩二极管SPAD、复位模块411、输入选通模块412、淬火模块413及输出选通模块414。

具体地，所述单光子雪崩二极管SPAD作为感光单元，当受到外部入射光照射时触发雪崩效应，其阴极K连接设定电位、阳极A连接所述淬火模块413。所述设定电位为VB+VE，其中，VB为所述单光子雪崩二极管SPAD的临界雪崩电压，VE小于电源电压VDD。

具体地，所述复位模块411连接于所述单光子雪崩二极管SPAD的阳极A，通过外部复位信号Rest将所述单光子雪崩二极管SPAD的阳极A复位至高电平，以使所述单光子雪崩二极管SPAD处于稳定状态。如图4所示，在本实施例子中，所述复位模块411包括第一PMOS管T1，所述第一PMOS管T1的漏端连接所述单光子雪崩二极管SPAD的阳极A、栅端连接外部复位信号Rest、源端连接电源电压VDD。当所述外部复位信号Rest为低电平时，所述第一PMOS管T1导通，将所述单光子雪崩二极管SPAD的阳极A的电位拉至电源电压，此时，所述单光子雪崩二极管SPAD两端的压降小于临界雪崩电压VB，所述单光子雪崩二极管SPAD受光子入射也不发生雪崩效应，处于稳定的复位状态。

具体地，所述输入选通模块412连接于所述单光子雪崩二极管SPAD的阳极A，用于将所述单光子雪崩二极管SPAD的阳极A拉至低电位，以选中所述单光子雪崩二极管型像素单元41。如图4所示，在本实施例中，所述输入选通模块412包括第一NMOS管T2及第二 NMOS管T3，所述第一NMOS管T2的漏端连接所述单光子雪崩二极管SPAD的阳极A、栅端连接输入行控制信号Row、漏端连接所述第二NMOS管T3的漏端，所述第二NMOS管 T3的栅端连接输入列控制信号Column、源端接地。当所述输入行控制信号Row及所述输入列控制信号Column均为高电平时，所述第一NMOS管T2及所述第二NMOS管T3导通，所述单光子雪崩二极管SPAD的阳极A被拉低至低电位，所述单光子雪崩二极管SPAD两端的压降大于临界雪崩电压VB，若有入射光所述单光子雪崩二极管SPAD将发生雪崩效应，因此所述单光子雪崩二极管SPAD被选中。

具体地，所述淬火模块413连接于所述单光子雪崩二极管SPAD的阳极A，当所述单光子雪崩二极管SPAD发生雪崩后，将所述单光子雪崩二极管SPAD的反偏电压减小到临界雪崩电压VB之下。如图4所示，在本实施例中，所述淬火模块包括：第三NMOS管T4、第四 NMOS管T5、第二PMOS管T6及反相器I1。所述第三NMOS管T4的漏端及栅端连接所述单光子雪崩二极管SPAD的阳极A；所述反相器I1的输入端连接所述单光子雪崩二极管SPAD 的阳极A；所述第四NMOS管T5的漏端连接所述第三NMOS管T4的源端、栅端连接所述反相器I1的输出端、源端接地；所述第二PMOS管T6的漏端连接所述单光子雪崩二极管SPAD 的阳极A、栅端连接所述反相器I1的输出端、源端连接电源电压VDD。

具体地，所述输出选通模块414连接于所述淬火模块413 的输出端，用于选中所述单光子雪崩二极管型像素单元41，以读出所述单光子雪崩二极管型像素单元41中的信号。所述输出选通模块414包括：第三PMOS管T7、第四PMOS管T8、第五PMOS管T9、第五NMOS 管T10、第六NMOS管T11及传输门，所述传输门由第六PMOS管T12及第七NMOS管T13 构成。所述第三PMOS管T7的源端连接电源电压VDD、栅端连接所述淬火模块413 的输出端、漏端连接所述第四PMOS管T8的源端；所述第四PMOS管T8的栅端连接输出行控制信号Rout、漏端连接所述第五PMOS管的源端T9；所述第五PMOS管T9的栅端连接输出列控制信号Cout、漏端连接所述第五NMOS管T10的漏端；所述第五NMOS管T10的栅端连接输出行控制信号Rout、源端连接所述第六NMOS管T11的漏端；所述第六NMOS管T11 的栅端连接输出列控制信号Cout、源端接地；所述传输门连接所述第五PMOS管T9及所述第五NMOS管T10的漏端，控制端连接输出选通信号CTRL_N及CTRL。当所述输出行控制信号Rout、所述输出列控制信号Cout、所述输出选通信号CTRL_N为低电平，所述输出选通信号CTRL为高电平时，雪崩信号被输出。

如图3～图5所示，所述单光子雪崩二极管型像素电路的工作原理如下：

外部复位信号Rest<0:m>逐行起效(低电平)，当外部复位信号Rest起效时，所述单光子雪崩二极管SPAD的阳极A被拉至电源电压(高电平)，此时，所述单光子雪崩二极管SPAD两端的压降小于临界雪崩电压VB，所述单光子雪崩二极管SPAD受光子入射也不会发生雪崩效应，处于稳定的复位状态。复位结束后，外部复位信号Rest<0:m>跳变为高电平。

列控制信号Column<0:3>、Cout<0:3>、CTRL<0:3>、CTRL_N<0:3>共16个控制信号，控制每一次曝光所选择的每四列中的某一列；行选信号Rest<0:m>、Row<0:m>、Rout<0:m>，通过时序控制实现逐行曝光。每一次曝光结合行选信号和列控制信号，曝光的像素是(n+1)个，分别对应着(n+1)个时间数字转换器。每选择一行，需要4次曝光时间才能完整曝光整行的像素，因此完成一帧图像数据需要曝光4(m+1)次。

当所述单光子雪崩二极管型像素单元41中的输入行控制信号Row、输入列控制信号 Column、输出选通信号CTRL为高电平，输出行控制信号Rout、输出列控制信号Cout、输出选通信号CTRL_N为低电平，则当前像素单元被选中，所述单光子雪崩二极管SPAD的阳极A被拉低至参考地，所述单光子雪崩二极管SPAD两端的压降大于临界雪崩电压VB，曝光后，所述单光子雪崩二极管SPAD受到外部入射光照射触发雪崩效应，产生大电流，所述单光子雪崩二极管SPAD的阳极A电位升高，所述第三NMOS管T4及所述第二PMOS管 T6导通，所述第四NMOS管T5断开，所述单光子雪崩二极管SPAD的阳极A电位拉高至电源电压VDD，实现淬火功能，所述反相器I1输出信号由高电平跳变为低电平，所述第三PMOS 管T7导通，输出端Out跳变为高电平，通过共享的时间数字转换器进行处理。

本发明所提出的基于SPAD像素电路的3D成像的图像传感器结构，每次曝光仅有一个像素的输出端能输出有效的雪崩脉冲到对应的时间数字转换器中。如图4所示，为本发明所提出的像素原理图所对应的时序仿真结果图，包括被选中的曝光像素、同行异列未被选中的像素、异行同列未被选中的像素、异行异列未被选中的像素四种时序情况。时序分为两个阶段，分别是预选阶段和曝光阶段。在预选阶段中首先进行复位使得输出端保持在低电平，清除之前的曝光结果，然后通过Row信号和Column信号选择要曝光的像素。只有被选中的曝光像素输出端会发生从低电平到高电平的翻转，其他情况的输出信号不会有输出信号的翻转发生。而且从时序图可以看出在曝光阶段，未被选中的同行异列、异行同列、异行异列三种像素受Rout、Cout、CTRL、CTRL_N四个信号控制，输出端没有到地或VDD的通路，因此将四列像素的输出端接在一起不会相互影响曝光输出的结果。

本发明的单光子雪崩二极管型像素电路将像素阵列划分为多个子像素阵列，各像素阵列中的像素单元共用一个时间数字转换器，可大大增加感光面积占空比，减小像素尺寸，提高图像传感器的分辨率。

综上所述，本发明提供一种单光子雪崩二极管型像素电路，包括：多个子像素阵列，各子像素阵列接收相同的控制信号，实现同步工作；其中，所述子像素阵列包括多个单光子雪崩二极管型像素单元及时间数字转换器，同一行单光子雪崩二极管型像素单元连接同一输入行控制信号、输出行控制信号，同一列单光子雪崩二极管型像素单元连接同一输入列控制信号、输出列控制信号及输出选通信号，各单光子雪崩二极管型像素单元的输出端连接同一时间数字转换器。本发明的单光子雪崩二极管型像素电路将像素阵列划分为多个子像素阵列，各像素阵列中的像素单元共用一个时间数字转换器，可大大增加感光面积占空比，减小像素尺寸，提高图像传感器的分辨率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种单光子雪崩二极管型像素电路，其特征在于，所述单光子雪崩二极管型像素电路至少包括：

多个子像素阵列，各子像素阵列接收相同的控制信号，实现同步工作；

其中，所述子像素阵列包括多个单光子雪崩二极管型像素单元及时间数字转换器，同一行单光子雪崩二极管型像素单元连接同一输入行控制信号、输出行控制信号，同一列单光子雪崩二极管型像素单元连接同一输入列控制信号、输出列控制信号及输出选通信号，各单光子雪崩二极管型像素单元的输出端连接同一时间数字转换器；

所述单光子雪崩二极管型像素单元包括单光子雪崩二极管、复位模块、输入选通模块、淬火模块及输出选通模块；所述单光子雪崩二极管的阴极连接设定电位，所述设定电位小于电源电压与所述单光子雪崩二极管的临界雪崩电压之和；所述复位模块连接于所述单光子雪崩二极管的阳极，通过外部复位信号将所述单光子雪崩二极管的阳极复位至高电平，以使所述单光子雪崩二极管处于稳定状态；所述输入选通模块连接于所述单光子雪崩二极管的阳极，用于将所述单光子雪崩二极管的阳极拉至低电位，以选中所述单光子雪崩二极管型像素单元；所述淬火模块连接于所述单光子雪崩二极管的阳极，当所述单光子雪崩二极管发生雪崩后将所述单光子雪崩二极管的反偏电压减小到临界雪崩电压之下；

所述输出选通模块连接于所述淬火模块的输出端，用于选中所述单光子雪崩二极管型像素单元，以读出所述单光子雪崩二极管型像素单元中的信号；所述输出选通模块包括第三PMOS管、第四PMOS管、第五PMOS管、第五NMOS管、第六NMOS管及传输门；所述第三PMOS管的源端连接电源电压、栅端连接所述淬火模块的输出端、漏端连接所述第四PMOS管的源端；所述第四PMOS管的栅端连接输出行控制信号、漏端连接所述第五PMOS管的源端；所述第五PMOS管的栅端连接输出列控制信号、漏端连接所述第五NMOS管的漏端；所述第五NMOS管的栅端连接输出行控制信号、源端连接所述第六NMOS管的漏端；所述第六NMOS管的栅端连接输出列控制信号、源端接地；所述传输门连接所述第五PMOS管及所述第五NMOS管的漏端，控制端连接输出选通信号。

2.根据权利要求1所述的单光子雪崩二极管型像素电路，其特征在于：所述子像素阵列包括4列单光子雪崩二极管型像素单元。

3.根据权利要求1所述的单光子雪崩二极管型像素电路，其特征在于：所述子像素阵列中同一行单光子雪崩二极管型像素单元连接同一复位信号。

4.根据权利要求1所述的单光子雪崩二极管型像素电路，其特征在于：所述复位模块包括第一PMOS管，所述第一PMOS管的漏端连接所述单光子雪崩二极管的阳极、栅端连接外部复位信号、源端连接电源电压。

5.根据权利要求1所述的单光子雪崩二极管型像素电路，其特征在于：所述输入选通模块包括第一NMOS管及第二NMOS管，所述第一NMOS管的漏端连接所述单光子雪崩二极管的阳极、栅端连接输入行控制信号、源端连接所述第二NMOS管的漏端，所述第二NMOS管的栅端连接输入列控制信号、源端接地。

6.根据权利要求1所述的单光子雪崩二极管型像素电路，其特征在于：所述淬火模块包括：第三NMOS管、第四NMOS管、第二PMOS管及反相器；

所述第三NMOS管的漏端及栅端连接所述单光子雪崩二极管的阳极；所述反相器的输入端连接所述单光子雪崩二极管的阳极；所述第四NMOS管的漏端连接所述第三NMOS管的源端、栅端连接所述反相器的输出端、源端接地；所述第二PMOS管的漏端连接所述单光子雪崩二极管的阳极、栅端连接所述反相器的输出端、源端连接电源电压。