CN106656397A - 时钟同步方法及装置 - Google Patents

Abstract

本发明公开了一种时钟同步方法及装置，通过第一微控制器向第二微控制器发送请求数据包，第二微控制器接收到所述请求数据包后回送响应数据包，所述第一微控制器将其打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点、第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程求解后，可获得所述第一微控制器相对所述第二微控制器的第一时钟相位差，根据所述第一时钟相位差即可调节本地时钟以实现时钟同步，解决了现有技术采用设备间的单向传输存在打包延迟、发送延迟、解析延迟以及设备间传输延迟不一致的问题，精确度高。

Description

时钟同步方法及装置

技术领域

本发明涉及通信技术，尤其涉及一种时钟同步方法及装置。

背景技术

在通信系统中，一些设备有时钟同步的需求，例如，在移动承载网络中，需要给无线基站提供同步时钟参考源，无线基站之间在软切换时，如果无线网络控制器(RadioNetwork Controller，简称RNC)和基站(NodeB)没有时钟同步，就可能导致通话连接不能建立起来，而且时间和频率的偏差还会影响移动台(Mobile Station，简称MS)在基站间切换的成功率。常用要求时钟同步的设备使用1PPS(1脉冲每秒)信号作为系统工作时钟源。但因为设备之间的距离可能非常远，因此不能直接将1PPS脉冲电平信号通过线缆来传输。

现有技术中常用的时钟同步的方法是，如图1所示，设备A从时钟源获得工作时钟，并直接将时钟信息T0打包成数据包，通过传输线发送给设备B。设备B收到数据包后，解析数据包，得到本地时钟与数据包中描述的时钟的差异，再调整本地时钟。但是，上述方法存在以下缺陷：

(1)由于打包延迟、发送延迟、解析延迟，会导致设备之间的时钟存在相位差而实现达到真正的时钟同步；

(2)由于不同设备之间的信号传输延迟不同，导致同步后的设备的相位差不同；

(3)一般设备只支持1PPS时钟输入，而不支持从数据包上获得时钟信息，并调整系统时钟。

发明内容

本发明实施例的目的是提供一种时钟同步方法及装置，能有效解决现有技术存在打包延迟、发送延迟、解析延迟以及设备间传输延迟不一致的问题，实现高精度的时钟同步。

为实现上述目的，本发明实施例提供了一种时钟同步方法，包括步骤：

第一微控制器打包请求数据包后，以时钟同步的方式向第二微控制器发送请求数据包；

所述第一微控制器接收到所述第二微控制器回送的响应数据包后，解析所述响应数据包，从而获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点；其中，所述响应数据包由第二微控制器以时钟同步的方式回送；

所述第一微控制器根据四个时刻点进行联立方程后，计算获得所述第一微控制器相对所述第二微控制器的第一时钟相位差；所述四个时刻点包括所述第一微控制器打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点；

所述第一微控制器根据所述第一时钟相位差调节本地时钟的周期，从而输出与所述第二微控制器同步的时钟。

与现有技术相比，本发明公开的时钟同步方法通过第一微控制器向第二微控制器发送请求数据包，第二微控制器接收到所述请求数据包后回送响应数据包，所述第一微控制器将其打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点、第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程求解后，可获得所述第一微控制器相对所述第二微控制器的第一时钟相位差，根据所述第一时钟相位差即可调节本地时钟以实现时钟同步，本方案采用第一微控制器和第二微控制器的双向传输，解决了现有技术采用设备间的单向传输存在打包延迟、发送延迟、解析延迟以及设备间传输延迟不一致的问题，精确度高；采用独立的微控制器实现时钟同步，与设备间的业务通信通道相独立，抗干扰性高，成本低廉。

作为上述方案的改进，所述第一微控制器和第二微控制器通过对应的串行通信口传输所述请求数据包和响应数据包。通过串行通信口传输，具有稳定的特点

作为上述方案的改进，所述第一微控制器和第二微控制器通过对应的以太网接口传输所述请求数据包和响应数据包。以太网接口具有传输快速的特点，同步的精度较高。

作为上述方案的改进，所述第一微控制器和第二微控制器均包括温度补偿振荡器、PWM模块和通用输入输出管脚，所述温度补偿振荡器用于为所述PWM模块提供工作时钟，所述PWM模块用于调节时钟的周期和占空比，所述通用输入输出管脚用于输出所述PWM模块调制的时钟以供目标设备使用。所述PWM模块可还原出高精度的时钟，具有占空比可调、频率可调和可调范围广的特点，成本低廉，稳定性高。

作为上述方案的改进，所述时钟同步方法还包括步骤：

所述第二微控制器接收到参考时钟源的中断信号后，读取对应的PWM模块中计数器的值；

所述第二微控制器将所述对应的PWM模块中计数器的值与根据所述参考时钟源获取的预期值进行比较，从而获得所述第二微控制器相对所述参考时钟源的第二时钟相位差；

所述第二微控制器根据所述第二时钟相位差调节本地时钟的周期以输出与所述参考时钟源同步的时钟。通过上述过程，第二微控制器可锁定参考时钟源，精度高，稳定性好。

作为上述方案的改进，所述第一微控制器通过调节对应的PWM模块中计数器的周期，从而输出与所述第二微控制器同步的时钟。

作为上述方案的改进，所述第二微控制器通过调节对应的PWM模块中计数器的周期，从而输出与所述参考时钟源同步的时钟。

作为上述方案的改进，所述第一微控制器通过将所述第一时钟相位差引入PID算法中计算得到第一控制参数，根据第一控制参数调节对应的PWM模块中计数器的周期，从而输出与所述第二微控制器同步的时钟。通过PID算法调节PWM模块中计数器的周期，能达到快速准确调节的效果。

作为上述方案的改进，第二微控制器通过将所述第二时钟相位差引入PID算法中计算得到第二控制参数，并根据第二控制参数调节对应的PWM模块中计数器的周期，从而输出与所述参考时钟源同步的时钟。

本发明实施例还提供了一种时钟同步装置，包括：

请求数据包发送模块，用于打包请求数据包后，以时钟同步的方式向第二微控制器发送请求数据包；

响应数据包接收模块，用于接收到所述第二微控制器回送的响应数据包后，解析所述响应数据包，从而获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点；其中，所述响应数据包由第二微控制器以时钟同步的方式回送。

时钟相位差计算模块，用于根据四个时刻点以及所述第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程后，计算获得所述第一微控制器相对所述第二微控制器的第一时钟相位差；其中，所述四个时刻点包括所述请求数据包发送模块打包所述请求数据包的时刻点、所述响应数据包接收模块接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点；

时钟调整模块，用于根据所述第一时钟相位差调节本地时钟的周期以输出与所述第二微控制器同步的时钟。

与现有技术相比，本发明公开的时钟同步装置通过请求数据包发送模块发送请求数据包，然后通过响应数据包接收模块接收第二微控制器回送的响应数据包，解析所述响应数据包获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点，然后所述时钟相位差计算模块将其打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点、第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程求解后，可获得所述第一微控制器相对所述第二微控制器的第一时钟相位差，时钟调整模块根据所述第一时钟相位差即可调节本地时钟以实现时钟同步，能有效解决现有技术存在打包延迟、发送延迟、解析延迟以及设备间传输延迟不一致的问题，可实现高精度、稳定的时钟同步，且使用微控制器实现时钟同步，成本低廉。

附图说明

图1是现有技术采用设备之间的传输获得同步时钟的示意图。

图2是本发明实施例1提供的一种时钟同步方法的流程示意图。

图3是本发明实施例1提供的时钟同步方法的执行过程示意图。

图4是本发明实施例1中时钟信号的流向示意图。

图5是本发明实施例2提供的一种时钟同步方法的流程示意图。

图6是本发明实施例2结合MCU内部硬件资源的工作过程示意图。

图7是本发明实施例3提供的一种时钟同步装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图2，是本发明实施例1提供的一种时钟同步方法的流程示意图，包括步骤：

S1、第一微控制器打包请求数据包后，以时钟同步的方式向第二微控制器发送请求数据包；

S2、所述第一微控制器接收到所述第二微控制器回送的响应数据包后，解析所述响应数据包，从而获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点；其中，所述响应数据包由第二微控制器以时钟同步的方式回送；

S3、所述第一微控制器根据四个时刻点以及所述第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程后，计算获得所述第一微控制器相对所述第二微控制器的第一时钟相位差；其中，所述四个时刻点包括所述第一微控制器打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点；

S4、所述第一微控制器根据所述第一时钟相位差调节本地时钟的周期，从而输出与所述第二微控制器同步的时钟。

结合图3，将对本实施例的时钟同步方法的工作过程进行具体描述。第一微控制器MCU－B在任意时刻发送时钟同步的请求数据包给第二微控制器MCU－A，第二微控制器MCU－A收到数据包后，返回时钟同步的响应数据包给第一微控制器MCU－B。第一微控制器MCU－B在T0打包数据，并记录下时间T0；在T1时刻，第一微控制器MCU－B的发送数据包到传输线上；经过一定的传输延迟后，在K2时刻到达第二微控制器MCU－A，第二微控制器MCU－A记录下K2；第二微处理MCU－A器在K3时刻解析完成，接着允许执行其他操作；第二微控制器MCU－A在K4开始打包数据，并将时间信息K2和K4放到数据中，在K5时刻发送出去；第一微控制器MCU－B时刻T6接收到同步响应数据包，记录下T6；在T7时刻解析完数据包。此时第一微控制器MCU－B得到了T0，K2，K4，T6。

因为传输通道是对等的，由第一微控制器MCU－B传输到第二微控制器MCU－A的传输延迟与由第二微控制器MCU－A传输到第一微控制器MCU－B的传输延迟相等。因为使用的是相同的MCU，那么打包延迟可以做到相等。将打包延迟加上传输延迟所需的时间标记为Tdelay。假设第一微控制器MCU－B相对第二微控制器MCU－A的第一时钟相位差Tdiff，联立方程得到方程组：

T0+Tdiff+Tdelay＝K2

K4+Tdelay＝T6+Tdiff

解方程得到所述第一时钟相位差Tdiff＝(K2－T0+K4－T6)/2

则第一微控制器MCU－B根据所述第一时钟相位差Tdiff，调整本地的时钟系统，即可实现同步。

通过上述方案，通过微控制器系统之间的双向传输，实现新的同步方法，避免打包延迟、传输延迟的影响，使得微控制器之间的时钟高精度同步；利用独立的微控制器还原输出高精度的时钟同步，避免使用设备间的业务数据通道，不易受干扰，稳定性好，成本低廉。如图4所示，分别通过第一微控制器MCU－B和第二微控制器MCU－A的时钟直接提供给目标设备A、B使用，无需目标设备的干涉，避免了不同设备之间的信号传输延迟不同而导致同步后的相位差不同，克服了利用设备间的业务通道单方向传输，无法计算出实际的相位差，精度低，容易受到干扰的缺点。

其中，所述第一微控制器MCU－B和第二微控制器MCU－A采用对等的传输通道，优选为串行通信口(UART)。通信的接口速率越高，同步的精度越高。比如，使用波特率为115200bps的UART接口，那么因通信接口而限制的理论最大同步精度不超过8.68us。因此，利用本方案，可以实现us级的时钟同步。本方案的同步算法与传输通道无关，容易扩张，还可以使用其他传输通道，如以太网口、无线网络等。

参见图5，是本发明实施例2提供的一种时钟同步方法的流程示意图。实施例2在实施例1的基础上还包括步骤：

S5、所述第二微控制器接收到参考时钟源的中断信号后，读取对应的PWM模块中计数器的值；

S6、所述第二微控制器将所述对应的PWM模块中计数器的值与根据所述参考时钟源获取的预期值进行比较，从而获得所述第二微控制器相对所述参考时钟源的第二时钟相位差；

S7、所述第二微控制器根据所述第二时钟相位差调节本地时钟的周期以输出与所述参考时钟源同步的时钟。

在本实施例中，第二微控制器MCU－A通过接收到参考时钟源的中断信号后，读取对应的PWM模块中计数器的值；而所述参考时钟源作为调整第二微控制器MCU－A的基准时钟源，在触发第二微控制器MCU－A中断的同时生成一个预期值，将上述计数器的值和所述计数器的值比较生成所述第二微控制器MCU－A相对所述参考时钟源的第二时钟相位差，根据所述第二时钟相位差调节本地时钟的周期以输出与所述参考时钟源同步的时钟。通过上述过程，第二微控制器MCU－A可锁定参考时钟源输出时钟信号，供给目标设备A使用，且可作为调整第一微控制器MCU－B同步的基准时钟源。

下面，将结合MCU系统内部的硬件资源来对本方案的工作过程进行进一步的描述。

第一微控制器MCU－B和第二微控制器MCU－A采用当前主流MCU所集成的内部硬件资源，包括GPIO(通用输入输出管脚)，EXTI(外部中断接口)，PWM(脉冲宽度调制)，PLL(锁相环)，UART(串行通信口)，并在系统内部增加了一个高精度的晶体振荡器，如TCXO(温度补偿振荡器)。其中TCXO输出的时钟进入MCU中，作为MCU以及PWM模块的工作时钟，具有较高的频率稳定性。且TCXO的时钟精度决定了输出的时钟的精度极限值，如TXCO输出的时钟频率为50MHz，则PWM模块的工作时钟为50MHz，则PWM模块调节输出的时钟精度可以精确到20ns。PLL为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作。因此，利用MCU内部的PLL和PWM模块，可输出高稳定性的时钟。UART作为异步串口通信协议的一种，工作原理是将传输数据的每个字符一位接一位地传输。其特点是通信线路简单，只要一对传输线就可以实现双向通信(可以直接利用电话线作为传输线)，从而大大降低了成本，特别适用于远距离通信，但传送速度较慢。INT是中断功能的管脚，此处配置为边沿触发模式。当INT模块检测到管脚的电平有变化，就会中断当前的软件，跳转到中断服务软件程序中执行，中断服务软件程序执行完后，再继续执行被中断的软件。GPIO是MCU的基本功能，此处管脚配置为输出，以控制管脚输出为某个指定的电平值。PWM是脉冲宽度调制，允许调节输出脉冲的周期和占空比，PWM模块通过GPIO将调制的脉冲输出到系统外部。

如图6所示，第一微控制器MCU－B的外部中断接口INT接入通用输入/输出管脚GPIO输出的时钟信号，第二微控制器MCU－A的外部中断接口INT接入参考时钟源信号，第一微控制器MCU－B和第二微控制器MCU－A通过串行通信口UART以及传输线传输请求数据包和响应数据包，温度补偿振荡器TXCO输出时钟信号至锁相环PLL稳定后，为PWM模块提供工作时钟。PWM模块通过调节输出时钟的周期和占空比，可通过通用输入/输出管脚GPIO输出时钟以供目标设备使用；PWM模块包括一个计数器，所述PWM模块通过调节计数器的周期以调节输出时钟的周期。其中，所述第一微控制器MCU－B通过将所述第一时钟相位差引入PID算法中计算得到第一控制参数，根据第一控制参数调节对应的PWM模块中计数器的周期，从而输出与所述第二微控制器MCU－A同步的时钟；所述第二微控制器MCU－A通过将所述第二时钟相位差引入PID算法中计算得到第二控制参数，并根据第二控制参数调节对应的PWM模块中计数器的周期，从而输出与所述参考时钟源同步的时钟。所述外部中断接口INT每接入一个中断信号就会触发中断，连续多次执行上述同步过程，当判断时钟相位差小于一定的范围时，可确定同步完成，否则认为没完成同步。

如图7所示，是本发明实施例3提供的一种时钟同步装置的结构示意图，如图7所示的时钟同步装置100包括：

请求数据包发送模块101，用于打包请求数据包后，以时钟同步的方式向第二微控制器发送请求数据包；

响应数据包接收模块102，用于接收到所述第二微控制器回送的响应数据包后，解析所述响应数据包，从而获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点；其中，所述响应数据包由第二微控制器以时钟同步的方式回送。

时钟相位差计算模块102，用于根据四个时刻点以及所述第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程后，计算获得所述第一微控制器相对所述第二微控制器的第一时钟相位差；其中，所述四个时刻点包括所述请求数据包发送模块打包所述请求数据包的时刻点、所述响应数据包接收模块接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点；

时钟调整模块103，用于根据所述第一时钟相位差调节本地时钟的周期以输出与所述第二微控制器同步的时钟。

本实施例提供的时钟同步装置的工作过程可参考实施例1中对时钟同步方法的具体描述，在此不再赘述。

综上，本发明实施例公开了一种时钟同步方法及装置，通过第一微控制器向第二微控制器发送请求数据包，第二微控制器接收到所述请求数据包后回送响应数据包，所述第一微控制器将其打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点、第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程求解后，可获得所述第一微控制器相对所述第二微控制器的第一时钟相位差，根据所述第一时钟相位差即可调节本地时钟以实现时钟同步，本方案采用第一微控制器和第二微控制器的双向传输，解决了现有技术采用设备间的单向传输存在打包延迟、发送延迟、解析延迟以及设备间传输延迟不一致的问题，精确度高；采用独立的微控制器实现时钟同步，与设备间的业务通信通道相独立，抗干扰性高，成本低廉。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种时钟同步方法，其特征在于，包括步骤：

第一微控制器打包请求数据包后，以时钟同步的方式向第二微控制器发送请求数据包；

所述第一微控制器接收到所述第二微控制器回送的响应数据包后，解析所述响应数据包，从而获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点；其中，所述响应数据包由第二微控制器以时钟同步的方式回送；

所述第一微控制器根据四个时刻点以及所述第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程后，计算获得所述第一微控制器相对所述第二微控制器的第一时钟相位差；其中，所述四个时刻点包括所述第一微控制器打包所述请求数据包的时刻点和接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点；

所述第一微控制器根据所述第一时钟相位差调节本地时钟的周期，从而输出与所述第二微控制器同步的时钟。

2.如权利要求1所述的时钟同步方法，其特征在于，所述第一微控制器和第二微控制器通过对应的串行通信口传输所述请求数据包和响应数据包。

3.如权利要求1所述的时钟同步方法，其特征在于，所述第一微控制器和第二微控制器通过对应的以太网接口传输所述请求数据包和响应数据包。

4.如权利要求1所述的时钟同步方法，其特征在于，所述第一微控制器和第二微控制器均包括温度补偿振荡器、PWM模块和通用输入输出管脚，所述温度补偿振荡器用于为所述PWM模块提供工作时钟，所述PWM模块用于调节时钟的周期和占空比，所述通用输入输出管脚用于输出所述PWM模块调制的时钟以供目标设备使用。

5.如权利要求1所述的时钟同步方法，其特征在于，所述时钟同步方法还包括步骤：

所述第二微控制器接收到参考时钟源的中断信号后，读取对应的PWM模块中计数器的值；

所述第二微控制器将所述对应的PWM模块中计数器的值与根据所述参考时钟源获取的预期值进行比较，从而获得所述第二微控制器相对所述参考时钟源的第二时钟相位差；

所述第二微控制器根据所述第二时钟相位差调节本地时钟的周期以输出与所述参考时钟源同步的时钟。

6.如权利要求1所述的时钟同步方法，其特征在于，所述第一微控制器通过调节对应的PWM模块中计数器的周期，从而输出与所述第二微控制器同步的时钟。

7.如权利要求5所述的时钟同步方法，其特征在于，所述第二微控制器通过调节对应的PWM模块中计数器的周期，从而输出与所述参考时钟源同步的时钟。

8.如权利要求1所述的时钟同步方法，其特征在于，所述第一微控制器通过将所述第一时钟相位差引入PID算法中计算得到第一控制参数，根据第一控制参数调节对应的PWM模块中计数器的周期，从而输出与所述第二微控制器同步的时钟。

9.如权利要求5所述的时钟同步方法，其特征在于，所述第二微控制器通过将所述第二时钟相位差引入PID算法中计算得到第二控制参数，并根据第二控制参数调节对应的PWM模块中计数器的周期，从而输出与所述参考时钟源同步的时钟。

10.一种时钟同步装置，其特征在于，包括：

请求数据包发送模块，用于打包请求数据包后，以时钟同步的方式向第二微控制器发送请求数据包；

响应数据包接收模块，用于接收到所述第二微控制器回送的响应数据包后，解析所述响应数据包，从而获得所述第二微控制器接收所述请求数据包的时刻点和打包响应数据包的时刻点；其中，所述响应数据包由第二微控制器以时钟同步的方式回送。

时钟相位差计算模块，用于根据四个时刻点以及所述第一微控制器和第二微控制器之间的打包延迟、传输延迟进行联立方程后，计算获得所述第一微控制器相对所述第二微控制器的第一时钟相位差；其中，所述四个时刻点包括其中，所述四个时刻点包括所述请求数据包发送模块打包所述请求数据包的时刻点、所述响应数据包接收模块接收所述响应数据包的时刻点、第二微控制器接收所述请求数据包的时刻点和打包所述响应数据包的时刻点；

时钟调整模块，用于根据所述第一时钟相位差调节本地时钟的周期以输出与所述第二微控制器同步的时钟。