CN106656099A - 数字移相器 - Google Patents

Abstract

本申请实施例公开了一种数字移相器，包括逻辑控制电路、至少四个电流数模转换器、至少四个放大器和矢量求和电路，逻辑控制电路根据N+2位数字控制源信号产生四个N位数字移相控制信号，分别输入四个电流数模转换器，所述四个电流数模转换器分别与四个放大器串联，实现对四个正交输入信号的选择及放大，矢量求和电路对四个放大器输出的放大信号进行合成，得到可以在360°范围内移相的信号。该数字移相器电路结构简单，不需要额外设置移相切换电路，可以降低噪声，改善相位误差/幅度误差；电路面积小，降低芯片成本；移相精度高，通过改变数字控制源信号的总位数和电流数模转换器的精度，可调节数字移相器的精度值，满足不同的移相器设计需求。

Description

数字移相器

技术领域

本申请涉及移相器技术领域，尤其涉及一种数字移相器。

背景技术

在无线收发系统中，理想的等方向性天线向各个方向均匀发射射频信号。然而，发射信号中大量能量并没有被接收天线接收，造成较低的接收信号功率和较大的空间传输功率损耗。波束成形(beamforming)技术可产生具有方向性的天线波束，从而解决该问题。有源相控阵列收发系统是波束成形技术的一种。图1所示有源相控阵列收发系统中，各路天线等间距(d)直线排列形成阵列，相邻天线的输入射频信号相位差均为α(即时延ΔT)，则波束角度θ由以下公式决定：

其中λ为发射信号载波f₀的波长。

每路发射机通过独立控制的移相器来控制射频信号相位差α。移相器的最小移相度数即为移相精度；波束角度θ的最小移相度数即为扫描精度。由上述波束角度计算公式可知，在相控阵列系统的移相精度一定的情况下，相邻天线间距d越大，扫描精度θ越高；而扫描精度越高，发射信号的传输半径越远。因此，通过提高移相器的移相精度，可以提高其扫描精度，进而可以有效增加系统发射信号的传输半径，减小天线间距。可见，高精度移相器是实现小型化、具有高扫描精度的相控阵列收发系统的关键器件。

但是发明人在研究过程中发现，现有常用移相器主要包括基于无源缩放(passivescaling)网络的无源移相器，以及有源移相器等。其中，无源移相器采用片上集成电感等元件导致电路面积较大，不适用于小型无线通信设备；且要提高移相精度，只能进一步增大无源缩放网络的复杂度，难以实现小型化且高精度的要求。现有有源移相器的电路复杂，不利于提高移相精度；而且，其普遍采用的RF路径串联开关进行象限切换容易引入噪声信号，恶化相位误差和幅度误差，增大插入损耗；虽然其具有校准电路，但校准后移相精度提高不大(精度为4-bit的有源移相器校准后移相精度仅能提高1bit)。因此，有必要提供一种新的移相器，以满足高移相精度、小型化、低相位误差/幅度误差的移相控制需求。

发明内容

本申请提供了一种数字移相器，以满足高移相精度、小型化、低相位误差/幅度误差的移相控制需求。

本申请实施例提供的一种数字移相器，包括：逻辑控制电路、至少四个电流数模转换器、至少四个放大器和矢量求和电路；

所述逻辑控制电路用于接收N+2位数字控制源信号，并根据所述N+2位数字控制源信号产生四个N位数字移相控制信号并输出；所述N+2位数字控制源信号的低N位用于控制所述四个N位数字移相控制信号的大小，所述N+2位数字控制源信号的高2位用于控制所述四个N位数字移相控制信号与所述逻辑控制电路的四个输出端的对应关系，N为自然数；

所述四个电流数模转换器的输入端分别与所述逻辑控制电路的四个输出端相耦合；所述四个电流数模转换器用于分别接收所述四个N位数字移相控制信号中的一个，通过数模转换，将所述四个N位数字移相控制信号转换为四个电流信号并输出；

所述四个放大器的的增益控制端分别与所述四个电流数模转化器的输出端相耦合，所述四个放大器用于分别接收四个正交输入信号，并利用所述四个电流信号对所述四个正交输入信号进行增益控制，得到四个放大信号并输出，其中，每个放大器分别与一个输入信号以及一个电流信号相对应；

所述矢量求和电路的输入端分别与所述四个放大器的输出端相耦合，所述矢量求和电路的输出端作为所述数字移相器的输出端；所述矢量求和电路用于将所述任意四个放大器输出的放大信号进行矢量求和，得到一个移相后的信号并输出。

本申请实施例所提供的数字移相器具有以下有益效果：

1)通过逻辑控制电路可以实现在0°～90°，90°～180°，180°～270°，270°～360°四个范围内移相，不需要额外设置移相切换电路，可以降低噪声，改善相位误差/幅度误差。

2)电路结构简单，在制成集成电路时所占用的面积小，可以降低芯片成本。

3)该数字移相器中设置有放大器，使得其输出信号相对输入信号具有较大增益，从而可以提高系统效率，便于驱动与移相器串联的后级功率放大器。

4)移相精度高，可以通过改变数字控制源信号的总位数和电流数模转换器的精度，来调节数字移相器的精度值，从而满足不同的移相器设计需求；又由于高精度移相器可以减小相控阵列系统中的天线间距，故本实施例提供的数字移相器可以满足小型化移动设备的应用需求。

另外，在实际应用过程中，可以采用数字预失真方法修正本申请实施例所述数字移相器的数字控制源信号，来实现对其输出信号的精准控制，从而改善移相器的相位误差/幅度误差；其中，该数字预失真方法可用软件，或FPGA、与所述数字移相器集成的片上数字电路等可重构硬件实现。

在一种可能的实现方式中，所述逻辑控制电路根据所述N+2位数字控制源信号中高2位的四种不同取值，控制所述四个输出端处于四种不同的输出状态；

在任一输出状态下，所述四个输出端中的一个输出端输出的N位数字移相控制信号为C1，另一个输出端输出的N位数字移相控制信号为C2，其余两个输出端输出的N位数字移相控制信号为0；且在不同的输出状态下，输出的N位数字移相控制信号为C1的输出端不同；

其中，C1与所述N+2位数字控制源信号的低N位相同；

C2与C1满足如下关系：

在一种可能的实现方式中，所述移相后的信号具有四种移相范围，所述四种移相范围与所述逻辑控制电路的四个输出状态一一对应；

所述四种移相范围分别为0°～90°、90°～180°、180°～270°、270°～360°。

本申请实施例提供的数字移相器，通过改变输入逻辑控制电路的N+2位数字控制源信号的高2位信号来改变移相范围，进而通过改变数字控制源信号的低N位信号来改变两个非0数字移相控制信号的取值C1和C2，从而改变最终矢量合成得到的移相后的信号out的相位，实现其在高2位信号的移相范围内移相。可见，本申请通过数字信号实现360°移相范围的移相控制，不需要额外设置移相切换电路，且通过改变数字控制源信号的总位数和电流数模转换器的精度，来调节数字移相器的精度值，保证良好的控制精度，从而满足不同的移相器设计需求。

在一种可能的实现方式中，所述电流数模转换器包括并联连接的N个晶体管；

所述N个晶体管的源极接地；

所述N个晶体管的漏极共同连接，作为所述电流数模转换器的输出端；

所述N个晶体管的栅极作为所述电流数模转换器的输入端，每个输入端分别接入所述N位数字移相控制信号中的一位数字信号，以控制相应晶体管的漏极和源极之间的导通及断开。

在一种可能的实现方式中，所述电流数模转换器中任一晶体管的导通时其漏极输出电流的大小，与其栅极输入数字移相控制信号的比特位权重成正比。

在一种可能的实现方式中，所述电流数模转换器中任一晶体管导通时其漏极输出电流为；I_i＝2ⁱI₀；

其中，i为任一晶体管的栅极输入数字移相控制信号的比特位，i＝0,1,2，……，N-1；I₀为预设电流值。

在一种可能的实现方式中，所述放大器包括差分晶体管对；

所述差分晶体管对的源极共同连接，作为所述放大器的增益控制端；

所述差分晶体管对的栅极作为所述放大器的输入端，并接入所述四个正交输入信号中相位相反的两个输入信号；

所述差分晶体管对的漏极作为所述放大器的输出端，输出所述相位相反的两个输入信号经放大后得到的一对差分信号。

本申请实施例提供的移相器，可以通过改变数字控制源信号的低N位信号，来改变电流数模转换器的输出电流大小，从而改变各个放大器的工作状态及放大倍数，进而改变移相器输出的移相后的信号out的移相范围及幅值。

在一种可能的实现方式中，所述数字移相器还包括数字校准电路，所述数字校准电路的输出端接于所述逻辑控制电路的输入端；

所述数字校准电路用于根据数字预失真算法产生所述N+2位数字控制源信号。

在一种可能的实现方式中，所述数字校准电路为可重构的，包括以下可重构硬件中的任一种：存储有校准软件的处理芯片、现场可编程门阵列FPGA、与所述数字移相器集成的片上数字电路等可重构硬件。

在一种可能的实现方式中，所述数字校准电路具体用于，根据预设控制码表确定待输出移相后的信号的相位相对应的控制码，并将所确定的控制码作为所述N+2位数字控制源信号。

相对于现有的基于有源校准电路的移相器，本申请实施例提供的数字移相器通过基于软件或可重构硬件的数字预失真方法实现数字校准，从而可以在降低电路复杂度的同时，提高移相器的有效相位精度，减小移相器的相位误差及幅度误差。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有有源相控阵列收发系统的相位扫描原理图；

图2为本申请实施例提供的一种数字移相器的电路模块图；

图3为本申请实施例提供的数字移相器的移相控制原理图；

图4为本申请实施例提供的一种数字移相器的电路结构图；

图5为本申请实施例提供的另一种数字移相器的电路模块图；

图6为本申请实施例提供的数字移相器在预失真校准前后的相位对比图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请实施例提供的数字移相器包括：逻辑控制电路、至少四个电流数模转换器、至少四个放大器和矢量求和电路。

其中，所述逻辑控制电路用于接收N+2位数字控制源信号，并根据所述N+2位数字控制源信号产生四个N位数字移相控制信号并输出；所述N+2位数字控制源信号的低N位用于控制所述四个N位数字移相控制信号的大小，所述N+2位数字控制源信号的高2位用于控制所述四个N位数字移相控制信号与所述逻辑控制电路的四个输出端的对应关系，N为自然数；

所述四个电流数模转换器的输入端分别与所述逻辑控制电路的四个输出端相耦合；所述四个电流数模转换器用于分别接收所述四个N位数字移相控制信号中的一个，通过数模转换，将所述四个N位数字移相控制信号转换为四个电流信号并输出；

所述四个放大器的的增益控制端分别与所述四个电流数模转化器的输出端相耦合，所述四个放大器用于分别接收四个正交输入信号，并利用所述四个电流信号对所述四个正交输入信号进行增益控制，得到四个放大信号并输出，其中，每个放大器分别与一个输入信号以及一个电流信号相对应；

所述矢量求和电路的输入端分别与所述四个放大器的输出端相耦合，所述矢量求和电路的输出端作为所述数字移相器的输出端；所述矢量求和电路用于将所述任意四个放大器输出的放大信号进行矢量求和，得到一个移相后的信号并输出。

本申请实施例提供的数字移相器可以用于相控阵列收发系统、多进多出(Multiple-Input Multiple-Output，MIMO)系统等各种具有发射机、接收机的系统中。

需要说明的是，本申请实施例所述的数字移相器中，电流数模转换器和放大器的个数均为至少4个，形成四个电流数模转换电路和四个放大电路；即，每个电流数模转换电路包括一个或多个电流数模转换器，每个放大电路包括一个或多个放大器。

当至少一个电流数模转换电路中包含多个电流数模转换器，即所述电流数模转换器的总个数大于4个(如5个、6个、8个、12个等)时，相应电流数模转换电路中的多个电流数模转换器相互并联，用于对同一个N位数字移相控制信号进行数模转换，得到的多个电流信号叠加输出，从而得到更大的电流信号(相对于该电流数模转换电路中仅包含一个电流数模转换器的情况)。

当至少一个放大电路中包含多个放大器，即所述放大器的总个数大于4个(如5个、6个、8个、12个等)时，相应放大电路中的多个放大器串联，增益控制端接收同一个电流数模转换电路输出的电流信号，用于对一个输入信号进行连续多次放大。

本申请实施例重点阐述每个电流数模转换电路中仅包含一个电流数模转换器，以及每个放大电路中仅包含一个放大器的情况下，数字移相器的结构及工作原理，本领域人员可其参照理解并得到其他情况下的数字移相器的结构及工作原理。

下面结合图2所述的电路模块图介绍本申请一个实施例提供的数字移相器的结构。如图2所示，该数字移相器包括：一个逻辑控制电路100，四个电流数模转换器(current-digital to analog converter，I-DAC)，标号分别为210、220、230和240，四个放大器(Amplifier，Amp.)，标号分别为310、320、330和340，和一个矢量求和电路400。

其中，逻辑控制电路100的输入端接入N+2位数字控制源信号PS<(N+1):0>，逻辑控制电路100的四个输出端分别输出一个N位数字移相控制信号PS_a<(N-1):0>，PS_b<(N-1):0>，PS_c<(N-1):0>，PS_d<(N-1):0>。

上述逻辑控制电路100的四个输出端分别接于一个电流数模转换器的输入端，即：逻辑控制电路100的第一输出端输出的PS_a<(N-1):0>输入电流数模转换器210的输入端，第二输出端输出的PS_b<(N-1):0>输入电流数模转换器220的输入端，第三输出端输出的PS_c<(N-1):0>输入电流数模转换器230的输入端，第四输出端输出的PS_d<(N-1):0>输入电流数模转换器240的输入端。

上述逻辑控制电路100具体可以通过任一种逻辑控制电路或逻辑控制芯片实现。

上述每个电流数模转换器的输出端分别接于一个放大器的增益控制端，即：

电流数模转换器210将数字移相控制信号PS_a<(N-1):0>转换为相应的模拟电流信号，并输入放大器310的增益控制端，以控制放大器310的增益(放大倍数)；

电流数模转换器220将数字移相控制信号PS_b<(N-1):0>转换为相应的模拟电流信号，并输入放大器320的增益控制端，以控制放大器320的增益；

电流数模转换器230将数字移相控制信号PS_c<(N-1):0>转换为相应的模拟电流信号，并输入放大器330的增益控制端，以控制放大器330的增益；

电流数模转换器240将数字移相控制信号PS_d<(N-1):0>转换为相应的模拟电流信号，并输入放大器340的增益控制端，以控制放大器340的增益。

上述每个放大器的输入端分别接入一个输入信号，每个放大器的输出端均接于所述矢量求和电路的输入端，即：

放大器310的输入端接入输入信号Q+，Q+经放大器310放大后得到放大信号OUT_Q+，并通过放大器310的输出端将放大信号OUT_Q+输出至矢量求和电路400；

放大器320的输入端接入输入信号I+，I+经放大器320放大后得到放大信号OUT_I+，并通过放大器320的输出端将放大信号OUT_I+输出至矢量求和电路400；

放大器330的输入端接入输入信号Q-，Q+经放大器330放大后得到放大信号OUT_Q-，并通过放大器330的输出端将放大信号OUT_Q-输出至矢量求和电路400；

放大器340的输入端接入输入信号I-，I-经放大器340放大后得到放大信号OUT_I-，并通过放大器340的输出端将放大信号OUT_I-输出至矢量求和电路400。

其中，上述四个输入信号为四个正交信号，即：Q+与I+之间相位差为90度，I+与Q-之间相位差为90度，Q-与I-之间相位差为90度，I-与Q+之间相位差为90度。

上述矢量求和电路400的输出端作为所述数字移相器的输出端，矢量求和电路400通过对输入的四个放大信号OUT_I+、OUT_Q+、OUT_I-和OUT_Q-进行矢量求和，得到并输出移相后的信号，即数字移相器的输出信号out。

本申请实施例中，上述四个输入信号具体可以是利用本振信号对基带信号进行调制后得到的调制信号；相应的，上述数字移相器输出的移相后的信号out为射频信号。

本申请实施例中，根据数字移相器的设计要求，确定其精度值(N+2)，该精度值转换为角度表示即为360°/2^(N+2)，进而根据该精度值确定二进制的数字控制源信号的总位数为N+2位，其中高2位分别为第N+1位和第N位，可以记为PS<(N+1):N>，低N位分别为第N-1位、第N-2位……、第0位，可以记为PS<(N-1):0>。

逻辑控制电路100根据其输入端接收到的N+2位数字控制源信号中高2位PS<(N+1):N>的四种不同取值，即“00”、“01”、“10”和“11”，可以控制其四个输出端处于四种不同的输出状态，即所述高2位的四种取值与四种输出状态一一对应，且每种输出状态对应数字移相器的一个移相范围，从而使得该数字移相器可以在四种不同的移相范围内移相。

本申请实施例提供的逻辑控制电路100的控制逻辑，在每种输出状态下均有两个数字移相控制信号为0，其对应的电流数模转换器输出的模拟电流信号也为0，从而对应的放大器输出的放大信号也为0。因此，任一输出状态下，四个放大信号OUT_I+、OUT_Q+、OUT_I-和OUT_Q-中总有两个为0，矢量求和电路400实际是对另外两个不为0的放大信号进行矢量求和。又由于本申请实施例采用的四个正交输入信号相当于两对反相信号，即Q+和Q-互为反相信号、I+和I-互为反相信号，相应得到的四个放大信号也为两对反相信号，故对于四种不同组合的放大信号进行矢量求和，可以得到四种不同相位范围的输出信号out；具体如下：

假设在第一输出状态下，两个数字移相控制信号PS_c<(N-1):0>和PS_d<(N-1):0>为0，则放大信号OUT_Q-和OUT_I-为0时，矢量求和电路400对OUT_I+和OUT_Q+进行求和，得到的求和结果位于第一象限，即此时的输出信号out可以在0°～90°范围内移相；

假设在第二输出状态下，两个数字移相控制信号PS_b<(N-1):0>和PS_c<(N-1):0>为0，则放大信号OUT_I+和OUT_Q-为0时，矢量求和电路400对OUT_Q+和OUT_I-进行求和，得到的求和结果位于第二象限，即此时的输出信号out可以在90°～180°范围内移相；

假设在第三输出状态下，两个数字移相控制信号PS_a<(N-1):0>和PS_b<(N-1):0>为0，则放大信号OUT_Q+和OUT_I+为0时，矢量求和电路400对OUT_Q-和OUT_I-进行求和，得到的求和结果位于第三象限，即此时的输出信号out可以在180°～270°范围内移相；

假设在第四输出状态下，两个数字移相控制信号PS_a<(N-1):0>和PS_d<(N-1):0>为0，则放大信号OUT_Q+和OUT_I-为0时，矢量求和电路400对OUT_Q-和OUT_I+进行求和，得到的求和结果位于第四象限，即此时的输出信号out可以在270°～360°范围内移相。

在相控阵列收发系统、多进多出系统等对信号有移相需求的实际应用场景中，可以利用系统内自带的转换电路将待移相信号IN转化为四个正交信号，将这四个正交信号作为输入信号输入上述数字移相器，则该数字移相器的输出信号out即为对IN移相后的信号，具体移相大小可以通过逻辑控制电路输出的数字移相控制信号来控制。

可见，本申请实施例提供的数字移相器具有以下有益效果：

1)通过逻辑控制电路可以实现在0°～90°，90°～180°，180°～270°，270°～360°四个范围内移相，不需要额外设置移相切换电路。

2)电路结构简单、在制成集成电路时所占用的面积小，既可以降低芯片成本，又可以满足小型化移动设备的应用需求。

3)该数字移相器中设置有放大器，使得其输出信号相对输入信号具有较大增益，从而可以提高系统效率，便于驱动与移相器串联的后级功率放大器。

4)移相精度高，可以通过改变数字控制源信号的总位数和电流数模转换器的精度，来调节数字移相器的精度值，从而满足不同的移相器设计需求；又由于高精度移相器可以减小相控阵列系统中的天线间距，故本实施例提供的数字移相器可以满足小型化移动设备的应用需求。

在本申请一个可行的实施例中，上述逻辑控制电路100在其四种输出状态中的任意一种输出状态下，其四个输出端中的一个输出端输出的N位数字移相控制信号为C1，另一个输出端输出的N位数字移相控制信号为C2，其余两个输出端输出的N位数字移相控制信号为0；且在不同的输出状态下，输出的N位数字移相控制信号为C1的输出端不同；其中，C1与所述N+2位数字控制源信号PS<(N+1):0>的低N位PS<(N-1):0>相同；C2与C1满足如下关系：下面结合下表1和图3对本申请实施例提供的逻辑控制电路100的控制原理进行详细介绍。

表1逻辑控制电路控制状态表

状态序号	PS<(N+1):N>	PS_a<(N-1):0>	PS_b<(N-1):0>	PS_c<(N-1):0>	PS_d<(N-1):0>	移相范围
							1	00	C1	C2	0	0	0°～90°
2	01	C2	0	0	C1	90°～180°
							3	10	0	0	C1	C2	180°～270°
4	11	0	C1	C2	0	270°～360°

参照上表1，假设输入逻辑控制电路100所述N+2位数字控制源信号为PS<(N+1):0>，其高2位信号为PS<(N+1):N>，低N位为PS<(N-1):0>，则C1＝PS<(N-1):0>(表示为十进制的取值范围为[0,2^N-1])，逻辑控制电路100的四种输出状态分别为：

1)当所述高2位信号PS<(N+1):N>为“00”时，逻辑控制电路100的第一输出端输出的N位数字移相控制信号PS_a<(N-1):0>为C1，第二输出端输出的PS_b<(N-1):0>为C2，第三输出端输出的PS_c<(N-1):0>和第四输出端输出的PS_d<(N-1):0>均为0；对应前文所述的第一输出状态，输出信号out可以在0°～90°范围内移相，如图3中矢量图(1)所示。

2)当所述高2位信号PS<(N+1):N>为“01”时，逻辑控制电路100的第四输出端输出的PS_d<(N-1):0>为C1，第一输出端输出的PS_a<(N-1):0>为C2，第二输出端输出的PS_b<(N-1):0>和第三输出端输出的PS_c<(N-1):0>均为0；对应前文所述的第二输出状态，输出信号out可以在90°～180°范围内移相，如图3中矢量图(2)所示。

3)当所述高2位信号PS<(N+1):N>为“10”时，逻辑控制电路100的第三输出端输出的PS_c<(N-1):0>为C1，第四输出端输出的PS_d<(N-1):0>为C2，第一输出端输出的PS_a<(N-1):0>和第二输出端输出的PS_b<(N-1):0>均为0；对应前文所述的第三输出状态，输出信号out可以在180°～270°范围内移相，如图3中矢量图(3)所示。

4)当所述高2位信号PS<(N+1):N>为“11”时，逻辑控制电路100的第二输出端输出的PS_b<(N-1):0>为C1，第三输出端输出的PS_c<(N-1):0>为C2，第一输出端输出的PS_a<(N-1):0>和第四输出端输出的PS_d<(N-1):0>均为0；对应前文所述的第四输出状态，输出信号out可以在270°～360°范围内移相，如图3中矢量图(4)所示。

本申请实施例提供的数字移相器，通过改变输入逻辑控制电路的N+2位数字控制源信号的高2位信号来改变移相范围，进而通过改变数字控制源信号的低N位信号来改变两个非0数字移相控制信号的取值C1和C2，从而改变最终矢量合成得到的输出信号out的相位，实现其在高2位信号的移相范围内移相。可见，本申请通过数字信号实现360°移相范围的移相控制，不需要额外设置移相切换电路，且通过改变数字控制源信号的总位数和电流数模转换器的精度，来调节数字移相器的精度值，保证良好的控制精度，从而满足不同的移相器设计需求。

本申请实施例中的电流数模转换器，用于将逻辑控制电路产生的N位数字移相控制信号，转换为相应大小的电流信号，即模拟信号。

在本申请一个可行的实施例中，该电流数模转换器可以采用由N个晶体管并联连接构成的晶体管阵列；该晶体管阵列中的N个晶体管的源极都接地。该晶体管阵列中的N个晶体管的漏极共同连接，并作为相应电流数模转换器的输出端。该晶体管阵列中的每个晶体管的栅极作为相应电流数模转换器的一个输入端，每个输入端分别接收所述N位数字移相控制信号中的一位数字信号。

可选的，所述电流数模转换器中的晶体管具体可以采用NMOS(N-channel metaloxide semiconductor，N沟道金属氧化物半导体)晶体管，或者PMOS(P-channel metaloxide semiconductor，P沟道金属氧化物半导体)晶体管等。

需要说明的是，本申请实施例所述的电流数模转换器并不局限于上述晶体管阵列的实现方式，在其他可行的实施例中，也可以采用其他电流可控电路。

图4所示的本申请一个实施例提供的数字移相器的电路结构图。图4所示的数字移相器的精度值为10-bit，即N+2＝10，逻辑控制电路100接收的数字控制源信号为10位数字信号PS<9:0>，输出的四个数字移相控制信号均为8位，即第7位～第0位。电流数模转换器210、220、230和240分别为由8个晶体管(NMOS晶体管)并联连接构成的晶体管阵列。下面重点以电流数模转换器210为例介绍本申请实施例提供的电流数模转换器的结构及工作原理，其他三个电流数模转换器220、230和240可参照理解。

如图4中电流数模转换器210所示，其晶体管阵列中的8个晶体管的源极S7～S0都接地。该8个晶体管的漏极D7～D0共同连接，并作为电流数模转换器210的输出端(输出的电流为8个漏极电流之和)，接于相应的放大器310的增益控制端。该8个晶体管的栅极G7～G0依次接入逻辑控制电路100的第一输出端输出的PS_a<7:0>中的8个数字信号位；假设PS_a<7:0>为“01001011”，则：栅极G7接入第7位数字信号PS_a<7>，即“0”；栅极G6接入第6位数字信号PS_a<6>，即“1”；……，栅极G1接入第1位数字信号PS_a<1>，即“1”；栅极G0接入第0位数字信号PS_a<0>，即“1”。

每个晶体管的栅极输入信号可以控制该晶体管的开关状态；具体的，对于图4所示的采用NMOS晶体管的情况，当栅极输入信号为“1”时，相应的晶体管开通(漏极和源极导通)，漏极有电流输出；当栅极输入信号为“0”时，相应的晶体管关断(漏极和源极导通)，其漏极无电流输出(即漏极电流为0)。另外，对于采用PMOS晶体管的情况，当栅极输入信号为“0”时，相应的晶体管开通，漏极有电流输出；当栅极输入信号为“1”时，相应的晶体管关断，其漏极无电流输出。

在本申请一个可行的实施例中，在上述由晶体管阵列构成的电流数模转换电路中，任一晶体管在导通时，其漏极输出电流的大小，与其栅极输入数字移相控制信号的比特位权重成正比。

以图4所示N＝8的情况为例，栅极G0至G7，其输入信号在数字移相控制信号PS_a<7:0>中对应的比特位依次升高，对应的权重也依次增加，相应的晶体管在导通时漏极输出电流也依次增加。

可选的，可以预设一基准电流值I₀，则上述电流数模转换器中任一晶体管导通时其漏极输出电流为I_i＝2ⁱI₀；其中，i为任一晶体管的栅极输入数字移相控制信号的比特位，i＝0,1,2，……，N-1。

仍以图4所示N＝8的情况为例，栅极G0(i＝0)对应的晶体管导通时，对应漏极D0的输出电流最小，设置为基准电流值I₀，则：栅极G1(i＝1)对应的晶体管导通时，对应漏极D1的输出电流为I₁＝2¹I₀＝2I₀；栅极G2(i＝2)对应的晶体管导通时，对应漏极D2的输出电流为I₂＝2²I₀＝4I₀；……；栅极G6(i＝6)对应的晶体管导通时，对应漏极D6的输出电流为I₆＝2⁶I₀＝64I₀；栅极G7(i＝7)对应的晶体管导通时，对应漏极D7的输出电流为I₇＝2⁷I₀＝128I₀。

本实施例中，通过设计晶体管物理尺寸，可得到所需大小的输出电流。

可见，通过N位数字移相控制信号中“1”或“0”的个数，可以控制相应的电流数模转换器的晶体管阵列中处于开通状态的晶体管个数，从而控制漏极并联后的电流之和的大小，进而控制输入相应的放大器的增益控制端的电流大小，也即控制该放大器的放大倍数。开通的晶体管个数越多，漏极电流之和越大，输入相应放大器的增益控制端的电流越大，该放大器的放大倍数越大。因此，本申请实施例可以通过改变数字控制源信号的低N位信号，来改变各个放大器的放大倍数，从而改变移相器的输出信号out的大小。

本申请实施例中的放大器，用于在电流数模转换器输出的电流信号的控制下，对外部输入的四个正交输入信号进行选择，并将选择的两个输入信号进行放大。根据所选择的两个输入信号相位的不同，经过矢量求和得到的输出信号out可以落在矢量图的任一象限，即实现360°移相；另外，通过对选择的两个输入信号进行放大，可以调节输出信号out的大小及幅值。

在本申请一个可行的实施例中，所述放大器可以有差分晶体管对实现；该差分晶体管对的源极共同连接，作为该放大器的增益控制端，接收相应电流数模转换器输出的电流信号；该差分晶体管对的栅极作为该放大器的输入端，并接收四个正交输入信号中相位相反的两个输入信号，如前文所述的Q+和Q-，或者，I+和I-；该差分晶体管对的漏极作为该放大器的输出端，输出一对差分信号，如前文所述的OUT_Q+和OUT_Q-，或者，OUT_I+和OUT_I-。可选的，所述差分晶体管对既可以为NMOS晶体管对，也可以为PMOS晶体管对。

图4所示的电路结构图中，各个放大器可通过NMOS晶体管对实现，下面结合图4以放大器310为例介绍本申请实施例提供的放大器的结构及工作原理，其他三个放大器320、330和340可参照理解。

如图4中放大器310所示，其差分晶体管对的源极共同连接，作为该放大器310的增益控制端，接收电流数模转换器210输出的电流信号，该差分晶体管对的一个栅极接收输入信号Q+，另一个栅极接收反相的输入信号Q-；在栅极的电流信号的控制下，两个输入信号Q+和Q-被放大后通过该差分晶体管对的漏极输出，得到一对互为反相信号的放大信号，即差分信号Q+和Q-。每个放大器的两个漏极输出信号均输入矢量求和电路400中进行矢量求和，得到差分输出信号out+和out-。

可见，本申请实施例提供的移相器，可以通过改变数字控制源信号的低N位信号，来改变电流数模转换器的输出电流大小，从而改变各个放大器的工作状态(放大或置0)及放大倍数，进而改变移相器输出的输出信号out的移相范围及幅值。

参照图5所示的电路模块图，本申请实施例提供的数字移相器，还可以包括数字校准电路500。该数字校准电路500的输出端接于所述逻辑控制电路100的输入端。该数字校准电路500用于根据数字预失真(digital pre-distortion，DPD)算法产生所述N+2位数字控制源信号PS<(N+1):0>。

本申请实施例所述的数字校准电路为可重构的(即可以通过对数字校准电路的逻辑或资源进行更新，实现对其功能的调整)，具体可采用软件或可重构硬件实现。

可选的，所述数字校准电路具体可以通过现场可编程门阵列(Field－Programmable Gate Array，FPGA)、与所述数字移相器集成的片上数字电路、数字信号处理(Digital Signal Processing，DSP)芯片等可重构硬件实现，完成对数字移相器的数字校准。

相对于现有的基于有源校准电路的移相器，本申请实施例提供的数字移相器通过基于软件或可重构硬件的数字预失真方法实现数字校准，从而可以在降低电路复杂度的同时，提高移相器的有效相位精度，减小移相器的相位误差及幅度误差。

在本申请一个可行的实施例中，数字校准电路具体可以设置为，根据预设控制码表确定待输出移相后的信号的相位相对应的控制码，并将所确定的控制码作为所述N+2位数字控制源信号。

基于本申请实施例，在根据前文任一实施例所述的电路结构设计完成数字移相器后，可以对该数字移相器的2^(N+2)种移相状态进行测试，并收集测试数据(包括输出信号的相位值、幅值等数据)；遍历每种移相状态对应的测试数据进行训练，确定每种相位状态下的最优相位值或幅值对应的控制码(N+2位的二进制码)，将该控制码以控制码表的形式存入数字校准电路，即所述预设控制码。在数字移相器实际工作过程中，数字校准电路可以根据当前要输出的信号的相位或幅值从该预设控制码表中直接调用相应的控制码，作为所述N+2位数字控制源信号，输入逻辑控制电路，进行移相控制。

图6为基于本申请实施例设计的一种10-bit(相位精度为3.5°)数字移相器，在进行数字预失真校准前后输出信号的1024(即2¹⁰)种相位对比图。由图6可知，校准前的相位曲线L1呈非线性变化，相位误差较大，而数字预失真校准后的相位曲线L2基本呈线性变化，接近理论值；实际计算得知，数字预失真校准后的相位/幅度误差小于0.3°/0.2dB。可见，本申请实施例提供的数字移相器，通过数字预失真进行校准，相位误差可以得到明显改善。

本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于集成电路实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。

以上所述的本申请实施方式并不构成对本申请保护范围的限定。

Claims (10)

1.一种数字移相器，其特征在于，包括：逻辑控制电路、至少四个电流数模转换器、至少四个放大器和矢量求和电路；

所述逻辑控制电路用于接收N+2位数字控制源信号，并根据所述N+2位数字控制源信号产生四个N位数字移相控制信号并输出；所述N+2位数字控制源信号的低N位用于控制所述四个N位数字移相控制信号的大小，所述N+2位数字控制源信号的高2位用于控制所述四个N位数字移相控制信号与所述逻辑控制电路的四个输出端的对应关系，N为自然数；

所述四个电流数模转换器用于分别接收所述四个N位数字移相控制信号中的一个，通过数模转换，将所述四个N位数字移相控制信号转换为四个电流信号并输出；

所述四个放大器用于分别接收四个正交输入信号，并利用所述四个电流信号对所述四个正交输入信号进行增益控制，得到四个放大信号并输出，其中，每个放大器分别与一个输入信号以及一个电流信号相对应；

所述矢量求和电路用于将所述四个放大信号进行矢量求和，得到一个移相后的信号并输出。

2.根据权利要求1所述的数字移相器，其特征在于，所述逻辑控制电路根据所述N+2位数字控制源信号中高2位的四种不同取值，控制所述四个输出端处于四种不同的输出状态；

在任一输出状态下，所述四个输出端中的一个输出端输出的N位数字移相控制信号为C1，另一个输出端输出的N位数字移相控制信号为C2，其余两个输出端输出的N位数字移相控制信号为0；且在不同的输出状态下，输出的N位数字移相控制信号为C1的输出端不同；

其中，C1与所述N+2位数字控制源信号的低N位相同；

C2与C1满足如下关系：

3.根据权利要求2所述的数字移相器，其特征在于，所述移相后的信号具有四种移相范围，所述四种移相范围与所述逻辑控制电路的四个输出状态一一对应；

所述四种移相范围分别为0°～90°、90°～180°、180°～270°、270°～360°。

4.根据权利要求1所述的数字移相器，其特征在于，所述电流数模转换器包括并联连接的N个晶体管；

所述N个晶体管的源极接地；

所述N个晶体管的漏极共同连接，作为所述电流数模转换器的输出端；

所述N个晶体管的栅极作为所述电流数模转换器的输入端，每个输入端分别接入所述N位数字移相控制信号中的一位数字信号，以控制相应晶体管的漏极和源极之间的导通及断开。

5.根据权利要求4所述的数字移相器，其特征在于，所述电流数模转换器中任一晶体管导通时其漏极输出电流的大小，与其栅极输入数字移相控制信号的比特位权重成正比。

6.根据权利要求5所述的数字移相器，其特征在于，所述电流数模转换器中任一晶体管导通时其漏极输出电流为I_i＝2ⁱI₀；

其中，i为任一晶体管的栅极输入数字移相控制信号的比特位，i＝0,1,2，……，N-1；I₀为预设基准电流值。

7.根据权利要求1所述的数字移相器，其特征在于，所述放大器包括差分晶体管对；

所述差分晶体管对的源极共同连接，作为所述放大器的增益控制端；

所述差分晶体管对的栅极作为所述放大器的输入端，并接入所述四个正交输入信号中相位相反的两个输入信号；

所述差分晶体管对的漏极作为所述放大器的输出端，输出所述相位相反的两个输入信号经放大后得到的一对差分信号。

8.根据权利要求1所述的数字移相器，其特征在于，还包括数字校准电路，所述数字校准电路的输出端接于所述逻辑控制电路的输入端；

所述数字校准电路用于根据数字预失真算法产生所述N+2位数字控制源信号。

9.根据权利要求8所述的数字移相器，其特征在于，所述数字校准电路为可重构的，包括以下可重构硬件中的任一种：存储有校准软件的处理芯片、现场可编程门阵列FPGA、与所述数字移相器集成的片上数字电路。

10.根据权利要求8或9所述的数字移相器，其特征在于，所述数字校准电路具体用于，根据预设控制码表确定待输出移相后的信号的相位相对应的控制码，并将所确定的控制码作为所述N+2位数字控制源信号。