CN106646384B - 一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统 - Google Patents

Abstract

本发明公开了一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，包括整机，所述整机设置有九个槽位、七个OpenVPX标准负载板卡和两个CPCIE标准负载板卡；该系统解决了目前CPCIE架构嵌入式系统无法处理大数据高带宽和可拓展性差的问题，利用OpenVPX架构高速高带宽和强灵活性的优势，通过VPX交换模块实现CPCIE架构与OpenVPX架构的数据传输和控制，实现CPCIE架构与OpenVPX架构的集成互连，综合实现CPCIE架构的显控功能与OpenVPX架构的数据处理功能优点。

Description

一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统

技术领域

本发明属于嵌入式信号处理领域，尤其涉及一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统。

背景技术

在嵌入式信号处理领域，尤其是军用雷达信号处理计算机，广泛采用CPCIE架构的加固计算机作为显示控制和指挥平台。CPCIE总线架构以具有高带宽、抗恶劣环境的特点，已全面替代原CPCI总线架构，成为主流总线技术。但随着军用雷达系统对数据处理能力和实时处理性能的要求显著提高，CPCIE架构的计算机已不满足日益提高的应用需求；为了适应数字技术的不断发展，VITA协会于2002年提出了VITA46(VPX)标准，2007年该标准成为美国国家标准。VPX标准主要采用高速串行总线替代并行总线、采用包交换结构替代了并行互联结构、选用新的连接器，增强了数据传输速率和可靠性、增强了系统供电能力和散热能力。由于VITA46标准比较宏观，各个厂家的VITA46产品基本上不可能互换和兼容，为了解决该问题，VITA协会推出了VITA65(OpenVPX)标准。2010年，VITA65标准成为美国国家标准。目前OpenVPX标准已得到广泛应用与认可；

独立CPCIE架构无法满足嵌入式技术机日益增长的数据容量、通信带宽和拓展性需求，OpenVPX架构无法独立实现嵌入式计算机的显控功能。综合CPCIE架构和OpenVPX架构的各自优势，集成两种总线架构，满足嵌入式计算机的显控功能和大数据高速率传输性能的需求，解决总线间互连交换的技术难题，研制一种基于CPCIE和OpenVPX架构的计算机，意义重大。

发明内容

有鉴于此，为了解决现有技术的不足，本发明提供了一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，具有高带宽、低时延的性能；且整个系统具备OpenVPX架构的高带宽高速率数据处理能力，同时可将数据处理结果传输至CPCIE架构子系统，实现显示功能。

为了实现上述目的，本发明的技术方案如下：

一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，包括整机，所述整机设置有九个槽位、七个OpenVPX标准负载板卡和两个CPCIE标准负载板卡；

其中，所述OpenVPX标准负载板卡包括一个VPX存储模块、一个VPX FPGA模块、一个VPX交换模块和四个相同的VPX DSP模块分别为第一VPX DSP模块、第二VPX DSP模块、第三VPX DSP模块和第四VPX DSP模块；

所述CPCIE标准负载板卡包括一个PCIE主控模块和一个PCIE综显模块。

进一步，包括PCIE高速串行链路交换、SRIO高速串行链路交换、GbE高速串行链路交换以及PCIE与SRIO的桥接。

进一步，所述PCIE高速串行链路交换包括以下步骤：

1)PCIE数据通过所述PCIE主控模块中的第一PCIE bridge传输至所述PCIE综显模块中的第二CPU模块，同时，PCIE数据通过所述PCIE主控模块中的PCIE bridge传输至所述VPX交换模块中的第五PCIE SWITCH；

2)PCIE数据先通过所述VPX FPGA模块中的第六PCIE SWITCH传输至所述第一VPXDSP模块中的第一PICE SWITCH,然后，PCIE数据从第一PICE SWITCH、第二PICE SWITCH、第三PICE SWITCH顺次传输至第四PICE SWITCH，第四PICE SWITCH再将PCIE数据传输至所述VPX交换模块中的第五PCIE SWITCH；

3)所述VPX交换模块中的第五PCIE SWITCH转发来自不同端口的PCIE数据，实现OpenVPX架构的PCIE数据的全交换互连。

进一步，所述SRIO高速串行链路交换包括以下步骤：

1)SRIO数据通过所述VPX存储模块中的第五SRIO SWITCH传输至所述VPX交换模块中的第六SRIO SWITCH；

2)SRIO数据通过所述VPX FPGA模块中的第七SRIO SWITCH传输至所述VPX交换模块中的第六SRIO SWITCH；

3)SRIO数据通过所述第一VPX DSP模块中的第一SRIO SWITCH、所述第二VPX DSP模块中的第二SRIO SWITCH、所述第三VPX DSP模块中的第三SRIO SWITCH和所述第四VPXDSP模块中的第四SRIO SWITCH分别传输至所述VPX交换模块中的第六SRIO SWITCH；

4)所述VPX交换模块中的第六SRIO SWITCH转发来自不同端口的SRIO数据，实现OpenVPX架构的SRIO数据的全交换互连。

进一步，所述GbE高速串行链路交换包括以下步骤：

1)GbE数据通过所述VPX存储模块中的第一FPGA传输至所述VPX交换模块中的第五GbE SWITCH；

2)GbE数据通过所述第一VPX DSP模块中的第一GbE SWITCH、所述第二VPX DSP模块中的第二GbE SWITCH、所述第三VPX DSP模块中的第三GbE SWITCH和所述第四VPX DSP模块中的第四GbE SWITCH分别传输至所述VPX交换模块中的第五GbE SWITCH；

3)GbE数据通过所述PCIE主控模块中的GbE Module传输至VPX交换模块中的第五GbE SWITCH；

4)所述VPX交换模块中的第五GbE SWITCH转发来自不同端口的GbE数据，实现OpenVPX架构与CPCIE架构的GbE数据的全交换互连。

进一步，所述PCIE与SRIO的桥接包括以下步骤：

1)所述VPX交换模块中的第六SRIO SWITCH将SRIO数据传输至所述VPX交换模块中的PCIE/SRIO bridge；

2)所述PCIE/SRIO bridge将SRIO数据转换成PCIE数据传输至所述VPX交换模块中的第五PCIE SWITCH；

3)通过所述PCIE高速串行链路交换和所述SRIO高速串行链路交换，实现了CPCIE架构的主数据通道与OpenVPX的主数据通道的通信。

本发明的有益效果为：解决了目前CPCIE架构嵌入式系统无法处理大数据高带宽和可拓展性差的问题，利用OpenVPX架构高速高带宽和强灵活性的优势，通过VPX交换模块实现CPCIE架构与OpenVPX架构的数据传输和控制，实现CPCIE架构与OpenVPX架构的集成互连，综合实现CPCIE架构的显控功能与OpenVPX架构的数据处理功能优点。本发明涉及一套齐备的CPCIE和OpenVPX嵌入式系统，整机支持9个槽位，6个OpenVPX标准负载板卡，2个CPCIE标准负载板卡和定制化的VPX交换模块，可根据不同应用需求选配各负载模块，具有集成度高、灵活性强、实时全交换，海量数据处理能力的特点，目前研制样机已应用到国防车载雷达数据处理的预研项目中。

附图说明

图1为本发明一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统的结构示意图；

其中，其中，1、VPX存储模块；101、第一FPGA模块；102、SSD阵列；103、第五SRIOSWITCH；2、第一VPX DSP模块；201、第一C6678模块；202、第二C6678模块；203、第一GbESWITCH；204、第一PCIE SWITCH；205、第一SRIO SWITCH；3、第二VPX DSP模块；301、第三C6678模块；302、第四C6678模块；303、第二GbE SWITCH；304、第二PCIE SWITCH；305、第二SRIO SWITCH；4、VPX交换模块；401、第五PCIE SWITCH；402、PCIE/SRIO bridge；403、第六SRIO SWITCH；404、第五GbE SWITCH；5、PCIE主控模块；501、第一PCIE bridge；502、第一CPU模块；503、GbE Module；6、PCIE综显模块；601、第二PCIE bridge；602、第一CPU模块；603、视频图像模块；7、VPX FPGA模块；701、第七SRIO SWITCH；702、PCIE SWITCH；703、第二FPGA模块；704、第三FPGA模块；8、第三VPX DSP模块；801、第五C6678模块；802、第六C6678模块；803、第三GbE SWITCH；804、第三PCIE SWITCH；805、第三SRIO SWITCH；9、第四VPX DSP模块；901、第七C6678模块；902、第八C6678模块；903、第四GbE SWITCH；904、第四PCIE SWITCH；905、第四SRIO SWITCH。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图1所示，一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，包括整机，整机设置有九个槽位、七个OpenVPX标准负载板卡，两个CPCIE标准负载板卡；

其中，OpenVPX标准负载板卡包括一个VPX存储模块1、一个VPX FPGA模块7、一个VPX交换模块4和四个相同的VPX DSP模块，分别为第一VPX DSP模块2、第二VPX DSP模块3、第三VPX DSP模块8和第四VPX DSP模块9。

CPCIE标准负载板卡包括一个PCIE主控模块5、一个PCIE综显模块6。

PCIE主控模块5包括第一CPU模块502、第一PCIE bridge501和GbE Module503,其中，第一CPU模块502分别与第一PCIE bridge501和GbE Module503相连。

PCIE综显模块6包括第二CPU模块602、第二PCIE bridge601和视频图像模块603，其中，第二CPU模块602分别与第二PCIE bridge601和视频图像模块603相连。

第一VPX DSP模块2包括第一C6678模块201、第二C6678模块202、第一GbESWITCH203、第一PCIE SWITCH204和第一SRIO SWITCH205，其中，第一C6678模块201、第二C6678模块202分别连接至第一GbE SWITCH203、第一PCIE SWITCH204和第一SRIOSWITCH205。

第二VPX DSP模块3包括第三C6678模块301、第四C6678模块302、第二GbESWITCH303、第二PCIE SWITCH304和第二SRIO SWITCH305，其中，第三C6678模块301、第四C6678模块302分别连接至第二GbE SWITCH303、第二PCIE SWITCH304和第二SRIOSWITCH305。

第三VPX DSP模块8包括第五C6678模块801、第六C6678模块802、第三GbESWITCH803、第三PCIE SWITCH804和第三SRIO SWITCH805，其中，第五C6678模块801、第六C6678模块802分别连接至第三GbE SWITCH803、第三PCIE SWITCH804和第三SRIOSWITCH805。

第四VPX DSP模块9包括第七C6678模块901、第八C6678模块902、第四GbESWITCH903、第四PCIE SWITCH904和第四SRIO SWITCH905，其中，第七C6678模块901、第八C6678模块902分别连接至第四GbE SWITCH903、第四PCIE SWITCH904和第四SRIOSWITCH905。

VPX存储模块1包括第一FPGA模块101、SSD阵列102和第五SRIO SWITCH103，其中，SSD阵列102与第五SRIO SWITCH103分别连接至第一FPGA模块101。

VPX FPGA模块7包括第二FPGA模块703、第三FPGA模块704、第六PCIE SWITCH702、第七SRIO SWITCH701，其中，第二FPGA模块703和第三FPGA模块704分别连接至第六PCIESWITCH702和第七SRIO SWITCH701。

VPX交换模块4包括第五PCIE SWITCH401、PCIE/SRIO bridge402、第六SRIOSWITCH403、第五GbE SWITCH404，其中，第五PCIE SWITCH401通过PCIE/SRIO bridge402与第六SRIO SWITCH403互连。

一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，其中，

PCIE高速串行链路交换包括以下步骤：

1)PCIE数据通过PCIE主控模块5中的第一PCIE bridge501传输至PCIE综显模块6中的第二CPU模块602，同时，PCIE数据通过PCIE主控模块5中的第一PCIE bridge501传输至VPX交换模块4中的第五PCIE SWITCH401；

2)PCIE数据先通过VPX FPGA模块7中的第六PCIE SWITCH702传输至第一VPX DSP模块2中的第一PICE SWITCH204,然后，PCIE数据从第一PICE SWITCH204、第二PICESWITCH304、第三PICE SWITCH804顺次传输至第四PICE SWITCH904，第四PICE SWITCH904再将PCIE数据传输至VPX交换模块4中的第五PCIE SWITCH401；

3)所述VPX交换模块4中的第五PCIE SWITCH401转发来自不同端口的PCIE数据，实现OpenVPX架构的PCIE数据的全交换互连。

SRIO高速串行链路交换包括以下步骤：

1)SRIO数据通过VPX存储模块1中的第五SRIO SWITCH103传输至VPX交换模块4中的第六SRIO SWITCH403；

2)SRIO数据通过VPX FPGA模块7中的第七SRIO SWITCH701传输至VPX交换模块4中的第六SRIO SWITCH403；

3)SRIO数据通第一VPX DSP模块2中的第一SRIO SWITCH205、第二VPX DSP模块3中的第二SRIO SWITCH305、第三VPX DSP模块8中的第三SRIO SWITCH805和第四VPX DSP模块9中的第四SRIO SWITCH905分别传输至VPX交换模块4中的第六SRIO SWITCH403；

4)VPX交换模块4中的第六SRIO SWITCH403转发来自不同端口的SRIO数据，实现OpenVPX架构的SRIO数据的全交换互连。

GbE高速串行链路交换包括以下步骤：

1)GbE数据通过VPX存储模块1中的第一FPGA101传输至VPX交换模块4中的第五GbESWITCH404；

2)GbE数据通过第一VPX DSP模块2中的第一GbE SWITCH203、第二VPX DSP模块3中的第二GbE SWITCH303、第三VPX DSP模块8中的第三GbE SWITCH803和第四VPX DSP模块9中的第四GbE SWITCH903分别传输至VPX交换模块4中的第五GbE SWITCH404；

3)GbE数据通过PCIE主控模块5中的GbE Module503传输至VPX交换模块4中的第五GbE SWITCH404；

4)VPX交换模块4中的第五GbE SWITCH404转发来自不同端口的GbE数据，实现OpenVPX架构与CPCIE架构的GbE数据的全交换互连。

PCIE与SRIO的桥接包括以下步骤：

1)VPX交换模块4中的第六SRIO SWITCH403将SRIO数据传输至VPX交换模块4中的PCIE/SRIO bridge402；

2)PCIE/SRIO bridge402将SRIO数据转换成PCIE数据传输至VPX交换模块4中的第五PCIE SWITCH401；

3)通过PCIE高速串行链路交换和SRIO高速串行链路交换，实现了CPCIE架构的主数据通道与OpenVPX的主数据通道的通信。

以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (4)

1.一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，包括整机，其特征在于：所述整机设置有九个槽位、七个OpenVPX标准负载板卡和两个CPCIE标准负载板卡；

其中，所述OpenVPX标准负载板卡包括一个VPX存储模块、一个VPX FPGA模块、一个VPX交换模块和四个相同的VPX DSP模块分别为第一VPX DSP模块、第二VPX DSP模块、第三VPXDSP模块和第四VPX DSP模块；

所述CPCIE标准负载板卡包括一个PCIE主控模块和一个PCIE综显模块；

包括PCIE高速串行链路交换、SRIO高速串行链路交换、GbE高速串行链路交换以及PCIE与SRIO的桥接；

所述PCIE与SRIO的桥接包括以下步骤：

1)所述VPX交换模块中的第六SRIO SWITCH将SRIO数据传输至所述VPX交换模块中的PCIE/SRIO bridge；

2)所述PCIE/SRIO bridge将SRIO数据转换成PCIE数据传输至所述VPX交换模块中的第五PCIE SWITCH；

3)通过所述PCIE高速串行链路交换和所述SRIO高速串行链路交换，实现了CPCIE架构的主数据通道与OpenVPX的主数据通道的通信。

2.根据权利要求1所述的一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，其特征在于,所述PCIE高速串行链路交换包括以下步骤：

1)PCIE数据通过所述PCIE主控模块中的第一PCIE bridge传输至所述PCIE综显模块中的第二CPU模块，同时，PCIE数据通过所述PCIE主控模块中的PCIE bridge传输至所述VPX交换模块中的第五PCIE SWITCH；

2)PCIE数据先通过所述VPX FPGA模块中的第六PCIE SWITCH传输至所述第一VPX DSP模块中的第一PICE SWITCH,然后，PCIE数据从第一PICE SWITCH、第二PICE SWITCH、第三PICE SWITCH顺次传输至第四PICE SWITCH，第四PICE SWITCH再将PCIE数据传输至所述VPX交换模块中的第五PCIE SWITCH；

3)所述VPX交换模块中的第五PCIE SWITCH转发来自不同端口的PCIE数据，实现OpenVPX架构的PCIE数据的全交换互连。

3.根据权利要求1所述的一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，其特征在于，所述SRIO高速串行链路交换包括以下步骤：

1)SRIO数据通过所述VPX存储模块中的第五SRIO SWITCH传输至所述VPX交换模块中的第六SRIO SWITCH；

2)SRIO数据通过所述VPX FPGA模块中的第七SRIO SWITCH传输至所述VPX交换模块中的第六SRIO SWITCH；

3)SRIO数据通过所述第一VPX DSP模块中的第一SRIO SWITCH、所述第二VPX DSP模块中的第二SRIO SWITCH、所述第三VPX DSP模块中的第三SRIO SWITCH和所述第四VPX DSP模块中的第四SRIO SWITCH分别传输至所述VPX交换模块中的第六SRIO SWITCH；

4)所述VPX交换模块中的第六SRIO SWITCH转发来自不同端口的SRIO数据，实现OpenVPX架构的SRIO数据的全交换互连。

4.根据权利要求1所述的一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统，其特征在于，所述GbE高速串行链路交换包括以下步骤：

1)GbE数据通过所述VPX存储模块中的第一FPGA传输至所述VPX交换模块中的第五GbESWITCH；

2)GbE数据通过所述第一VPX DSP模块中的第一GbE SWITCH、所述第二VPX DSP模块中的第二GbE SWITCH、所述第三VPX DSP模块中的第三GbE SWITCH和所述第四VPX DSP模块中的第四GbE SWITCH分别传输至所述VPX交换模块中的第五GbE SWITCH；

3)GbE数据通过所述PCIE主控模块中的GbE Module传输至VPX交换模块中的第五GbESWITCH；

4)所述VPX交换模块中的第五GbE SWITCH转发来自不同端口的GbE数据，实现OpenVPX架构与CPCIE架构的GbE数据的全交换互连。