CN109408451A - 一种图形处理器系统 - Google Patents

一种图形处理器系统 Download PDF

Info

Publication number
CN109408451A
CN109408451A CN201811308092.4A CN201811308092A CN109408451A CN 109408451 A CN109408451 A CN 109408451A CN 201811308092 A CN201811308092 A CN 201811308092A CN 109408451 A CN109408451 A CN 109408451A
Authority
CN
China
Prior art keywords
high speed
speed serialization
bus standard
serialization computer
computer expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811308092.4A
Other languages
English (en)
Other versions
CN109408451B (zh
Inventor
许继委
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201811308092.4A priority Critical patent/CN109408451B/zh
Priority to US16/214,744 priority patent/US10902549B2/en
Publication of CN109408451A publication Critical patent/CN109408451A/zh
Application granted granted Critical
Publication of CN109408451B publication Critical patent/CN109408451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明提供一种图形处理器系统，所述图形处理器系统包括：一中央处理器；复数个图形处理器，与所述中央处理器通信相连；一总线通信协议交换机，与所述复数个图形处理器相连，用于实现各图形处理器之间的相互通信；一管理板，与所述总线通信协议交换机分别通信相连，用于对所述总线通信协议交换机进行管理。本发明提出了总线通信协议交换机，其可将图形处理器间的对等网络通信带宽最大化和均衡化，理论最大双向带宽可达300GB/s，还可以再扩展一个八图形处理器系统，构成一个十六图形处理器系统，可实现任意两图形处理器的对等网络通信。

Description

一种图形处理器系统
技术领域
本发明属于数据处理技术领域，涉及一种数据处理系统，特别是涉及一种图形处理器系统。
背景技术
随着虚拟现实和人工智能技术的快速发展，对具有海量数据计算和处理能力的系统的需求逐渐攀升。图形处理器(Graphics Processing Unit，GPU)正是以高计算性能著称，近年来显得格外受欢迎。
GPU又称显示核心、视觉处理器、显示芯片，其是一种专门在个人电脑、工作站、游戏机和一些移动设备(如平板电脑、智能手机等)上执行图像运算工作的微处理器。GPU的用途是将计算机系统所需要的显示信息进行转换驱动，并向显示器提供行扫描信号，控制显示器的正确显示，是连接显示器和个人电脑主板的重要元件，也是“人机对话”的重要设备之一。
在实际应用中，采用多GPU系统来增强图形处理能力是常用手段，但由于GPU与CPU之间通信接口的限制，以及GPU与GPU之间通信带宽的限制，多GPU系统的图形处理能力也是受限的，并不能随着GPU数量的增多而呈现指数增强的效果。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图形处理器系统，用于解决现有多GPU系统的通信速率低的问题。
为实现上述目的及其他相关目的，本发明提供一种图形处理器系统，所述图形处理器系统包括：一中央处理器；复数个图形处理器，与所述中央处理器通信相连；一总线通信协议交换机，与所述复数个图形处理器相连，用于实现各图形处理器之间的相互通信；一管理板，与所述总线通信协议交换机分别通信相连，用于对所述总线通信协议交换机进行管理。
于本发明的一实施例中，所述总线通信协议交换机包括：至少一总线通信协议交换模组；所述总线通信协议交换模组包括6个总线通信协议交换模块；各总线通信协议交换模块设有16组总线通信协议端口；各总线通信协议交换模块的每组总线通信协议端口用于连接一图形处理器或扩展；总线通信协议管理模块，与所述各总线通信协议交换模块相连，用于管理各总线通信协议交换模块的各组总线通信协议端口之间的通信。
于本发明的一实施例中，所述总线通信协议交换模块中的8组总线通信协议端口用于一一对应连接8个图形处理器，所述各总线通信协议交换模块中的剩余8组总线通信协议端口用于扩展。
于本发明的一实施例中，所述图形处理器系统还包括：一高速串行计算机扩展总线标准交换机组，与所述中央处理器和复数个图形处理器分别相连，用于扩展所述中央处理器的高速串行计算机扩展总线标准端口，实现所述图形处理器与所述中央处理器之间的相互通信；一高速串行计算机扩展总线标准扩展模块，与所述高速串行计算机扩展总线标准交换机组、所述总线通信协议管理模块和所述管理板分别通信相连；所述管理板通过所述高速串行计算机扩展总线标准扩展模块对所述高速串行计算机扩展总线标准交换机组和所述总线通信协议交换机进行管理。
于本发明的一实施例中，所述高速串行计算机扩展总线标准交换机组包括：一第一高速串行计算机扩展总线标准交换机，与所述中央处理器相连；一第二高速串行计算机扩展总线标准交换机，与所述第一高速串行计算机扩展总线标准交换机相连；所述第二高速串行计算机扩展总线标准交换机下行连接复数个图形处理器；一第三高速串行计算机扩展总线标准交换机，与所述第一高速串行计算机扩展总线标准交换机相连；所述第三高速串行计算机扩展总线标准交换机下行连接复数个图形处理器；所述管理板与所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机分别相连，用于对所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机进行管理设置。
于本发明的一实施例中，所述第一高速串行计算机扩展总线标准交换机包括：至少一第一主机端口，用于与所述中央处理器通信相连；至少2个第一光纤通信端口，用于分别与所述第二高速串行计算机扩展总线标准交换机和所述第三高速串行计算机扩展总线标准交换机通信相连；至少一第一上行端口，用于与所述管理板通信相连。
于本发明的一实施例中，所述第二高速串行计算机扩展总线标准交换机包括：至少一第二光纤通信端口，用于与所述第一高速串行计算机扩展总线标准交换机的一第一光纤通信端口通信相连；至少一第二上行端口，用于与所述管理板通信相连；至少一第二下行端口，用于与图形处理器通信相连。
于本发明的一实施例中，所述第三高速串行计算机扩展总线标准交换机包括：至少一第三光纤通信端口，用于与所述第一高速串行计算机扩展总线标准交换机的另一第一光纤通信端口通信相连；至少一第三上行端口，用于与所述管理板通信相连；至少一第三下行端口，用于与图形处理器通信相连。
于本发明的一实施例中，所述第二高速串行计算机扩展总线标准交换机的一第二下行端口用于连接网卡或固态硬盘；或/和所述第三高速串行计算机扩展总线标准交换机的一第三下行端口用于连接网卡或固态硬盘。
于本发明的一实施例中，所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机均工作于虚拟模式；所述管理板对所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机进行动态管理。
如上所述，本发明所述的图形处理器系统，具有以下有益效果：
本发明提出了总线通信协议交换机，其可将图形处理器间的对等网络通信带宽最大化和均衡化，理论最大双向带宽可达300GB/s，还可以再扩展一个八图形处理器系统，构成一个十六图形处理器系统，可实现任意两图形处理器的对等网络通信。
附图说明
图1显示为本发明实施例所述的图形处理器系统的一种示例性实现结构示意图。
图2显示为本发明实施例所述的图形处理器系统的总线通信协议交换机的一种示例性实现结构示意图。
图3显示为本发明实施例所述的图形处理器系统的总线通信协议交换机的一种示例性通信结构示意图。
图4显示为本发明实施例所述的图形处理器系统的另一种示例性实现结构示意图。
图5A显示为本发明实施例所述的图形处理器系统的第一高速串行计算机扩展总线标准交换机的一种示例性端口结构示意图。
图5B显示为本发明实施例所述的图形处理器系统的第二高速串行计算机扩展总线标准交换机的一种示例性端口结构示意图。
图5C显示为本发明实施例所述的图形处理器系统的第三高速串行计算机扩展总线标准交换机的一种示例性端口结构示意图。
图6A和6B显示为本发明实施例所述的图形处理器系统的一种具体实施结构示意图。
图7显示为本发明实施例所述的图形处理器系统的另一种具体实施结构示意图。
元件标号说明
100 图形处理器系统
110 中央处理器
120 图形处理器
130 总线通信协议交换机
131 总线通信协议交换模组
1311 总线通信协议交换模块
132 总线通信协议管理模块
140 管理板
150 高速串行计算机扩展总线标准交换机组
151 第一高速串行计算机扩展总线标准交换机
1511 第一主机端口
1512 第一光纤通信端口
1513 第一上行端口
152 第二高速串行计算机扩展总线标准交换机
1521 第二光纤通信端口
1522 第二上行端口
1523 第二下行端口
153 第三高速串行计算机扩展总线标准交换机
1531 第三光纤通信端口
1532 第三上行端口
1533 第三下行端口
160 高速串行计算机扩展总线标准扩展模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
多图形处理器(Graphics Processing Unit，GPU)系统除了对GPU与中央处理器(Central Processing Unit Processor，CPU)之间有高带宽性能有需求之外，还要求GPU之间有很高的带宽能力，即对等网络(Peer to Peer，点对点)带宽。为了提高多GPU系统的带宽，本发明提供一种图形处理器系统，如图1所示，所述图形处理器系统100包括：一中央处理器(CPU)110，复数个图形处理器120，一总线通信协议交换机130，或/和一管理板140。所述复数个图形处理器120与所述中央处理器110通信相连。所述总线通信协议交换机130与所述复数个图形处理器120相连，用于实现各图形处理器之间的相互通信。所述管理板140与所述总线通信协议交换机130分别通信相连，用于对所述总线通信协议交换机进行管理。
本发明中，NVLink是英伟达(NVIDIA)开发并推出的一种总线及其通信协议。NVLink采用点对点结构、串列传输，用于GPU与GPU之间的连接，也可用于CPU与GPU之间的连接。NVLink端口是GPU与GPU之间或者CPU与GPU之间的点对点通信端口。所述总线通信协议交换机130即为NVLink交换机。
参见图2所示，于本发明一实施例中，所述总线通信协议交换机130包括：至少一总线通信协议交换模组131，总线通信协议管理模块132；所述总线通信协议交换模组131包括6个总线通信协议交换模块1311；各总线通信协议交换模块1311设有16组总线通信协议端口；各总线通信协议交换模块的每组总线通信协议端口用于连接一图形处理器或扩展；所述总线通信协议管理模块132与所述各总线通信协议交换模块1311相连，用于管理各总线通信协议交换模块的各组总线通信协议端口之间的通信。
参见图3所示，于本发明一实施例中，所述总线通信协议交换模块1311中的8组总线通信协议端口用于一一对应连接8个图形处理器，所述各总线通信协议交换模块中的剩余8组总线通信协议端口用于扩展。
参见图4所示，于本发明一实施例中，所述图形处理器系统100还包括：一高速串行计算机扩展总线标准交换机组150，或/和一高速串行计算机扩展总线标准扩展模块160。所述高速串行计算机扩展总线标准交换机组150与所述中央处理器110和复数个图形处理器120分别相连，用于扩展所述中央处理器的高速串行计算机扩展总线标准端口，实现所述图形处理器与所述中央处理器之间的相互通信。所述高速串行计算机扩展总线标准扩展模块160与所述高速串行计算机扩展总线标准交换机组150、所述总线通信协议管理模块132和所述管理板140分别通信相连。述管理板140通过所述高速串行计算机扩展总线标准扩展模块160对所述高速串行计算机扩展总线标准交换机组150和所述总线通信协议交换机130进行管理。
参见图4所示，于本发明一实施例中，所述高速串行计算机扩展总线标准交换机组150包括：一第一高速串行计算机扩展总线标准交换机151，一第二高速串行计算机扩展总线标准交换机152，或/和一第三高速串行计算机扩展总线标准交换机153。所述第一高速串行计算机扩展总线标准交换机151与所述中央处理器110相连。所述第二高速串行计算机扩展总线标准交换机152与所述第一高速串行计算机扩展总线标准交换机151相连；所述第二高速串行计算机扩展总线标准交换机152下行连接复数个图形处理器120。所述第三高速串行计算机扩展总线标准交换机153与所述第一高速串行计算机扩展总线标准交换机151相连；所述第三高速串行计算机扩展总线标准交换机153下行连接复数个图形处理器120。所述管理板140与所述第一高速串行计算机扩展总线标准交换机151、第二高速串行计算机扩展总线标准交换机152和第三高速串行计算机扩展总线标准交换机153分别相连，用于对所述第一高速串行计算机扩展总线标准交换机151、第二高速串行计算机扩展总线标准交换机152和第三高速串行计算机扩展总线标准交换机153进行管理设置。
进一步，所述第一高速串行计算机扩展总线标准交换机151、第二高速串行计算机扩展总线标准交换机152和第三高速串行计算机扩展总线标准交换机153均工作于虚拟模式；所述管理板140对所述第一高速串行计算机扩展总线标准交换机151、第二高速串行计算机扩展总线标准交换机152和第三高速串行计算机扩展总线标准交换机153进行动态管理。
参见图5A所示，于本发明一实施例中，所述第一高速串行计算机扩展总线标准交换机151包括：至少一第一主机端口1511，至少2个第一光纤通信端口1512，至少一第一上行端口1513。所述至少一第一主机端口1511用于与所述中央处理器通信相连；所述至少2个第一光纤通信端口1512用于分别与所述第二高速串行计算机扩展总线标准交换机152和所述第三高速串行计算机扩展总线标准交换机153通信相连；所述至少一第一上行端口1513用于与所述管理板通信相连。
参见图5B所示，于本发明一实施例中，所述第二高速串行计算机扩展总线标准交换机152包括：至少一第二光纤通信端口1521，至少一第二上行端口1522，至少一第二下行端口1523。所述至少一第二光纤通信端口1521用于与所述第一高速串行计算机扩展总线标准交换机的一第一光纤通信端口1512通信相连；所述至少一第二上行端口1522用于与所述管理板140通信相连；所述至少一第二下行端口1523用于与图形处理器120通信相连。所述第二高速串行计算机扩展总线标准交换机152的一第二下行端口用于连接网卡或固态硬盘。
参见图5C所示，于本发明一实施例中，所述第三高速串行计算机扩展总线标准交换机153包括：至少一第三光纤通信端口1531，至少一第三上行端口1532，至少一第三下行端口1533。所述至少一第三光纤通信端口1531用于与所述第一高速串行计算机扩展总线标准交换机的另一第一光纤通信端口通信相连；所述至少一第三上行端口1532用于与所述管理板通信相连；所述至少一第三下行端口1533用于与图形处理器通信相连。所述第三高速串行计算机扩展总线标准交换机153的一第三下行端口用于连接网卡或固态硬盘。
随着时代的进步，客户对GPU系统性能的需求不断提升，与此同时，GPU商家的技术也一直在进步，而我们需要设计出优良的架构把GPU产品的高性能充分发挥出来，以便提供给客户的产品能胜任相应的业务。
原SXM2 GPU系统采用三个交换机(switch)的架构，用来扩展CPU的PCIE port(PCIE端口)给GPU。其中一级交换机(switch)采用虚拟模式(virtual mode)，用来支持双路X16 PCIE到CPU，给CPU和GPU的通信提供充足的带宽。在本发明所述的新一代SXM3 GPU系统中依然可以采用；对于GPU之间的相互通信，利用NVLink互连提供部分GPU之间的直接对等网络(Peer to Peer)通信，另外一部分则利用PCIE switch(PCIE交换机)的光纤通信mode(光纤通信模式)来实现，如图6A和6B所示。然而，这部分GPU对等网络的通信依然采用的是PCIE协议，最高速度为8Gbps，远低于NVLink互连的速度25Gbps。因此，在SXM3 GPU系统中，利用总线通信协议交换机(NVLink switch)可以实现所有GPU间的通信都采用NVLink协议，这样可以最大化任意GPU间的对等网络带宽，系统拓扑如图7所示。
图7所示的SXM3 GPU系统的拓扑图中，CPU和GPU通信的部分依然采用三个PCIEswitch(PEX9797)的结构，第一个switch为虚拟模式(virtual mode)工作模式，内部分为两个虚拟桥VS0和VS1，两个虚拟桥分别接一组X16PCIE到CPU，实现GPU和CPU之间32个PCIElane的通信带宽；由于NVLink光纤通信需要一组X4PCIE用作NV-Switch的管理，第二个switch外接一个PEX8749作为PCIE的扩展，同样的工作在virtual mode，其中一个虚拟桥VS0用作NVLink光纤通信的管理和扩展一组X16PCIE接网卡以及SSD等；另外一个虚拟桥VS1用作PCIE switch光纤通信的管理，下行分别接三个PEX9797的管理端口，为X1PCIE，上行通过HD mini SAS接管理板，为X4PCIE，预留一下行控制端口(control port)用作PCIEswitch光纤通信扩展，为X1PCIE。GPU和GPU间的对等网络通信采用的是NVLink光纤通信结构。每个SXM3 GPU有六组NVLink端口，每一组NVLink端口分别和一个NV-Switch(总线通信协议交换模块)相连，共有8×6NVLink；每个NV-Switch有十六组NVLink端口，除去和内部GPU互连的八组，还有八组用作NVLink光纤通信的扩展，即十六GPU系统。当两个GPU需要通信时，如GPU1和GPU2，由于每个GPU都有一组NVLink端口与NV-Switch互连，host可通过PEX8725管理六个NV-Switch，使得GPU1和GPU2的NVLink相通，这样可以同时有六组NVLink工作来提供GPU之间的数据传输，每组NVLink能提供的双向带宽约为50GB/s，总带宽可达300GB/s。
SXM3 GPU系统的拓扑是在SXM2 GPU系统上改进而来，除了原有的优点之外，还具有以下优点：
本发明所述的PCIE交换机的光纤通信模式主要用于多交换机组网，利用管理端口对交换机的动态管理，可以实现多主机(CPU)和多终端(GPU)之间的灵活通信。
本发明可以解决GPU相互之间的对等网络通信带宽偏低的问题，可以给GPU和CPU之间提供高带宽。
本发明将二级PCIE交换机通过网卡接入网络中后，可实现同一网络中的不同GPU系统间的数据直接交换，而不需要经过CPU及其内存，极大地提高了GPU系统间的数据交换能力。
此外，本发明将GPU间的对等网络通信带宽最大化和均衡化，理论最大双向带宽可达300GB/s，还可以再扩展一个八GPU系统，构成一个十六GPU系统，可实现任意两GPU的对等网络通信；本发明将PCIE switch(高速串行计算机扩展总线标准交换机组150)的光纤通信和NVLink switch的光纤通信管理链路合在一个switch(图中PEX8749，高速串行计算机扩展总线标准扩展模块)中，简化了板子结构。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种图形处理器系统，其特征在于，所述图形处理器系统包括：
一中央处理器；
复数个图形处理器，与所述中央处理器通信相连；
一总线通信协议交换机，与所述复数个图形处理器相连，用于实现各图形处理器之间的相互通信；
一管理板，与所述总线通信协议交换机分别通信相连，用于对所述总线通信协议交换机进行管理。
2.根据权利要求1所述的图形处理器系统，其特征在于，所述总线通信协议交换机包括：
至少一总线通信协议交换模组；所述总线通信协议交换模组包括6个总线通信协议交换模块；各总线通信协议交换模块设有16组总线通信协议端口；各总线通信协议交换模块的每组总线通信协议端口用于连接一图形处理器或扩展；
总线通信协议管理模块，与所述各总线通信协议交换模块相连，用于管理各总线通信协议交换模块的各组总线通信协议端口之间的通信。
3.根据权利要求2所述的图形处理器系统，其特征在于：所述总线通信协议交换模块中的8组总线通信协议端口用于一一对应连接8个图形处理器，所述各总线通信协议交换模块中的剩余8组总线通信协议端口用于扩展。
4.根据权利要求2所述的图形处理器系统，其特征在于，所述图形处理器系统还包括：
一高速串行计算机扩展总线标准交换机组，与所述中央处理器和复数个图形处理器分别相连，用于扩展所述中央处理器的高速串行计算机扩展总线标准端口，实现所述图形处理器与所述中央处理器之间的相互通信；
一高速串行计算机扩展总线标准扩展模块，与所述高速串行计算机扩展总线标准交换机组、所述总线通信协议管理模块和所述管理板分别通信相连；
所述管理板通过所述高速串行计算机扩展总线标准扩展模块对所述高速串行计算机扩展总线标准交换机组和所述总线通信协议交换机进行管理。
5.根据权利要求4所述的图形处理器系统，其特征在于，所述高速串行计算机扩展总线标准交换机组包括：
一第一高速串行计算机扩展总线标准交换机，与所述中央处理器相连；
一第二高速串行计算机扩展总线标准交换机，与所述第一高速串行计算机扩展总线标准交换机相连；所述第二高速串行计算机扩展总线标准交换机下行连接复数个图形处理器；
一第三高速串行计算机扩展总线标准交换机，与所述第一高速串行计算机扩展总线标准交换机相连；所述第三高速串行计算机扩展总线标准交换机下行连接复数个图形处理器；
所述管理板与所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机分别相连，用于对所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机进行管理设置。
6.根据权利要求5所述的图形处理器系统，其特征在于，所述第一高速串行计算机扩展总线标准交换机包括：
至少一第一主机端口，用于与所述中央处理器通信相连；
至少2个第一光纤通信端口，用于分别与所述第二高速串行计算机扩展总线标准交换机和所述第三高速串行计算机扩展总线标准交换机通信相连；
至少一第一上行端口，用于与所述管理板通信相连。
7.根据权利要求6所述的图形处理器系统，其特征在于，所述第二高速串行计算机扩展总线标准交换机包括：
至少一第二光纤通信端口，用于与所述第一高速串行计算机扩展总线标准交换机的一第一光纤通信端口通信相连；
至少一第二上行端口，用于与所述管理板通信相连；
至少一第二下行端口，用于与图形处理器通信相连。
8.根据权利要求7所述的图形处理器系统，其特征在于，所述第三高速串行计算机扩展总线标准交换机包括：
至少一第三光纤通信端口，用于与所述第一高速串行计算机扩展总线标准交换机的另一第一光纤通信端口通信相连；
至少一第三上行端口，用于与所述管理板通信相连；
至少一第三下行端口，用于与图形处理器通信相连。
9.根据权利要求8所述的图形处理器系统，其特征在于：所述第二高速串行计算机扩展总线标准交换机的一第二下行端口用于连接网卡或固态硬盘；或/和所述第三高速串行计算机扩展总线标准交换机的一第三下行端口用于连接网卡或固态硬盘。
10.根据权利要求5所述的图形处理器系统，其特征在于：所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机均工作于虚拟模式；所述管理板对所述第一高速串行计算机扩展总线标准交换机、第二高速串行计算机扩展总线标准交换机和第三高速串行计算机扩展总线标准交换机进行动态管理。
CN201811308092.4A 2018-11-05 2018-11-05 一种图形处理器系统 Active CN109408451B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811308092.4A CN109408451B (zh) 2018-11-05 2018-11-05 一种图形处理器系统
US16/214,744 US10902549B2 (en) 2018-11-05 2018-12-10 Graphics processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811308092.4A CN109408451B (zh) 2018-11-05 2018-11-05 一种图形处理器系统

Publications (2)

Publication Number Publication Date
CN109408451A true CN109408451A (zh) 2019-03-01
CN109408451B CN109408451B (zh) 2022-06-14

Family

ID=65471370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811308092.4A Active CN109408451B (zh) 2018-11-05 2018-11-05 一种图形处理器系统

Country Status (2)

Country Link
US (1) US10902549B2 (zh)
CN (1) CN109408451B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221391A (zh) * 2020-01-03 2020-06-02 英业达科技有限公司 一种图形处理器箱
CN113626368A (zh) * 2021-06-30 2021-11-09 苏州浪潮智能科技有限公司 一种人工智能的数据处理方法及相关装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11537548B2 (en) * 2019-04-24 2022-12-27 Google Llc Bandwidth allocation in asymmetrical switch topologies
US20220309017A1 (en) * 2020-07-31 2022-09-29 Nvidia Corporation Multi-format graphics processing unit docking board

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070291535A1 (en) * 2006-06-14 2007-12-20 Hans Eberle Multi-chip switch based on proximity communication
US20090167771A1 (en) * 2007-12-28 2009-07-02 Itay Franko Methods and apparatuses for Configuring and operating graphics processing units
US20140006679A1 (en) * 2010-12-24 2014-01-02 Hitachi, Ltd. Computer system and routing control method
CN107168810A (zh) * 2017-05-10 2017-09-15 郑州云海信息技术有限公司 一种计算节点内存共享系统及读、写操作内存共享方法
CN107590101A (zh) * 2017-09-06 2018-01-16 郑州云海信息技术有限公司 一种与gpu整机箱互联的服务器装置
CN108734637A (zh) * 2017-04-21 2018-11-02 英特尔公司 图形控制流机制
CN110869875A (zh) * 2017-05-08 2020-03-06 利奇得公司 存储外壳内的结构交换图形模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112513B2 (en) 2005-11-30 2012-02-07 Microsoft Corporation Multi-user display proxy server
US8559248B2 (en) 2011-06-14 2013-10-15 Nvidia Corporation Clamped bit line read circuit
US8995302B1 (en) * 2013-01-16 2015-03-31 Pmc-Sierra Us, Inc. Method and apparatus for translated routing in an interconnect switch
US20160171575A1 (en) 2014-12-11 2016-06-16 ecoATM, Inc. Methods and systems for identifying mobile phones and other electronic devices
US10365981B2 (en) * 2016-08-19 2019-07-30 Samsung Electronics Co., Ltd. Adaptive multipath fabric for balanced performance and high availability
CN107450987A (zh) 2017-07-28 2017-12-08 山东超越数控电子有限公司 一种高可用的异构服务器
US10831688B2 (en) * 2018-08-21 2020-11-10 International Business Machines Corporation Reconfigurable network infrastructure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070291535A1 (en) * 2006-06-14 2007-12-20 Hans Eberle Multi-chip switch based on proximity communication
US20090167771A1 (en) * 2007-12-28 2009-07-02 Itay Franko Methods and apparatuses for Configuring and operating graphics processing units
US20140006679A1 (en) * 2010-12-24 2014-01-02 Hitachi, Ltd. Computer system and routing control method
CN108734637A (zh) * 2017-04-21 2018-11-02 英特尔公司 图形控制流机制
CN110869875A (zh) * 2017-05-08 2020-03-06 利奇得公司 存储外壳内的结构交换图形模块
CN107168810A (zh) * 2017-05-10 2017-09-15 郑州云海信息技术有限公司 一种计算节点内存共享系统及读、写操作内存共享方法
CN107590101A (zh) * 2017-09-06 2018-01-16 郑州云海信息技术有限公司 一种与gpu整机箱互联的服务器装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SIMIN YOU 等: "Scalable and efficient spatial data management on multi-core CPU and GPU clusters: A preliminary implementation based on Impala", 《2015 31ST IEEE INTERNATIONAL CONFERENCE ON DATA ENGINEERING WORKSHOPS》 *
李沛南 等: "一种高效片间互联接口协议的设计与实现", 《计算机工程》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221391A (zh) * 2020-01-03 2020-06-02 英业达科技有限公司 一种图形处理器箱
CN111221391B (zh) * 2020-01-03 2023-08-25 英业达科技有限公司 一种图形处理器箱
CN113626368A (zh) * 2021-06-30 2021-11-09 苏州浪潮智能科技有限公司 一种人工智能的数据处理方法及相关装置
CN113626368B (zh) * 2021-06-30 2023-07-25 苏州浪潮智能科技有限公司 一种人工智能的数据处理方法及相关装置

Also Published As

Publication number Publication date
CN109408451B (zh) 2022-06-14
US20200143506A1 (en) 2020-05-07
US10902549B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
CN109408451A (zh) 一种图形处理器系统
CN206820773U (zh) 一种支持RapidIO和网络双交换功能的板卡
CN103353861B (zh) 实现分布式i/o资源池化的方法及装置
CN101197649B (zh) 外部设备互联高速总线接口与交换机端口测试方法及系统
CN102033581B (zh) 一种基于多核网络处理器的高可扩展性atca板
CN202535384U (zh) 基于PCIe总线的网络设备扩展连接和虚拟机互连优化系统
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
CN108400880A (zh) 片上网络、数据传输方法和第一交换节点
CN106416110B (zh) 用于光网络的可扩展硅光子交换架构
CN105138494B (zh) 一种多路计算机系统
CN103106173A (zh) 多核处理器核间互联的方法
CN107480094A (zh) 一种融合架构的池化服务器系统架构
CN201926952U (zh) 一种基于多核网络处理器的高可扩展性atca板
CN102780936B (zh) 无阻塞通信的光片上网络系统及其通信方法
CN207234816U (zh) 一种srio和以太网的vpx交换板
CN206807466U (zh) 一种基于pcie非透明桥的高可用冗余加密终端
CN109410117A (zh) 图形处理器系统
CN106168933B (zh) 一种基于高速串行通信实现虚拟双端口共享内存的方法
CN103888361B (zh) 一种面向胖树型拓扑结构的光路由器
CN101247663B (zh) 大容量路由系统及其转发表生成方法
CN104486256A (zh) 面向融合架构服务器的多平面交换网络设备
CN104598403A (zh) 一种基于pcie交换器的集群存储系统
CN208046650U (zh) 一种混合交换板卡
CN103716258B (zh) 高密度线卡、交换设备、集群系统及电信号类型配置方法
CN206195819U (zh) 一种空间信息网络链路控制设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant