CN106611617A - 非挥发性闪存的有效编程方法 - Google Patents

非挥发性闪存的有效编程方法 Download PDF

Info

Publication number
CN106611617A
CN106611617A CN201510685227.9A CN201510685227A CN106611617A CN 106611617 A CN106611617 A CN 106611617A CN 201510685227 A CN201510685227 A CN 201510685227A CN 106611617 A CN106611617 A CN 106611617A
Authority
CN
China
Prior art keywords
transistor
floating
flash memory
volatile flash
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510685227.9A
Other languages
English (en)
Other versions
CN106611617B (zh
Inventor
王兴亚
周昇元
林志光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Silicon Integrated Circuit Ltd By Share Ltd
Original Assignee
American Silicon Integrated Circuit Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Silicon Integrated Circuit Ltd By Share Ltd filed Critical American Silicon Integrated Circuit Ltd By Share Ltd
Priority to CN201510685227.9A priority Critical patent/CN106611617B/zh
Publication of CN106611617A publication Critical patent/CN106611617A/zh
Application granted granted Critical
Publication of CN106611617B publication Critical patent/CN106611617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明是一种非挥发性闪存的有效编程方法，其中，非挥发性闪存包含多个记忆胞，且每个记忆胞包含选择晶体管及相对的浮动晶体管，而本发明的方法包括：施加正电压到当作字线用的浮动晶体管的控制闸极，施加零电压到三重P型位阱、深N型位阱、选择晶体管的选择闸极，藉以关闭选择晶体管，最后施加中等正电压到控制晶体管的汲极。由于接面能带到能带穿隧的作用，使得在位线的接面以及三重型位阱之间所产生的电洞‑电子对中的电子会在正电场的牵引下，跳跃到浮动晶体管的浮动闸极中，因而感应较高的记忆胞临限电压，达到编程目的。

Description

非挥发性闪存的有效编程方法
技术领域
本发明是有关于一种非挥发性闪存的有效编程方法，尤其是利用接面能带至能带热电子(Junction band to band hot electron)，取代传统的信道热电子(Channel HotElectron)，藉以解决需要低注入效率的高编程电流的问题，并改善电路设计的复杂度，提高同一时间的编程的记忆胞数量。
背景技术
随着半导体技术的不断进步，使得集成电路(IC)的发展快速，也使得终端电子产品的功能日益强大，比如计算机、手机，而电子产品在操作时，除了仰赖高功能的处理器以外，还需要暂时储存运算中数据的内存，比如随机存取内存(RAM)。不过随机存取内存所储存的数据会在关电后消失，而为了储存预先规划的系统参数或开机操作系统的韧体程序，比如基本输入输出系统(BIOS)，因此需要不会在关电后丧失数据的非挥发性内存，尤其是可同时写入、抹除大量数据的非挥发性闪存。
一般，非挥发性闪存分为二类，亦即或非门(NOR)非挥发性闪存以及与非门(NAND)非挥发性闪存。传统上，NOR非挥发性闪存中的NOR快闪记忆胞(Cell)是采用信道热电子(channel hot electron，CHE)以进行数据的编程(Program)，或称为写入(Write)，并利用FN((Fowler-Nordheim)模式进行数据抹除。
具体而言，传统的编程操作是使用选择晶体管以保持堆栈闸晶体管的位线只看到单一位，且CHE记忆胞的选择晶体管的源极是连接到位线并被施加0V，而堆栈闸晶体管的汲极是连接源极线并被施加5V，且堆栈闸晶体管的控制闸极是连接到字线，并施加12V的正电压，因而N信道中的信道热电子(CHE)可跳跃到浮动闸极内，当作状态“0”，并经读取后，可得到数据“0”。
但是，现有技术的缺点在于需要低注入效率的高编程电流，约10-4安培，因而导致设计相当复杂，并且限制同一时间内可编程的记忆胞数量。因此，需要一种新式的有效编程方法，用以对非挥发性闪存进行有效编程，利用接面能带至能带热电子，取代传统的信道热电子，避免需要低注入效率的高编程电流的问题，并改善电路设计的复杂度，提高同一时间可编程的记忆胞数量，进而解决上述现有技术的问题。
发明内容
本发明的主要目的在于提供一种非挥发性闪存的有效编程方法，可对非挥发性闪存进行有效编程，其中非挥发性闪存包含多个选择晶体管、多个浮动晶体管，且每个选择晶体管是与相对应的浮动晶体管形成单一记忆胞。每个选择晶体管及每个浮动晶体管是属于N型晶体管。此外，每个记忆胞是设置于三重P型位阱中，而三重P型位阱是设置于深N型位阱中，且深N型位阱是设置于P型基板中。
浮动晶体管具有相互电气不连接的控制闸极及浮动闸极。选择晶体管的源极连接共享的源极线，选择晶体管的汲极连接浮动晶体管的源极，而浮动晶体管的汲极连接位线，且浮动晶体管的控制闸极连接字线。
具体而言，本发明的有效编程方法包括依序进行的第一、第二、第三及第四编程步骤，其中在第一编程步骤中，施加正电压到当作字线用的浮动晶体管的控制闸极，在第二编程步骤中，施加零电压或负电压到三重P型位阱、深N型位阱，并在第三编程步骤中，施加零电压或负电压到选择晶体管的选择闸极，藉以关闭选择晶体管，最后在第四编程步骤中，施加中等正电压到浮动晶体管的汲极。由于接面能带到能带穿隧(junction band to bandtunneling，BTBT)的作用，使得在位线(一般为重掺杂N+)接面以及三重型位阱(PWell)之间产生的电洞-电子对中的电子会在正电场的牵引下，轻易的跳跃到浮动晶体管的浮动闸极中，因而感应较高的记忆胞临限电压(Cell threshold voltage)Vt，可当作状态“0”。
再者，上述的浮动闸极可利用抹除操作而变更状态“0”，其中抹除操作是包括依序进行的第一、第二、第三及第四抹除步骤。
在第一抹除步骤中，施加另一负偏压到控制闸极。在第二抹除步骤中，施加零偏压到选择闸极，同时施加零偏压到浮动源极线或浮动源极线为浮动。在第三抹除步骤中，施加另一正电压到三重P型位阱、深N型位阱。最后在第四抹除步骤中，保持控制晶体管的汲极为浮动。因此，可使得浮动闸极所储存的电子经福勒-诺德汉穿隧效应(Fowler-Nordheimtunneling)而跳跃到三重P型位阱，藉以感应较低的记忆胞临限电压，当作状态“1”。
因此，本发明具有整体操作流程简单的优点，而不需要传统闪存所需的额外程序，尤其是，本发明的记忆胞为双晶体管结构，可确保浮动源极在编程时，能避免过度抹除(over-erase)问题。再者，抹除后浮动闸晶体管的临限电压可为负值，较少发生电荷增益的问题，能表现较佳可靠度。此外，除了本发明所使用的BTBT(Band-to-Band tunnelingtransistor)比传统的CHE(Channel Hot Electron Transistor)具有较高注入效率以外，较低的编程电流也能在同一时间下编程大量的记忆胞(cell)，比如在每个区段有数页的记忆胞。而且，晶体管在编程及抹除操作下都是保持关闭，所以更容易缩小尺寸大小，而不会有元件贯穿(device punch-through)的疑虑。
对于多阶状态的应用，本发明也可在编程时藉施加不同偏压到控制闸极而达成，而自我收敛机制(self-convergent mechanism)的特征更可降低验证电路的设计难度以及芯片尺寸。
附图说明
图1为依据本发明实施例非挥发性闪存的有效编程方法的操作流程示意图；
图2为依据本发明有效编程方法中非挥发性闪存的示意图；
图3及图4分别显示本发明有效编程方法中记忆胞的简单示意图及剖示图；
图5为依据本发明中非挥发性闪存的抹除操作的流程图；
图6显示本发明有效编程方法中记忆胞进行抹除操作的剖示图。
其中，附图标记说明如下：
10 非挥发性闪存
11 记忆胞
FT 浮动晶体管
ST 选择晶体管
SG 选择闸极
CG 控制闸极
FG 浮动闸极
e-电子
D-NWell 深N型位阱
P-sub P 型基板
T-PWell 三重P型位阱
WL 字线
BL 位线
SL 源极线
SGL 选择闸极线
S10、S12、S14、S16 步骤
S20、S22、S24、S26 步骤
具体实施方式
以下配合图标及元件符号对本发明的实施方式做更详细的说明，以使熟悉本领域的技术人员在研读本说明书后能据以实施。
请参考图1，为本发明实施例非挥发性闪存的有效编程方法的操作流程示意图。如图1所示，本发明非挥发性闪存的有效编程方法主要包括依序进行的第一编程步骤S10、第二编程步骤S12、第三编程步骤S14及第四编程步骤S16，用以对非挥发性闪存进行有效编程。为清楚说明本发明方法的特点，请同时配合参考图2、图3及图4，其中图2为非挥发性闪存10的示意图，图3为单一记忆胞11的示意图，而图4为单一记忆胞11的剖示图。
如图2、图3及图4所示，非挥发性闪存10实质上是包含多个选择晶体管ST、多个浮动晶体管FT，且每个选择晶体管ST是与相对应的浮动晶体管FT形成单一记忆胞11，而每个选择晶体管ST及每个浮动晶体管FT可为N型晶体管。进一步而言，每个记忆胞是设置于三重P型位阱(T-PWell)中，而三重P型位阱(T-PWell)是设置于深N型位阱(D-NWell)中，进一步深N型位阱(D-NWell)是设置于P型基板(P-sub)中。
选择晶体管ST的源极连接共享的源极线(Source Line)SL，选择晶体管的汲极连接浮动晶体管FT的源极，选择晶体管的选择闸极SG连接选择闸极线SGL。
浮动晶体管FT具有相互不电气连接的浮动闸极FG及控制闸极CG，其中浮动晶体管FT的汲极连接位线(Bit Line)BL，浮动晶体管FT的控制闸极CG连接字线(Word Line)WL。
关于本发明非挥发性闪存的有效编程方法，首先由第一编程步骤S10开始，施加正电压到浮动晶体管FT的控制闸极CG，亦即字线WL，接着进行第二编程步骤S12，施加零电压或负电压到三重P型位阱(T-PWell)、深N型位阱(D-NWell)。然后，在第三编程步骤S14中，施加零电压或负电压到选择晶体管ST的选择闸极SG，亦即选择闸极线SGL，藉以关闭选择晶体管ST。最后，执行第四编程步骤S16，施加中等正电压到浮动晶体管FT的汲极，亦即位线BL，因而完成编程操作。较佳的，上述的正电压大约7+/-3V，而中等正电压大约5V+/-1.5V。
具体而言，依据上述的编程步骤，可在接面能带到能带穿隧(junction band toband tunneling，BTBT)的作用下，使得位线BL的接面以及三重型位阱(P-Well)之间所产生电洞-电子对中的电子e-因电场的牵引，如图4的箭头所示，而轻易的跳跃到浮动晶体管FT的浮动闸极FG中，感应较高的记忆胞临限电压(Cell threshold voltage，Vt)，可当作状态“0”，亦即，在读取该记忆胞11时，可得到数据“0”。
因此，本发明的编程方法完全不同于现有技术中利用信道热电子(Channel HotElectron，CHE)以编程CHE记忆胞的方式，因为现有技术使用选择晶体管以保持堆栈闸(stack gate，SG)晶体管的位线只看到单一位而已，且CHE记忆胞的选择晶体管的源极连接位线并施加0V，而堆栈闸晶体管的汲极连接源极线并施加5V，尤其是堆栈闸晶体管的控制闸极是连接字线，并施加高达12V的正电压，以使得N信道中的信道热电子(CHE)跳跃到浮动闸极内，当作状态“0”，但是，本发明的控制闸极只需施加大约7V的正电压，且选择晶体管为关闭，因而并未形成N通道，所以注入浮动闸极内的载子不是信道热电子，而是在BTBT作用下的电子e-。
易言之，本发明所使用的记忆胞的电气连接线路是不同于一般的闪存，且编程方法中所施加的电压值也不同于现有技术，因而具有相当技术新颖性。再者，本发明不需使用12V的高正电压，而是使用较低的7V电压，并在实际操作上具有较高的可靠度，能避免高电压对电子元件特性的不良影响，所以具有相当技术进步性。
此外，本发明方法所编程的非挥发性闪存可藉抹除操作将相对的记忆胞变更成状态“1”。以下将参考图5及图6以详细说明抹除操作的特点，其中图5为显示抹除操作的流程图，而图6为显示记忆胞进行抹除操作时的剖示图。
如图5所示，抹除操作包括依序进行的第一抹除步骤S20、第二抹除步骤S22、第三抹除步骤S24、第四抹除步骤S26。具体而言，如图6所示，首先，在第一抹除步骤S20中，施加另一负偏压到控制闸极CG，比如大约-8V的另一负偏压，接着进行第二抹除步骤S22，施加零偏压到选择闸极SG，同时施加零偏压到浮动源极线SL或浮动源极线SL为浮动，再于第三抹除步骤S24中，施加另一正电压到三重P型位阱(T-PWell)、深N型位阱(D-NWell)，比如大约8V的另一正电压，最后进入第四抹除步骤S26，保持浮动晶体管FT的汲极为浮动，亦即位线BL为浮动，以使得浮动闸极FG所储存的电子可经由福勒-诺德汉穿隧效应(Fowler-Nordheim tunneling)而跳跃到三重P型位阱(T-PWell)，藉以感应较低的记忆胞临限电压，当作一状态“1”。
较佳的，上述另一负偏压可为大约-8+/-3V，而另一正电压可为大约8+/-3V。
因此，本发明除了提供有效编程方法而对非挥发性闪存进行编程操作外，还可利用抹除操作而变更记忆胞的状态，实现非挥发性闪存可重复多次编程、抹除的具体功能。
综上所述，本发明的主要特点在于提供一种有效编程方法，可对非挥发性闪存进行编程操作，具有整体操作流程简单的优点，而不需要传统闪存所需的额外程序，提高操作可靠度，并可避免过度抹除(over-erase)问题。此外，抹除后浮动闸晶体管的临限电压可为负值，较少发生电荷增益的问题，进一步改善电气性能。
本发明的另一特点在于，本发明除了具有较高注入效率外，还能用较低的编程电流同时编程大量的记忆胞，而且晶体管在编程及抹除操作下都是保持关闭，所以更容易缩小尺寸大小，而不会有元件贯穿的疑虑。再者，本发明也可应用于多阶状态，只要在编程时施加不同偏压到控制闸极即可达成。另外，本发明自我收敛机制的特征更可降低验证电路的设计难度以及芯片尺寸。
以上所述仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制。因此，凡有在相同的发明精神下所作有关本发明的任何修饰或变更，皆仍应包括在本发明意图保护的范畴。

Claims (4)

1.一种非挥发性闪存的有效编程方法，用以对一非挥发性闪存进行有效编程，其中该非挥发性闪存包含多个选择晶体管、多个浮动晶体管，且每个选择晶体管是与相对应的浮动晶体管形成一记忆胞，每个选择晶体管及每个浮动晶体管是属于N型晶体管，每个记忆胞是设置于一三重P型位阱中，而该三重P型位阱是设置于一深N型位阱中，该深N型位阱是设置于一P型基板中，该浮动晶体管具有相互不电气连接的一浮动闸极及一控制闸极，该选择晶体管的一源极连接共享的一源极线，该选择晶体管的一汲极连接该浮动晶体管的一源极，该浮动晶体管的一汲极连接一位线，该浮动晶体管的控制闸极连接一字线，其特征在于，该有效编程方法包括：
一第一编程步骤，施加一正电压到该浮动晶体管的控制闸极；
一第二编程步骤，施加零电压或一负电压到该三重P型位阱、该深N型位阱；
一第三编程步骤，施加零电压或该负电压到该选择晶体管的一选择闸极，藉以关闭该选择晶体管；以及
一第四编程步骤，施加一中等正电压到该浮动晶体管的汲极，
其中，该位线以及该三重型位阱之间的接面在能带到能带穿隧的作用下，使得电洞-电子对的电子跳跃到该浮动闸极，因而感应较高的一记忆胞临限电压以当作状态“0”。
2.如权利要求1所述的非挥发性闪存的有效编程方法，其特征在于，该正电压为大约7+/-3V，该中等正电压为大约5V+/-1.5V。
3.如权利要求1所述的非挥发性闪存的有效编程方法，其特征在于，该浮动闸极是藉一抹除操作而变更该状态“0”，且该抹除操作包括：
一第一抹除步骤，施加另一负偏压到该控制闸极；
一第二抹除步骤，施加零偏压到该选择闸极，同时施加零偏压到该浮动源极线或该浮动源极线为浮动；
一第三抹除步骤，施加另一正电压到该三重P型位阱、该深N型位阱；以及
一第四抹除步骤，保持该浮动晶体管的汲极为浮动，以使得该浮动闸极所储存的电子经福勒-诺德汉穿隧效应跳跃到该三重P型位阱，藉以感应较低的记忆胞临限电压，当作状态“1”。
4.如权利要求3所述的非挥发性闪存的有效编程方法，其特征在于，该另一负偏压为大约-8+/-3V，该另一正电压为大约8+/-3V。
CN201510685227.9A 2015-10-22 2015-10-22 非挥发性闪存的有效编程方法 Active CN106611617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510685227.9A CN106611617B (zh) 2015-10-22 2015-10-22 非挥发性闪存的有效编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510685227.9A CN106611617B (zh) 2015-10-22 2015-10-22 非挥发性闪存的有效编程方法

Publications (2)

Publication Number Publication Date
CN106611617A true CN106611617A (zh) 2017-05-03
CN106611617B CN106611617B (zh) 2020-09-22

Family

ID=58610357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510685227.9A Active CN106611617B (zh) 2015-10-22 2015-10-22 非挥发性闪存的有效编程方法

Country Status (1)

Country Link
CN (1) CN106611617B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926418A (en) * 1997-04-11 1999-07-20 Programmable Silicon Solutions Nonvolatile memory
US6114724A (en) * 1998-03-31 2000-09-05 Cypress Semiconductor Corporation Nonvolatile semiconductor memory cell with select gate
US20010054735A1 (en) * 2000-04-19 2001-12-27 Takaaki Nagai Non-volatile semiconductor storage apparatus and manufacturing method thereof
CN1345448A (zh) * 1999-03-26 2002-04-17 硅芯片公司 带有嵌入的快闪和eeprom存储器的器件
CN101022133A (zh) * 2006-02-14 2007-08-22 王知行 电可擦可编程非易失性存储装置与阵列及其操作方法
CN102498475A (zh) * 2009-07-10 2012-06-13 柰米闪芯积体电路有限公司 高速高密度以nand为基础的双晶体管-nor闪存的新构成
US20130070531A1 (en) * 2011-09-16 2013-03-21 Dengtao Zhao Substrate bias during program of non-volatile storage

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926418A (en) * 1997-04-11 1999-07-20 Programmable Silicon Solutions Nonvolatile memory
US6114724A (en) * 1998-03-31 2000-09-05 Cypress Semiconductor Corporation Nonvolatile semiconductor memory cell with select gate
CN1345448A (zh) * 1999-03-26 2002-04-17 硅芯片公司 带有嵌入的快闪和eeprom存储器的器件
US20010054735A1 (en) * 2000-04-19 2001-12-27 Takaaki Nagai Non-volatile semiconductor storage apparatus and manufacturing method thereof
CN101022133A (zh) * 2006-02-14 2007-08-22 王知行 电可擦可编程非易失性存储装置与阵列及其操作方法
CN102498475A (zh) * 2009-07-10 2012-06-13 柰米闪芯积体电路有限公司 高速高密度以nand为基础的双晶体管-nor闪存的新构成
US20130070531A1 (en) * 2011-09-16 2013-03-21 Dengtao Zhao Substrate bias during program of non-volatile storage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王春林: "《石英电子手表》", 31 December 1981, 黑龙江科学技术出版社 *

Also Published As

Publication number Publication date
CN106611617B (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
US10192622B2 (en) Systems, methods, and apparatus for memory cells with common source lines
US9224743B2 (en) Nonvolatile memory device
US7391071B2 (en) Nonvolatile memory devices with trenched side-wall transistors and method of fabricating the same
US10347340B2 (en) Memory array and method for reading, programming and erasing the same
US11894073B2 (en) Proactive refresh of edge data word line for semi-circle drain side select gate
US11769560B2 (en) String based erase inhibit
US9368209B2 (en) Embedded non-volatile memory with single polysilicon layer memory cells programmable through channel hot electrons and erasable through fowler-nordheim tunneling
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
CN106783864B (zh) 具有横向耦合结构的非易失性存储单元、存储单元阵列
US11211392B1 (en) Hole pre-charge scheme using gate induced drain leakage generation
US20070091682A1 (en) Byte-Erasable Nonvolatile Memory Devices
US10872669B2 (en) Semiconductor device and a manufacturing method of the semiconductor device
TWI571880B (zh) 非揮發性快閃記憶體的有效編程方法
US11562797B2 (en) Non-linear temperature compensation for wider range operation temperature products
US11222694B1 (en) Reference current generator control scheme for sense amplifier in NAND design
US10790021B2 (en) EEPROM, and methods for erasing, programming and reading the EEPROM
CN106611617A (zh) 非挥发性闪存的有效编程方法
US11784230B2 (en) Non-volatile memory device
US11961572B2 (en) Edge word line data retention improvement for memory apparatus with on-pitch semi-circle drain side select gate technology
US20230253049A1 (en) Celsrc voltage separation between slc and xlc for slc program average icc reduction
US8274824B1 (en) High-performance CMOS-compatible non-volatile memory cell and related method
CN115881190A (zh) 3d快闪存储器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant