CN106603200A - 基于pcie链路的dsp与fpga芯片高速数据传输装置及方法 - Google Patents

基于pcie链路的dsp与fpga芯片高速数据传输装置及方法 Download PDF

Info

Publication number
CN106603200A
CN106603200A CN201611136492.2A CN201611136492A CN106603200A CN 106603200 A CN106603200 A CN 106603200A CN 201611136492 A CN201611136492 A CN 201611136492A CN 106603200 A CN106603200 A CN 106603200A
Authority
CN
China
Prior art keywords
dsp
data
module
fpga
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611136492.2A
Other languages
English (en)
Inventor
徐荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huiruisitong Information Technology Co Ltd
Original Assignee
Guangzhou Huiruisitong Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huiruisitong Information Technology Co Ltd filed Critical Guangzhou Huiruisitong Information Technology Co Ltd
Priority to CN201611136492.2A priority Critical patent/CN106603200A/zh
Publication of CN106603200A publication Critical patent/CN106603200A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate

Abstract

本发明公开一种基于PCIE链路的DSP与FPGA芯片高速数据传输装置及方法，高速数据传输装置包括顺序连接的天线、FPGA模块以及DSP模块，其中，所述天线用于接收射频信号数据，所述FPGA模块用于将射频信号数据转化为数字基带信号数据，所述DSP模块用于接收PC客户端发送的制式变换指令；FPGA模块包括第一PCIE接口模块、FPGA芯片、中频单元和射频单元，DSP模块包括网线接口模块、DSP芯片、DDR空间单元及第二PCIE接口模块，DSP模块和FPGA模块之间实现高速数据的PCIE链路传输。本发明能够提供高速度的传输效率，并且能够灵活获取2G/3G/4G等不同制式的高速数据。

Description

基于PCIE链路的DSP与FPGA芯片高速数据传输装置及方法
技术领域
本发明涉及通过配置指令选择不同制式射频信号的无线通信技术领域，尤其涉及一种基于PCIE链路的DSP与FPGA芯片高速数据传输装置及方法。
背景技术
无线通信技术迅猛发展，使得数据传输速度得到快速提升，满足了人们日益丰富的移动业务需求。无线数据传输速度快速提升意味着单位时间收到数据量暴增，要求接收设备数据传输和数据处理环节都必须大幅提升，才能满足这一发展要求。
PCIE属于高速串行总线，实现点对点双向高带宽传输，连接设备独享通道带宽，主要优势就是数据传输速率高。PCIE以其高速率低延迟布线简单，在无线通信设备中得到广泛应用。本发明将PCIE作为DSP与FPGA之间高速数据传输接口，满足了GSM(Global systemfor mobile)、CDMA(Code Division Multiple Access)、WCDMA(Wideband Code DivisionMultiple Access)、TDSCDMA(Time Division Synchronous Code Division MultipleAccess)等不同制式数据的传输速率要求。
射频采样的无线空口数据经过FPGA预处理后，转成DSP易于处理的基带数据，发送给板上高性能数据处理芯片DSP进行基带数据处理，满足数据高速处理的要求，解决201310020190.9(一种基于PCIE接口的软件无线电射频收发装置及方法)中不能脱离计算机处理的问题。
本发明DSP可通过PCIE向FPGA发送配置指令，灵活获取GSM、CDMA、WCDMA、TDSCDMA(2G/3G/4G)等不同制式数据，解决在201410105353.8(一种多DSP和FPGA并行处理系统及实现方法)中没有提到的控制输入数据的问题。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供基于PCIE链路的DSP与FPGA芯片高速数据传输装置及方法，能够提供高速度的传输效率，并且能够灵活获取2G/3G/4G等不同制式的高速数据。
为解决上述技术问题，本发明提供如下技术方案：一种基于PCIE链路的DSP与FPGA芯片高速数据传输装置，包括顺序连接的天线、FPGA模块以及DSP模块，其中
所述天线用于接收射频信号；
所述FPGA模块用于将射频信号转化为数字基带信号数据；
所述DSP模块用于处理基带信号数据，接收PC客户端发送来的制式变换指令，以及配置FPGA模块参数使得FPGA模块接收不同频段的信号数据。
进一步地，所述FPGA模块包括第一PCIE接口模块、FPGA芯片、中频单元和射频单元，所述第一PCIE接口模块用于与具有PCIE接口的DSP模块数据连接，所述FPGA芯片用于对数字基带信号数据排序，所述射频单元用于将射频信号数据转化为中频信号数据，所述中频单元用于将中频信号数据转化为数字基带信号数据。
进一步地，所述DSP模块包括网线接口模块、DSP芯片、DDR空间单元及第二PCIE接口模块，所述网线接口模块用于使用网线与PC客户端连接，所述DSP芯片用于处理DDR空间单元存储的数据，所述DDR空间单元用于存储数据，所述第二PCIE接口模块用于与具有PCIE接口的FPGA模块进行数据连接。
本发明的另一目的是提供一种基于PCIE链路的DSP与FPGA芯片高速数据传输方法，所述高速数据传输方法包括高速数据的输出方法和高速数据的输入方法，其中
所述高速数据的输出方法，包括如下步骤：
S11、PC客户端通过网线向DSP模块发送制式变换指令；
S12、DSP模块收到指令后，通过第二PCIE接口将变换的控制信息发送给FPGA模块；
S13、FPGA模块接收控制信息后，将控制信息分配到中频单元和射频单元；
S14、中频和射频单元对控制信息进行参数的调整，并根据控制要求开始接收不同频段的数据；
所述高速数据的输入方法，包括如下步骤：
S21、天线接收射频信号数据，并发送至射频单元；
S22、射频单元将接收的射频信号数据转化为中频信号数据，并发送至中频单元；
S23、中频单元将中频信号数据转化为数字基带信号数据发送到FPGA芯片；
S24、FPGA芯片根据与DSP芯片的通讯协议，将数字基带信号数据进行预处理，然后通过第一PCIE接口发送至DSP模块的DDR空间单元；
S25、DSP芯片读取DDR空间单元的数据并进行解析，解析出的结果信息通过网线接口模块发送至PC客户端。
进一步地，所述步骤S24中将数字基带信号数据进行预处理，其具体为：将不同频段数据排序。
进一步地，所述步骤S25中DSP芯片读取DDR空间单元的数据并进行解析，其具体为：对基带数据按照无线制式标准进行解析。
采用上述技术方案后，本发明至少具有如下有益效果：
(1)本发明通过配置指令灵活选择不同无线制式的所有频段，实现无线制式的灵活切换，将无线通信接收设备由按制式分成多台设备实现变成单台设备即可实现；
(2)本发明利用FPGA丰富的外围接口及其强大的并行处理能力，负责接收外来的射频数据，进行数据排序，降低DSP处理负担；
(3)本发明通过高速总线PCIE，将数据发往DSP外部DDR空间，减少FPGA存储单元使用，利用DSP强大的数据处理能力，负责数据实时处理工作；通过复用DDR空间，进一步提高了设备资源利用。
附图说明
图1为本发明基于PCIE链路的DSP与FPGA芯片高速数据传输装置及方法的结构和处理流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互结合，下面结合附图和具体实施例对本申请作进一步详细说明。
如图1所示，本发明基于PCIE链路的DSP与FPGA芯片高速数据传输装置主要包括天线、FPGA模块以及DSP模块，其中中频单元和射频单元均属于FPGA模块，图1为了方便理解所以把它们提取出来描述。
本发明基于软件无线电理论，通过软件配置接收设备射频前端电路的工作模式及不同采样通道，实现采集GSM、CDMA、WCDMA、TDSCDMA等不同无线通信标准的数据。因为同一时间只采集单个制式的无线数据，为保证资源充分利用，在DSP模块设置有不同制式共用相同的DDR空间单元。为满足高速数据的传输，本发明在FPGA模块和DSP模块的传输环节使用高速传输总线PCIE，FPGA模块和DSP模块均设置有PCIE接口，FPGA模块和DSP模块充分利用PCIE高速度、低延迟的特性，保证射频数据的高速实时传输。为保证无线高速数据有足够空间暂存，解决芯片内部存储空间有限的问题，本发明将高速数据放在DDR空间单元中。本发明充分利用FPGA芯片并行处理和DSP芯片数据处理的优势，将数据排序放在FPGA芯片进行，将排序好的数据放在DSP芯片中处理，保证了无线射频数据大数据量的实时处理。
本发明的主要处理方式分为高速数据的输出方法和高速数据的输入方法，其中，高速数据的输出方法的控制步骤为：
第一步PC客户端通过网线向DSP发送制式变换指令；
第二步DSP收到指令后，通过PCIE接口发送控制信息到FPGA；
第三步FPGA收到DSP控制信息后，发送控制信息到中频单元和射频单元；
第四步中频和射频单元收到控制信息后调整参数，按照控制要求开始接收不同频段的数据。
高速数据的输入方法的控制步骤为：
第一步天线接收射频信号；
第二步射频信号通过射频单元处理将接收的射频信号转化为中频信号，发送数据到中频单元；
第三步中频单元对接收数据进行处理进一步将数据转化为数字基带信号发送到FPGA；
第四步FPGA按照与DSP的约定，将数据预处理后通过PCIE发送到DSP外部DDR空间；
第五步DSP定时从PCIE空间取数据进行处理，处理后的状态信息通过网口发送到PC。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解的是，在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种等效的变化、修改、替换和变型，本发明的范围由所附权利要求及其等同范围限定。

Claims (6)

1.一种基于PCIE链路的DSP与FPGA芯片高速数据传输装置，其特征在于，包括顺序连接的天线、FPGA模块以及DSP模块，其中
所述天线用于接收射频信号；
所述FPGA模块用于将射频信号转化为数字基带信号数据；
所述DSP模块用于处理基带信号数据，接收PC客户端发送来的制式变换指令，以及配置FPGA模块参数使得FPGA模块接收不同频段的信号数据。
2.根据权利要求1所述的基于PCIE链路的DSP与FPGA芯片高速数据传输装置，其特征在于，所述FPGA模块包括第一PCIE接口模块、FPGA芯片、中频单元和射频单元，所述第一PCIE接口模块用于与具有PCIE接口的DSP模块数据连接，所述FPGA芯片用于对数字基带信号数据排序，所述射频单元用于将射频信号数据转化为中频信号数据，所述中频单元用于将中频信号数据转化为数字基带信号数据。
3.根据权利要求1所述的基于PCIE链路的DSP与FPGA芯片高速数据传输装置，其特征在于，所述DSP模块包括网线接口模块、DSP芯片、DDR空间单元及第二PCIE接口模块，所述网线接口模块用于使用网线与PC客户端连接，所述DSP芯片用于处理DDR空间单元存储的数据，所述DDR空间单元用于存储数据，所述第二PCIE接口模块用于与具有PCIE接口的FPGA模块进行数据连接。
4.一种基于PCIE链路的DSP与FPGA芯片高速数据传输方法，其特征在于，所述高速数据传输方法包括高速数据的输出方法和高速数据的输入方法，其中
所述高速数据的输出方法，包括如下步骤：
S11、PC客户端通过网线向DSP模块发送制式变换指令；
S12、DSP模块收到指令后，通过第二PCIE接口将变换的控制信息发送给FPGA模块；
S13、FPGA模块接收控制信息后，将控制信息分配到中频单元和射频单元；
S14、中频和射频单元对控制信息进行参数的调整，并根据控制要求开始接收不同频段的数据；
所述高速数据的输入方法，包括如下步骤：
S21、天线接收射频信号数据，并发送至射频单元；
S22、射频单元将接收的射频信号数据转化为中频信号数据，并发送至中频单元；
S23、中频单元将中频信号数据转化为数字基带信号数据发送到FPGA芯片；
S24、FPGA芯片根据与DSP芯片的通讯协议，将数字基带信号数据进行预处理，然后通过第一PCIE接口发送至DSP模块的DDR空间单元；
S25、DSP芯片读取DDR空间单元的数据并进行解析，解析出的结果信息通过网线接口模块发送至PC客户端。
5.根据权利要求4所述的基于PCIE链路的DSP与FPGA芯片高速数据传输方法，其特征在于，所述步骤S24中将数字基带信号数据进行预处理，其具体为：将不同频段数据排序。
6.根据权利要求4所述的基于PCIE链路的DSP与FPGA芯片高速数据传输方法，其特征在于，所述步骤S25中DSP芯片读取DDR空间单元的数据并进行解析，其具体为：对基带数据按照无线制式标准进行解析。
CN201611136492.2A 2016-12-12 2016-12-12 基于pcie链路的dsp与fpga芯片高速数据传输装置及方法 Pending CN106603200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611136492.2A CN106603200A (zh) 2016-12-12 2016-12-12 基于pcie链路的dsp与fpga芯片高速数据传输装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611136492.2A CN106603200A (zh) 2016-12-12 2016-12-12 基于pcie链路的dsp与fpga芯片高速数据传输装置及方法

Publications (1)

Publication Number Publication Date
CN106603200A true CN106603200A (zh) 2017-04-26

Family

ID=58598394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611136492.2A Pending CN106603200A (zh) 2016-12-12 2016-12-12 基于pcie链路的dsp与fpga芯片高速数据传输装置及方法

Country Status (1)

Country Link
CN (1) CN106603200A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543025A (zh) * 2020-12-08 2021-03-23 成都天奥信息科技有限公司 基于矩阵化的高速串行ad采样及数据处理系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005444A1 (en) * 2000-07-07 2002-01-17 Sony Corporation Universal platform for software defined radio
CN101383643A (zh) * 2008-10-24 2009-03-11 山东大学 一种mimo实时平台及其同步和信道联合估计方法
CN202535367U (zh) * 2011-12-20 2012-11-14 中国航天科工集团8511研究所 功能可重构的频谱管理干扰机
CN103885919A (zh) * 2014-03-20 2014-06-25 北京航空航天大学 一种多dsp和fpga并行处理系统及实现方法
CN103986680A (zh) * 2014-05-14 2014-08-13 北京航空航天大学 一种小型化双通道ofdm通信系统及其实现方法
CN104883331A (zh) * 2015-04-10 2015-09-02 长春理工大学 基于软件无线电的基带信号处理平台
CN104991882A (zh) * 2015-06-11 2015-10-21 哈尔滨工程大学 一种基于多处理器协作的用于软件无线电的基带板卡
CN105915237A (zh) * 2016-06-21 2016-08-31 山东航天电子技术研究所 一种用于软件无线电的基带和射频一体化板卡

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005444A1 (en) * 2000-07-07 2002-01-17 Sony Corporation Universal platform for software defined radio
CN101383643A (zh) * 2008-10-24 2009-03-11 山东大学 一种mimo实时平台及其同步和信道联合估计方法
CN202535367U (zh) * 2011-12-20 2012-11-14 中国航天科工集团8511研究所 功能可重构的频谱管理干扰机
CN103885919A (zh) * 2014-03-20 2014-06-25 北京航空航天大学 一种多dsp和fpga并行处理系统及实现方法
CN103986680A (zh) * 2014-05-14 2014-08-13 北京航空航天大学 一种小型化双通道ofdm通信系统及其实现方法
CN104883331A (zh) * 2015-04-10 2015-09-02 长春理工大学 基于软件无线电的基带信号处理平台
CN104991882A (zh) * 2015-06-11 2015-10-21 哈尔滨工程大学 一种基于多处理器协作的用于软件无线电的基带板卡
CN105915237A (zh) * 2016-06-21 2016-08-31 山东航天电子技术研究所 一种用于软件无线电的基带和射频一体化板卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨枫 等: "基于FPGA+DSP+PC的软件无线电实验平台硬件设计", 《全国第三届DSP应用技术、第九届信号与信息处理联合学术会议论文集》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543025A (zh) * 2020-12-08 2021-03-23 成都天奥信息科技有限公司 基于矩阵化的高速串行ad采样及数据处理系统及方法

Similar Documents

Publication Publication Date Title
US9215296B1 (en) Method and apparatus for efficient radio unit processing in a communication system
CN102843720B (zh) 分布式基站系统中数据的压缩、解压缩方法、装置及系统
CN104242981B (zh) 一种基于软件无线电的嵌入式通讯装置
CN102244552A (zh) 一种数据发送、接收方法及装置
CN106211195A (zh) 一种lte室内分布式覆盖系统及方法
US7738491B2 (en) Frame structure, method for organizing data and method for transmitting data
CN101945431B (zh) 有损数据压缩方法及基于有损数据压缩的数字通信系统
CN107295532B (zh) 一种光纤分布系统及通信方法
CN1925385B (zh) 数据发送及接收系统
CN103747447A (zh) 一种数传电台与电力td-lte专网共天线的系统及其实现方法
CN106603200A (zh) 基于pcie链路的dsp与fpga芯片高速数据传输装置及方法
CN101123608A (zh) 全频段全双工发射功率可调的无线网卡及实现方法
CN204836428U (zh) 一种数字直播调音台
CN114257245A (zh) 一种基于dsp-fpga的多通道ad采集系统
CN103582149A (zh) Volte的资源调度方法及装置
CN106304190A (zh) 一种cpri接口数据压缩传输方法及系统
US20130219448A1 (en) Digital cable television system and method for data interaction via wireless terminal
CN201528429U (zh) 移动终端及处理其数据的服务器
CN116418641A (zh) 一种基于oran射频单元的gsm数据处理系统
CN107104659B (zh) 一种针对lte载波的数字滤波方法及装置
CN202309693U (zh) 基于射频数字化的短波自动控制通信单元
CN211457135U (zh) 通信电台
CN105141362B (zh) 实现多路异址信源接入的光纤分布系统及方法
CN214125284U (zh) 一种fpga+dsp基带
CN102055407B (zh) Lte射频远端单元数字上变频器及带宽灵活配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication