CN106603023B - 一种双电源功率放大器电路 - Google Patents

Abstract

本发明公开了一种双电源功率放大器电路，包括有输入电路，偏置电路和输出电路组成；偏置电路是由NPN晶体管V4、电阻R2—R4、电容C3和数字偏置电路组成。数字偏置电路包括有依次连接的现场可编程门阵列FPGA、光耦隔离电路和可编程数字电位计D1，可编程数字电位计D1的两输出端分别与电阻R2的另一端、电阻R3的另一端连接。本发明采用现场可编程门阵列FPGA产生可编程数字电位计的控制信号，使其产生需要的可变电阻，来组成V_BE扩大电路，从而调节功率管的偏置电压，实现了偏置电路数字化设计，避免出现交越失真，实现自动校准。

Description

一种双电源功率放大器电路

技术领域

本发明涉及半导体器件分析相关技术领域，具体是一种双电源功率放大器电路。

背景技术

随着半导体器件制造技术、电力电子技术的发展和复杂自动测试的需求，常规的电压-电流（IV）测量和电容-电压（CV）测量已经无法满足半导体器件测试需求，需要高精度大电流脉冲源来测试其动态性能特性。

常用的直流输入大电流脉冲源框图如图1所示。由DC-DC变换、脉冲产生、控制电路、驱动隔离电路、采样电路、辅助电源和人机接口组成，在框图中有三个关键的电路：DC-DC变换、脉冲产生和控制电路，特别是脉冲产生电路提供了整个输出功率，在设计时通常采用双电源功率放大电路实现大电流脉冲的输出，但是双电源功率放大电路的使用，在没有直流偏置的情况下，容易产生死区，在模拟电路上这种现象称为交越失真。为了解决这个问题，通常采用二极管（图2）或者V_BE扩大电路（图3）进行偏置补偿。采用二极管进行偏置补偿时，由于偏置电压不容易调整，故不经常使用。设计人员在设计时通常使用V_BE扩大电路来进行偏置补偿，在产品出厂前将偏置电压进行校准，但是在半导体器件分析测试时，由于测试环境不同，特别是环境温度的影响，造成双电源功率放大电路的功率管特性改变，需要自动校准偏置电压，否则会出现交越失真。

发明内容

本发明要解决的技术问题是提供一种双电源功率放大器电路，采用可编程数字电位计实现双电源功率放大器数字偏置补偿，使双电源功率放大器电路自动校准成为现实。

本发明的技术方案为：

一种双电源功率放大器电路，包括有输入电路，偏置电路和输出电路组成；所述的偏置电路是由NPN晶体管V4、电阻R2、电阻R3、电阻R4、电容C3和数字偏置电路组成，所述的电阻R3的一端、电阻R4的一端均与NPN晶体管V4的基极连接，所述的电阻R2的一端、电容C3的一端均与NPN晶体管V4的集电极连接，所述的电阻R4的另一端、电容C3的另一端均与NPN晶体管V4的发射极连接，所述的NPN晶体管V4的集电极和发射极连接于输入电路和输出电路之间；所述的数字偏置电路包括有依次连接的现场可编程门阵列FPGA、光耦隔离电路和可编程数字电位计D1，所述的可编程数字电位计D1的两输出端分别与电阻R2的另一端、电阻R3的另一端连接。

所述的光耦隔离电路包括有光电耦合器N1A、光电耦合器N1B、光电耦合器N1C、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电容C4和电容C5，所述的电阻R19的一端、电阻R20的一端、电阻R21的一端分别与现场可编程门阵列FPGA的三路控制信号输出端SD1、CLK和CS连接，所述的电阻R19的另一端与光电耦合器N1A的第一输入端连接，光电耦合器N1A的第二输入端连接GND端，所述的电阻R20的另一端与光电耦合器N1B的第一输入端连接，光电耦合器N1B的第二输入端连接GND端, 所述的电阻R21的另一端与光电耦合器N1C的第一输入端连接，光电耦合器N1C的第二输入端连接GND端，所述的电阻R22的一端、电阻R25的一端均与光电耦合器N1A的第一输出端连接，光电耦合器N1A的第二输出端连接COM端，电阻R22的另一端连接5V电源，电阻R25的另一端、电容C4的一端均与可编程数字电位计D1的一路控制信号输入端SD1连接，电容C4的另一端连接COM端，所述的电阻R23的一端、电阻R26的一端均与光电耦合器N1B的第一输出端连接，光电耦合器N1B的第二输出端连接COM端，电阻R23的另一端连接5V电源，电阻R26的另一端与可编程数字电位计D1的一路控制信号输入端CLK连接，所述的电阻R24的一端、电阻R27的一端均与光电耦合器N1C的第一输出端连接，光电耦合器N1C的第二输出端连接COM端，电阻R24的另一端连接5V电源，电阻R27的另一端、电容C5的一端均与可编程数字电位计D1的一路控制信号输入端CS连接，电容C5的另一端连接COM端。

所述的输入电路包括有PNP晶体管V3、NPN晶体管V5、NPN晶体管V6、NPN晶体管V7、NPN晶体管V8、电容C1、反馈补偿电容C2、反馈电阻Rf、电阻R1、电阻R5、电阻R6、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、二极管D1和二极管D2，所述的电容C1的一端、电阻R11的一端均与直流输入端V1连接，电容C1的另一端连接GND端，电阻R11的另一端、反馈补偿电容C2的一端、反馈电阻Rf的一端均与NPN晶体管V5的基极连接，所述的电阻R13的一端连接NPN晶体管V5的集电极，电阻R15的一端连接NPN晶体管V5的发射极，电阻R14的一端、PNP晶体管V3的基极均连接NPN晶体管V6的集电极，电阻R16的一端连接NPN晶体管V6的发射极，NPN晶体管V6的基极通过电阻R12后连接GND端，PNP晶体管V3的发射极通过电阻R1后连同电阻R13的另一端、电阻R14的另一端均接+VCC端，电阻R15的另一端、电阻R16的另一端均连接NPN晶体管V7的集电极，NPN晶体管V7的基极、二极管D1的正极、电阻R5的一端均与NPN晶体管V8的基极连接，二极管D1的负极与二极管D2的正极连接，二极管D2的负极和NPN晶体管V7的发射极之间连接有电阻R17，电阻R5的另一端连接GND端，NPN晶体管V8的发射极通过电阻R6后连接-VCC端，所述的PNP晶体管V3的集电极连接所述的NPN晶体管V4的集电极，所述的NPN晶体管V8的集电极连接所述的NPN晶体管V4的发射极，所述的反馈补偿电容C2的另一端与反馈电阻Rf的另一端连接并接入输出电路。

所述的输出电路包括有NPN晶体管V1、PNP晶体管V2、电阻R7、电阻R8、电阻R9、电阻R10和电阻R18，所述的电阻R7的一端与所述的电容C3的一端连接，所述的电阻R8的一端与所述的电容C3的另一端连接，电阻R7的另一端与NPN晶体管V1的基极连接，电阻R8的另一端与PNP晶体管V2的基极连接，NPN晶体管V1的集电极连接+VCC端，NPN晶体管V1的发射极与电阻R9的一端连接，PNP晶体管V2的集电极连接-VCC端，PNP晶体管V2的发射极与电阻R10的一端连接，电阻R9的另一端、电阻R10的另一端、电阻R18的一端、所述的反馈补偿电容C2的另一端均与反馈电阻Rf的另一端连接，电阻R18的另一端连接COM端，所述的电阻R9的另一端、电阻R10的另一端均通过采样ADC电路与现场可编程门阵列FPGA连接。

本发明的优点：

本发明采用现场可编程门阵列FPGA产生可编程数字电位计的控制信号，使其产生需要的可变电阻，来组成V_BE扩大电路，从而调节功率管的偏置电压，实现了偏置电路数字化设计，避免出现交越失真，实现自动校准。

附图说明

图1是常用的直流输入大电流脉冲源框图。

图2是二极管进行进行偏置补偿的双电源功率放大器偏置电路。

图3是V_BE扩大电路进行偏置补偿的双电源功率放大器偏置电路。

图4是本发明双电源功率放大器电路的电路图。

图5是本发明数字偏置电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

见图4，一种双电源功率放大器电路，包括有输入电路、偏置电路和输出电路组成；

见图4，输入电路包括有PNP晶体管V3、NPN晶体管V5、NPN晶体管V6、NPN晶体管V7、NPN晶体管V8、电容C1、反馈补偿电容C2、反馈电阻Rf、电阻R1、电阻R5、电阻R6、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、二极管D1和二极管D2，电容C1的一端、电阻R11的一端均与直流输入端V1连接，电容C1的另一端连接GND端，电阻R11的另一端、反馈补偿电容C2的一端、反馈电阻Rf的一端均与NPN晶体管V5的基极连接，电阻R13的一端连接NPN晶体管V5的集电极，电阻R15的一端连接NPN晶体管V5的发射极，电阻R14的一端、PNP晶体管V3的基极均连接NPN晶体管V6的集电极，电阻R16的一端连接NPN晶体管V6的发射极，NPN晶体管V6的基极通过电阻R12后连接GND端，PNP晶体管V3的发射极通过电阻R1后连同电阻R13的另一端、电阻R14的另一端均接+VCC端，电阻R15的另一端、电阻R16的另一端均连接NPN晶体管V7的集电极，NPN晶体管V7的基极、二极管D1的正极、电阻R5的一端均与NPN晶体管V8的基极连接，二极管D1的负极与二极管D2的正极连接，二极管D2的负极和NPN晶体管V7的发射极之间连接有电阻R17，电阻R5的另一端连接GND端，NPN晶体管V8的发射极通过电阻R6后连接-VCC端。

输入电路由PNP晶体管V3、NPN晶体管V5—V8及外围电路组成，PNP晶体管V3采用SANYO公司的PNP晶体管2SA1407，NPN晶体管V5—V8采用SANYO公司的NPN晶体管2SC3601，其中NPN晶体管V5、NPN晶体管V6及周围电阻组成差分输入，提高输入抗干扰能力，NPN晶体管V7、NPN晶体管V8及周围电阻组成电流源，供给差分输入的工作电流，抑制了输入的零点漂移，PNP晶体管V3以电流源作为有源负载构成高增益的中间放大级，将输入差分信号转换成为单端输出信号，双电源功率放大器电路的增益为：Rf/R11。

见图4，偏置电路是由NPN晶体管V4、电阻R2、电阻R3、电阻R4、电容C3和数字偏置电路组成，电阻R3的一端、电阻R4的一端均与NPN晶体管V4的基极连接，电阻R2的一端、电容C3的一端均与NPN晶体管V4的集电极连接，电阻R4的另一端、电容C3的另一端均与NPN晶体管V4的发射极连接，且PNP晶体管V3的集电极连接NPN晶体管V4的集电极，NPN晶体管V8的集电极连接NPN晶体管V4的发射极。

偏置电路由NPN晶体管V4及外围电路组成V_BE扩大电路，调节功率管V1和V2的偏置电压，其中，NPN晶体管V4 采用SANYO公司的NPN晶体管2SC3601。

见图5，数字偏置电路包括有依次连接的现场可编程门阵列FPGA、光耦隔离电路和可编程数字电位计D1，可编程数字电位计D1的两输出端分别与电阻R2的另一端、电阻R3的另一端连接；光耦隔离电路包括有光电耦合器N1A、光电耦合器N1B、光电耦合器N1C、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电容C4和电容C5，电阻R19的一端、电阻R20的一端、电阻R21的一端分别与现场可编程门阵列FPGA的三路控制信号输出端SD1、CLK和CS连接，电阻R19的另一端与光电耦合器N1B的第一输入端连接，光电耦合器N1A的第二输入端连接GND端，电阻R20的另一端与光电耦合器N1A的第一输入端连接，光电耦合器N1B的第二输入端连接GND端, 电阻R21的另一端与光电耦合器N1C的第一输入端连接，光电耦合器N1C的第二输入端连接GND端，电阻R22的一端、电阻R25的一端均与光电耦合器N1A的第一输出端连接，光电耦合器N1A的第二输出端连接COM端，电阻R22的另一端连接5V电源，电阻R25的另一端、电容C4的一端均与可编程数字电位计D1的一路控制信号输入端SD1（引脚7）连接，电容C4的另一端连接COM端，电阻R23的一端、电阻R26的一端均与光电耦合器N1B的第一输出端连接，光电耦合器N1B的第二输出端连接COM端，电阻R23的另一端连接5V电源，电阻R26的另一端与可编程数字电位计D1的一路控制信号输入端CLK（引脚6）连接，电阻R24的一端、电阻R27的一端均与光电耦合器N1C的第一输出端连接，光电耦合器N1C的第二输出端连接COM端，电阻R24的另一端连接5V电源，电阻R27的另一端、电容C5的一端均与可编程数字电位计D1的一路控制信号输入端CS（引脚5）连接，电容C5的另一端连接COM端。

通过现场可编程门阵列FPGA产生可编程数字电位计D1的控制信号，从而精确产生可变电阻的输出电阻值，使其产生需要的可变电阻，调节功率管的偏置电压，避免出现交越失真。其中，D1采用ANALOG DEVICES公司的256位数字电位计AD5290YRMZ10，光电耦合器N1A、光电耦合器N1B、光电耦合器N1C为RENESAS光电耦合器PS2801C-4的三路隔离输出，实现了现场可编程门阵列FPGA控制信号的隔离驱动以及电平转换。其中输出电路的输出电压VO经采样ADC电路提供给现场可编程门阵列FPGA，在每次开机时可通过重新设置需要的可变电阻实现偏置电压的自动校准。

见图4，输出电路包括有NPN晶体管V1、PNP晶体管V2、电阻R7、电阻R8、电阻R9、电阻R10和电阻R18，电阻R7的一端与电容C3的一端连接，电阻R8的一端与电容C3的另一端连接，电阻R7的另一端与NPN晶体管V1的基极连接，电阻R8的另一端与PNP晶体管V2的基极连接，NPN晶体管V1的集电极连接+VCC端，NPN晶体管V1的发射极与电阻R9的一端连接，PNP晶体管V2的集电极连接-VCC端，PNP晶体管V2的发射极与电阻R10的一端连接，电阻R9的另一端、电阻R10的另一端、电阻R18的一端、反馈补偿电容C2的另一端均与反馈电阻Rf的另一端连接，电阻R18的另一端连接COM端，电阻R9的另一端、电阻R10的另一端均通过采样ADC电路与现场可编程门阵列FPGA连接。

输出电路由NPN晶体管V1、PNP晶体管V2及外围电路组成，NPN晶体管V1采用ONSemiconductor公司的NPN晶体管MJL4281A，PNP晶体管V2V2采用ON Semiconductor公司的PNP晶体管MJL4302A，为一组对管，组成甲乙类双电源功率放大电路，实现高品质功率输出。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (1)

1.一种双电源功率放大器电路，包括有输入电路，偏置电路和输出电路组成；所述的偏置电路是由NPN晶体管V4、电阻R2、电阻R3、电阻R4、电容C3和数字偏置电路组成，所述的电阻R3的一端、电阻R4的一端均与NPN晶体管V4的基极连接，所述的电阻R2的一端、电容C3的一端均与NPN晶体管V4的集电极连接，所述的电阻R4的另一端、电容C3的另一端均与NPN晶体管V4的发射极连接，所述的NPN晶体管V4的集电极和发射极连接于输入电路和输出电路之间；所述的数字偏置电路包括有依次连接的现场可编程门阵列FPGA、光耦隔离电路和可编程数字电位计D1，所述的可编程数字电位计D1的两输出端分别与电阻R2的另一端、电阻R3的另一端连接；其特征在于：

所述的输入电路包括有PNP晶体管V3、NPN晶体管V5、NPN晶体管V6、NPN晶体管V7、NPN晶体管V8、电容C1、反馈补偿电容C2、反馈电阻Rf、电阻R1、电阻R5、电阻R6、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、二极管D1和二极管D2，所述的电容C1的一端、电阻R11的一端均与直流输入端V1连接，电容C1的另一端连接GND端，电阻R11的另一端、反馈补偿电容C2的一端、反馈电阻Rf的一端均与NPN晶体管V5的基极连接，所述的电阻R13的一端连接NPN晶体管V5的集电极，电阻R15的一端连接NPN晶体管V5的发射极，电阻R14的一端、PNP晶体管V3的基极均连接NPN晶体管V6的集电极，电阻R16的一端连接NPN晶体管V6的发射极，NPN晶体管V6的基极通过电阻R12后连接GND端，PNP晶体管V3的发射极通过电阻R1后连同电阻R13的另一端、电阻R14的另一端均接+VCC端，电阻R15的另一端、电阻R16的另一端均连接NPN晶体管V7的集电极，NPN晶体管V7的基极、二极管D1的正极、电阻R5的一端均与NPN晶体管V8的基极连接，二极管D1的负极与二极管D2的正极连接，二极管D2的负极和NPN晶体管V7的发射极之间连接有电阻R17，电阻R5的另一端连接GND端，NPN晶体管V8的发射极通过电阻R6后连接-VCC端，所述的PNP晶体管V3的集电极连接所述的NPN晶体管V4的集电极，所述的NPN晶体管V8的集电极连接所述的NPN晶体管V4的发射极，所述的反馈补偿电容C2的另一端与反馈电阻Rf的另一端连接并接入输出电路。

Images