CN106575144A - 用于控制计算机系统的操作状态的低能量处理器 - Google Patents

用于控制计算机系统的操作状态的低能量处理器 Download PDF

Info

Publication number
CN106575144A
CN106575144A CN201580044822.2A CN201580044822A CN106575144A CN 106575144 A CN106575144 A CN 106575144A CN 201580044822 A CN201580044822 A CN 201580044822A CN 106575144 A CN106575144 A CN 106575144A
Authority
CN
China
Prior art keywords
power
power manager
manager processor
processor
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580044822.2A
Other languages
English (en)
Other versions
CN106575144B (zh
Inventor
C·德拉克洛普特德昌特拉克
M·古拉蒂
E·P·麦克尼吉
K·考克斯
T·J·米利特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN106575144A publication Critical patent/CN106575144A/zh
Application granted granted Critical
Publication of CN106575144B publication Critical patent/CN106575144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

公开了一种允许调整计算系统的性能设置的方法的实施方案。一个或多个功能单元可包括多个监视器电路,每个监视器电路可被配置为监视对应功能单元的给定操作参数。在检测到与监视的操作参数相关的事件时,监视器电路可生成中断。响应于该中断,处理器可调整计算系统的一个或多个性能设置。

Description

用于控制计算机系统的操作状态的低能量处理器
背景技术
技术领域
本文所述的实施方案涉及计算系统,并且更具体地,涉及调整计算系统内的功能单元的性能设置的技术。
相关领域描述
计算系统可包括一个或多个片上系统(SoC),其可将多个不同的功能(例如诸如,图形处理)集成到单个集成电路上。在单个集成电路中包括多个功能的情况下,移动计算系统(例如诸如平板电脑)中的芯片数量可保持为低,这可导致降低的组装成本以及此类移动计算系统的更小的形状因数。
在SoC内,不同的区域或功能单元可在不同的时钟频率下操作(以不同的时钟频率操作的功能块通常被称为处于不同的“时钟域”)。例如,耦接到外部接口的功能单元可以与此类外部接口的需要相称的时钟频率操作,而其他功能单元可被设计为在给定半导体制造工艺可能的最高时钟频率下工作。其他功能单元可包括在不同时钟频率下工作的逻辑电路,而一些功能单元还可允许取决于工作负载而随时间变化的时钟频率。
另外,在SoC内,不同的区域或功能单元可采用不同的内部电源,每个内部电源可处于不同的电压电平。例如,某些模拟和输入/输出(I/O)电路可能需要比其他数字电路单元高的电压电平。SoC可包括诸如稳压器的电路,例如被配置为生成内部电源。
在操作期间,可根据性能或功率需求来调节内部电源的电压电平。例如,在SoC内活动减少的时段期间,一个或多个内部电源的电压电平可降低到SoC的非活动部分以减少泄漏功耗。另选地或除此之外,也可以调节内部时钟信号的频率。
发明内容
公开了用于调谐电路路径中的延迟的方法和设备的各种实施方案。概括地说,设想了一种设备和方法,其中,系统包括一个或多个功能单元。至少一个功能单元包括被配置为监视与其对应的功能单元相关联的操作参数的监视器电路。监视器电路被进一步配置为将指示操作参数的数据发送到功率管理器处理器。功率管理器处理器可被配置为接收数据,并且取决于所接收的数据来调整一个或多个性能设置。
在一个实施方案中,功率管理器处理器可被配置为退出低功率模式。功率管理器处理器可在自功率管理器处理器进入低功率模式以来所经过的第一时间段之后退出低功率模式。
在另一个实施方案中,每个监视器电路可被进一步配置为生成中断。功率管理器处理器可被进一步配置为响应于中断而退出低功率模式。
附图说明
现在对附图进行简要说明,下面的具体说明将参照附图进行描述。
图1示出了集成电路的一个实施方案。
图2示出了功率管理器处理器的一个实施方案。
图3示出了示出用于调整计算系统的性能设置的方法的一个实施方案的流程图。
图4示出了示出用于操作功率管理器处理器以执行控制回路的方法的一个实施方案的流程图。
图5示出了示出用于禁止基于阈值的中断的方法的一个实施方案的流程图。
尽管本公开容易作出各种修改形式和替代形式,但附图中以举例的方式示出并将在本文中详细描述其具体实施方案。然而,应当理解,附图及具体实施方式并非旨在将本公开限制于例示的特定形式,而正相反,其目的在于覆盖落在由所附权利要求书限定的本公开的实质和范围内的所有修改形式、等同形式和替代形式。本文所使用的标题仅用于组织的目的,并非意在用于限制说明书的范围。如在整个专利申请中所使用的那样,以允许的意义(即,意味着具有可能性)而不是强制的意义(即,意味着必须)来使用字词“可能”。类似地,字词“包括”意味着包括但不限于。
各种单元、电路或其他部件可被描述为“被配置为”执行一项或多项任务。在此类上下文中,“被配置为”是一般表示“具有”在操作期间执行一个或多个任务的“电路”的结构的宽泛表述。如此,即使在单元/电路/部件当前未接通时,单元/电路/部件也可被配置为执行任务。通常,形成与“被配置为”对应的结构的电路可包括硬件电路。类似地,为了描述中方便,可将各种单元/电路/部件描述为执行一个或多个任务。此类描述应当被解释成包括短语“被配置为”。表述被配置为执行一项或多项任务的单元/电路/部件明确地旨在对该单元/电路/部件不援引对35U.S.C.§112第f段的解释。更一般地,对任何元件的表述都明确旨在不调用35U.S.C.§112,段落(f)针对该元件的解释,除非特别表述了“用于……的装置”或“用于……的步骤”的语言。
具体实施方式
在计算系统中,不同应用的执行可导致计算系统内的各种功能单元的不同水平的活动。例如,对于各种视频相关的应用,图形处理单元(GPU)及其相关联的存储器可具有高水平的活动性,而其他功能单元(诸如,例如输入输出(I/O)单元)可具有最小活动性。在这种情况下,可调整计算系统的活动部件的性能以提供附加的处理速度等。此类调整可涉及增加或减少至活动功能单元的电源的电压电平。在一些情况下,时钟信号的频率的变化可伴随或代替电源的电压电平的变化。
对计算系统内的功能单元的性能的调整可基于功能单元内的事件,诸如温度变化、功能单元内的活动水平或任何其他合适的度量。主处理器或CPU可如操作系统所指示的那样跟踪此类事件,并相应地调整系统性能。然而,主处理器可能具有待处理的其他任务,这导致响应上述事件的滞后,以及在响应于该事件而切换处理上下文中消耗的功率。附图中所示并在下面描述的实施方案可提供用于在限制附加功耗的同时快速调整计算系统内的性能设置的技术。
图1中示出了集成电路的框图。在所示的实施方案中,集成电路100包括通过内部总线105(本文中也称为“交换结构”)耦接到存储单元102和模拟/混合信号单元103,和I/O块104的处理器101。集成电路100还包括功率管理器处理器106、存储单元102和监视器电路107a-c。在各种实施方案中,集成电路100可被配置用于在台式计算机、服务器或诸如平板电脑或膝上型计算机的移动计算应用中使用。
在各种实施方案中,处理器101可表示执行计算操作的通用处理器。例如,处理器101可为诸如微处理器、微控制器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)的中央处理单元(CPU)。在一些实施方案中,处理器101可执行程序指令,该程序指令可存储在存储单元102中以执行各种计算任务。在一些实施方案中,处理器101可执行针对集成电路100的主要计算任务,例如执行操作系统指令。
存储单元102可包括任何合适类型的存储器,例如,诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)或闪存存储器。需注意,在图1所示的集成电路的实施方案中,示出了单个存储单元。在其他实施方案中,可采用任何合适数量的存储块。
存储单元102可包括各种电路块诸如解码器、数据存储单元等等。存储单元102还可包括监视器电路107a。在各种实施方案中,监视器电路107可被配置为监视或跟踪与存储单元102相关联的操作参数。例如,监视器电路107a可跟踪存储单元102附近的位置处的集成电路100的温度。在其他实施方案中,监视器电路107a可包括能够跟踪对存储单元102的访问和来自存储单元102的响应的计数器或其他合适的状态机器。在一些实施方案中,监视器电路107a可被配置为检测事件,即,与监视器操作参数相关的特定条件,并且响应于该事件,生成用于功率管理器处理器106的中断。监视电路107a还可被配置为存储与所监视的操作参数相关的数据,并将该数据发送到功率管理器处理器106。需注意,尽管在图1中示出了单个监视器电路,在其他实施方案中可采用任何合适数量的监视器电路。
诸如本文所描述的监视器电路也可被配置为根据计算系统的操作条件进入断电或降低的功率状态。在一些实施方案中,一个监视器电路的操作状态可取决于从一个或多个其他监视器电路接收的数据。例如,被配置为检测电源的电压电平的变化的监视器电路可针对由另一监视器电路测量的某些温度范围而被禁用。在各种实施方案中,功率管理器处理器,诸如下面关于图2所描述的,可控制多个监视电路的操作状态。
模拟/混合信号单元103可包括各种电路,包括例如晶体振荡器、锁相环(PLL)、模数转换器(ADC)和数模转换器(DAC)(全部未示出)。在其他实施方案中,模拟/混合信号单元103可被配置为通过包括片上电源和稳压器来执行功率管理任务。在一些实施方案中,模拟/混合信号块103还可包括可被配置为与无线网络一起工作的射频(RF)电路。模拟/混合信号单元103还可包括监视器电路107b,其可包括关于监视器电路107a的上述功能中的一些或全部。
I/O单元104可被配置为协调集成电路100和一个或多个外围设备之间的数据传输。此类外围设备可包括但不限于存储设备(例如,包括硬盘驱动器、磁带驱动器、CD驱动器、DVD驱动器等的基于磁或光介质的存储设备)、音频处理子系统或任何其他合适类型的外围设备。在一些实施方案中,I/O块104可被配置为实现通用串行总线(USB)协议或IEEE1394协议的版本。I/O单元104还可包括监视器电路107c,监视器电路107c可包括关于监视器电路107a的上述功能中的一些或全部功能。
I/O块104还可被配置为协调集成电路100和经由网络耦接到集成电路100的一个或多个设备(例如,其他计算机系统或集成电路)之间的数据传输。虽然设想的是任何合适的网络标准可被实现,在一个实施方案中,例如,I/O单元104可被配置为执行实现以太网(IEEE 802.3)网络标准(例如千兆位以太网或10千兆位以太网)所需的数据处理。在一些实施方案中,I/O单元104可被配置为实现多个离散网络接口端口。
在各种实施方案中,功率管理器处理器106可表示执行计算操作的通用处理器。例如,功率管理器处理器106可为微处理器、微控制器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)或任何合适的处理引擎。如下所述,更详细地参考图2,功率管理器处理器106可包括专用存储器。包括在由功率管理器处理器106执行的一个或多个控制回路中的程序指令可存储在专用存储器中。通过从专用存储器检索程序指令,在各种实施方案中,功率管理器处理器可能够以最小的延迟来处理中断,并且不消耗正被操作系统或其他软件应用使用的系统资源。
在一些实施方案中,功率管理器处理器106可包括中断接口108,其被配置为从例如诸如监视器电路107a-c的一个或多个监视器电路接收中断。中断接口108可在功率管理器处理器106的其他部分处于低功率模式期间保持活动。在接收到中断时,功率管理器处理器可退出低功率模式,以便执行包括在控制回路中的程序指令。在一些实施方案中,通过在不使用时采用低功率模式,功率管理器处理器可在对集成电路的总功耗具有最小影响的情况下对集成电路100的性能设置执行调整。
在一些实施方案中,功率管理器处理器106可经由通信总线105从监视器电路(例如,监视器电路107a)接收数据。然而,在一些情况下,使用通信总线105来传输监视器电路数据可能干扰由监视器电路进行的测量。例如,被配置为测量通信总线105上的活动并且经由通信总线105中继所测量的活动的监视器电路将通过经由通信总线105传输另外的数据来影响总线活动的测量。在这种情况下,可采用直接接口109来允许监视器电路107a将测量结果直接报告给功率管理器处理器106。
需注意,尽管功率管理器处理器106被描绘为集成电路100的一部分,但在其他实施方案中,功率管理器处理器106可包括在计算系统内的单独的集成电路上。在一些实施方案中,功率管理器处理器106可物理地位于功率管理器单元(PMGR)附近或包括在功率管理器单元(PMGR)内。PMGR可被包括在集成电路100中,或者在其他实施方案中,被包括在不同的集成电路上。通过将功率管理器处理器106定位在PMGR附近,与访问存储在PMGR中的数据、程序指令等等相关联的开销。
转到图2,示出了功率管理器处理器的一个实施方案。在所示实施方案中,功率管理器处理器200包括耦接到存储器202的处理器内核201。在各种实施方案中,功率管理器处理器200可对应于如图1所示的功率管理器处理器106,并且可专用于处理中断以便执行电源管理操作。虽然在图2所示的实施方案中仅描绘了存储器的单个实例,在其他实施方案中,可采用任何合适数量的存储器。
在各种实施方案中,处理器内核201可为执行程序指令的通用处理器。例如,处理器内核201可为诸如微处理器、微控制器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)的中央处理单元(CPU)。在各种实施方案中,处理器内核201可通过内部总线或其他合适的通信网络耦接到其他功能单元,诸如图1中所示的I/O块104。在其他实施方案中,处理器内核可经由直接接口耦接到功能单元。例如,处理器内核201可通过相应的直接专用接口耦接到电源管理单元(PMU)和时钟生成电路。
在一些实施方案中,只有处理器内核201的一小部分可为活动的,并且在检测到来自监视器电路的中断时,处理器内核201的所有部分可变为活动的以便执行程序指令。在其他实施方案中,处理器内核201可在各种时间返回到活动状态,以便监视从不同监视器电路接收的数据。例如,处理器内核201可每10ms变为活动的以从被配置为测量温度的监视器电路接收数据,然后返回到低功率状态。在其他实施方案中,处理器内核201可包括多个计时器(未示出),每个计时器被配置为指示用于监视不同事件的各个时间段的经过。
在各种实施方案中,存储器202可包括任何合适类型的存储器,诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或任何其他合适的存储器类型。在一些实施方案中,存储器202可耦接到独立于处理器内核201的电源。通过采用用于存储器202的独立的电源,即使在已经从处理器内核202移除电源时,诸如程序指令的数据也可保留在存储器202中。在一些实施方案中,存储器202可采用保持模式,其中仅向存储器202中的存储单元供电以保持所存储的数据,同时降低由于存储器202的外围电路中的泄漏而引起的功耗。
在操作期间,处理器内核201可执行存储在存储器202中的程序指令。此类程序指令可包括从一个或多个监视器电路(诸如图1所示的监视器电路107)检索数据(也称为“遥测”)的指令。需注意,一个或多个监视器电路可经由I/O接口从诸如例如电源管理单元(PMU)的计算系统中的另一个芯片提供遥测。在各种实施方案中,I/O接口可包括任何合适的接口,诸如I2C、UART等。可以规则的间隔或响应于从给定的监视器电路接收到中断来检索数据。在一些实施方案中,检索的数据可存储在存储器202中用于进一步处理或分析。
在各种实施方案中,存储在存储器202中的程序指令还可包括用于跟踪从一个或多个监视器电路接收的数据的指令。在一些实施方案中,程序指令可包括可由处理器内核201重复执行以分析从给定的监视器电路接收的数据的独立的指令集(也称为“回路”或“控制回路”)。此类回路还可包括调整影响计算系统内给定的功能单元的操作能力的各种电压和频率设置(通常称为“性能设置”)的指令。例如,如图1所示,回路监视处理器101可检测到处理器101必须重复等待存储器102。在这种情况下,处理器内核201可响应于包括在回路中的指令向电源管理和时钟单元发送信号,以增加至存储器的电源电压,或者增加提供给存储器102的时钟信号的频率或两者,从而提升存储器102的性能。
在一些实施方案中,处理器内核201可使用接收的遥测来监视存储器吞吐量、存储器延迟和交换结构活动。前述控制回路可调整交换结构或存储器的频率或性能水平,以便降低延迟、增加存储器吞吐量或减少交换结构内的竞争。
需注意,图2中所示的实施方案仅是示例。在其他实施方案中,存储在存储器202中的程序指令可响应于操作模式的变化、系统的物理操作条件等而被更新或改变。
转向图3,示出了示出用于调整系统的性能的方法的实施方案的流程图。一起参考图1以及图3中所示的流程图,该方法开始于框301。
监视器电路107a然后可监视存储单元102的操作参数(框302)。在一些实施方案中,监视电路107a可监视电源的电压电平、温度、对存储单元102的访问次数或任何其他合适的度量。需注意,尽管在图1中仅示出了单个监视器电路,其他实施方案可包括并行操作的多个监视器电路。此外,功能单元可包括多个监视器电路,其中每个监视器电路可被配置为监视功能单元内的不同操作参数。在一些实施方案中,多个监视器电路可耦接到总线105以跟踪总线105上的不同的事务或者多个特定事务。
方法可然后取决于事件是否发生(框303)。监视器电路107a可基于对操作参数的监视来检测事件。例如,在一些实施方案中,事件可包括温度、工作电压等的变化。另选地,事件可包括对功能单元的特定类型的访问,例如写访问,或者当对功能单元的访问的数量超过预先确定的值时。在一些实施方案中,事件可包括从计算系统(例如,诸如集成电路100)内的另一特定功能单元对功能单元的访问。
当没有检测到事件时,监视器电路107a继续监视操作参数,如上面关于框302所述。如果检测到事件,则该方法可取决于功率管理器处理器106的功率状态(框304)。如果功率管理器处理器处于断电或降低的功率状态,则监视器电路107a可假定中断的存在(框305)。中断可通过总线105发送到功率管理器处理器106。在其他实施方案中,监视器电路107a可具有到电源管理器处理器106的直接连接(未示出),从而允许将中断直接发送到电源管理器处理器106。如果功率管理器处理器106在活动模式下操作,则该方法可如下面从框307所描述的那样进行。
响应于所断言的中断,功率管理器处理器106可退出低功率(也称为“睡眠模式”)并返回到活动模式(框306)。当处于低功率模式时,至电源管理器处理器106的部分的电源的电压电平可处于地电位,从而减少泄漏功耗。除此之外或另选地,可停止对功率管理器处理器106的部分的时钟信号(通常称为“时钟门控”),从而降低动态功率。当处于低功率模式时,功率管理器处理器106的一部分可保持操作以检测中断或其他系统相关事件的发生。在检测到中断时,功率管理器处理器106的活动部分可重新激活功率管理器处理器106的非活动部分,从而允许恢复处理活动。在各种实施方案中,通过对功率管理器处理器106采用低功率模式,可最小化用于监视系统性能和调整性能设置所消耗的功率。
然后,功率管理器处理器106可执行控制回路(框307)以调整性能设置。控制回路可与触发中断的事件相关,并且可包括一个或多个程序指令。此类程序指令可被存储在专用于功率管理器处理器106的存储器中,诸如例如如图2所示的存储器202。功率管理器处理器106可在执行之前从专用存储器检索程序指令。如下面关于图4更详细地描述的,程序指令可包括用于从监视器电路检索数据、执行对检索到的数据的分析以及取决于分析的结果调整系统的性能设置(诸如例如电源的电压电平和/或给定功能单元的时钟信号的频率)的指令。在一些实施方案中,程序指令可包括用于将分析结果存储在专用存储器中的指令。
一旦控制回路已经完成,功率管理器处理器106就可返回到低功率状态(框308)。需注意,在一些实施方案中,功率管理器处理器106可保持在活动状态。如上所述,可对至功率管理器处理器106的部分的时钟信号进行门控,或者耦接到功率管理器处理器106的部分的电源的电压电平可被设置为地电位或任何其他合适的电压电平,以减少功率管理器处理器106内的泄漏功率。在各种实施方案中,与中断处理相关的功率管理器处理器106的一部分可保持在活动状态。在一些实施方案中,控制回路中的最后的指令可发信号通知功率管理器处理器106进入低功率模式。一旦功率管理器处理器106已进入低功率模式,该方法可在框309中结束。
需注意,图3所示的方法的实施方案仅仅为示例。在其他实施方案中,不同的操作和不同的操作顺序是可能的和被设想的。
图4中示出了示出用于由功率管理器处理器执行控制回路的方法的一个实施方案的流程图。在一些实施方案中,在图4的流程图中所示的方法的实施方案可对应于在图3所示的流程图的框306中所描述的操作。一起参考图2以及图4的流程图,该方法开始于框401。
然后可从监视器电路接收数据(框402)。在一些实施方案中,可经由内部通信总线(诸如例如图1中所示的总线105)检索数据,而在其他实施方案中,可经由I/O接口(例如诸如图1中所示的I/O块104)从芯片外位置检索数据。在其他实施方案中,可经由处理器内核201和给定监视器电路之间的直接连接来检索数据。
然后可处理检索到的数据(框403)。在一些实施方案中,可从存储器202检索先前接收的数据,并且可执行统计分析,例如,运行平均。在各种实施方案中,可执行比例积分微分(PID)回路或其他合适的分析。在各种实施方案中,对所检索的数据的分析结果可存储在存储器202中,以用于稍后使用或进一步的分析来确定趋势等。
该方法可取决于处理的数据的值(框404)。在一些实施方案中,可将数据与预先确定的阈值进行比较。在其他情况下,多个数据点超过预先确定的阈值的趋势可触发进一步的动作。在一些实施方案中,上述阈值可为可调节的或可编程的,这取决于系统配置或其他操作参数。
如果经处理的数据值是可接受的,则控制回路可完成执行,并且该方法可在框406中结束。处理器内核201然后可返回到低功率状态,如上面关于图3更详细描述的。如果经处理的数据值是不可接受的,例如该值大于预先确定的阈值,则可调整一个或多个性能设置(框405)。在一些实施方案中,处理器内核201可向电源和时钟管理单元发送指令,以改变电源的电压电平和/或计算系统内的给定功能单元的时钟信号的频率。一旦已经调整了性能设置,则该方法可在如上所述的框406中结束。
虽然在图4所示的实施方案中描述了单个控制回路的执行,在其他实施方案中,功率管理器处理器可执行任何合适数量的控制回路。在一些实施方案中,独立的控制回路可从多个监视器电路检索数据,并且从每个监视器电路接收的数据可由相应的控制回路处理。在其他实施方案中,可采用多个控制回路,每个控制回路负责从相应的监视器电路检索和处理数据。
转向图5,示出了示出用于基于阈值的中断的方法的实施方案的流程图。一起参考图1以及图5的流程图,该方法开始于框501。
监视器电路107a然后可监视存储单元102的操作参数(框502)。在一些实施方案中,监视器电路107a可监视电源的电压电平、温度、对存储单元102的访问次数或任何其他合适的度量。需注意,尽管在图1中仅示出了单个监视器电路,其他实施方案可包括并行操作的多个监视器电路。此外,功能单元可包括多个监视器电路,其中每个监视器电路可被配置为监视功能单元内的不同操作参数。在一些实施方案中,多个监视器电路可耦接到总线105以跟踪总线105上的不同的事务或者多个特定的事务。
该方法然后可取决于事件是否发生(框503)。监视器电路107a可基于对操作参数的监视来检测事件。例如,在一些实施方案中,事件可包括温度、工作电压等的变化。另选地,事件可包括对功能单元的特定类型的访问,例如写访问,或者当对功能单元的访问的数量超过预先确定的阈值时。在一些实施方案中,事件可包括从计算系统(例如,诸如集成电路100)内的另一特定功能单元访问功能单元。
当没有检测到事件时,监视器电路107a继续监视操作参数,如上面关于框502所述的。如果检测到事件,则监视器电路107a可假定中断的存在(框504)。中断可通过总线105或任何其他其它合适的通信总线发送到功率管理器处理器106。
然后,功率管理器处理器106可退出低功率状态并返回到活动模式(框505)。在一些实施方案中,在检测到中断时,功率管理器处理器106的活动部分可重新激活功率管理器处理器106的非活动部分,从而允许恢复处理活动。在一些实施方案中,中断可由监视器电路(诸如例如监视器电路107a)或包括在功率管理器处理器206内的定时器生成。在各种实施方案中,通过对功率管理器处理器106采用低功率模式,可最小化用于监视系统性能和调整性能设置所消耗的功率。
一旦功率管理器处理器106退出低功率状态,就可执行对一个或多个事件的监视(框506)。在各种实施方案中,功率管理器处理器106可从一个或多个监视器电路请求遥测。监视器电路可中继在功率管理器处理器106在低功率模式下工作的时间段期间获取的数据。在一些实施方案中,功率管理器处理器106可从位于不同集成电路上的监视器电路接收遥测。
然后,功率管理器处理器106可执行控制回路(框507),以使用事件数据作为输入来调整性能设置。控制回路可与触发中断的事件相关,并且可包括一个或多个程序指令。此类程序指令可存储在专用于功率管理器处理器106的存储器中,诸如例如图2中所示的存储器202。功率管理器处理器106可在执行之前从专用存储器检索程序指令。
该方法然后可取决于先前检测到的事件的值(框508)。如果事件的值大于或等于阈值,则功率管理器处理器106可禁用进一步的中断并启用一个或多个定时器电路(框509)。每个定时器电路可包括一个或多个计数器,并且可被配置为检测预先确定的时间段的经过。一旦定时器已经被启用,功率管理器处理器106可进入低功率模式由至少一个定时器跟踪的预先确定时间段(框510)。在经过预先确定时间段之后,该方法可如上所述从框505进行。
如果先前检测到的事件的值小于另一阈值,则功率管理器处理器106可禁用定时器并重新启用阈值中断操作(框511)。一旦定时器已经被禁用并且阈值中断操作已经被重新启用,则该方法可在框512中结束。
需注意,图5中所示的方法的实施方案仅是示例。在其他实施方案中,不同的操作和不同顺序的操作是可能的并且被设想的。
尽管上文已经描述了具体实施方案,但这些实施方案并非旨在限制本公开的范围,即使仅相对于特定特征描述单个实施方案的情况下也是如此。本公开中提供的特征示例意在进行例示,而非限制,除非作出不同表述。以上描述旨在覆盖对于受益于本公开的本领域的技术人员显而易见的此类替代、修改和等价物。
本公开的范围包括本文(明确或暗示)公开的任意特征或特征组合,或其任意推广,无论其是否减轻了本文解决的任何或所有问题。因此,在本申请(或要求享有其优先权的申请)进行期间可以针对特征的任何此类组合做出新的权利要求。具体地,参考所附权利要求,可以将从属权利要求的特征与独立权利要求的特征组合,并可以通过任何适当方式而不是仅仅通过所附权利要求中列举的具体组合来组合来自相应独立权利要求的特征。

Claims (20)

1.一种系统,包括:
一个或多个功能单元,其中所述一个或多个功能单元中的至少一个功能单元包括至少一个监视器电路,其中所述至少一个监视器电路被配置为:
监视与对应的功能单元相关联的操作参数;以及
发送指示所述操作参数的数据;和
功率管理器处理器,所述功率管理器处理器耦接到易失性存储器,
其中该专用的功率管理器处理器被配置为:
接收所述数据;以及
取决于所述数据来调整一个或多个性能设置。
2.根据权利要求1所述的系统,其中所述功率管理器处理器被进一步配置为在自所述功率管理器处理器进入低功率模式以来所经过的第一时间段之后退出所述低功率模式。
3.根据权利要求1所述的系统,其中所述功率管理器处理器被进一步配置为响应于接收到由所述至少一个监视器电路生成的中断而退出低功率模式。
4.根据权利要求1所述的系统,其中为了调整所述一个或多个性能设置,所述功率管理器处理器被进一步配置为执行一个或多个控制回路,其中每个控制回路包括多个程序指令。
5.根据权利要求1所述的系统,其中为了调整所述一个或多个性能设置,所述功率管理器处理器被进一步配置为调整提供给包括在计算系统中的至少一个功能单元的时钟信号的频率。
6.根据权利要求4所述的系统,其中所述多个程序指令存储在所述易失性存储器中。
7.一种方法,包括:
监视计算系统的操作参数;
将指示所述操作参数的数据发送到所述计算系统的功率管理器处理器;以及
功率管理器处理器取决于所述数据来调整一个或多个性能设置。
8.根据权利要求7所述的方法,还包括所述功率管理器处理器在自进入低功率模式以来所经过的一段时间之后退出所述低功率模式。
9.根据权利要求7所述的方法,还包括:
响应于检测到事件来生成中断;以及
所述功率管理器处理器响应于所述中断而退出低功率模式。
10.根据权利要求9所述的方法,还包括:
响应于确定所述事件的值大于或等于阈值,禁止所述功率管理器处理器响应于所述中断而退出所述低功率模式;
响应于确定所述事件的所述值大于或等于所述阈值,启用至少一个定时器单元;以及
所述功率管理器处理器取决于所述至少一个定时器的值而退出所述低功率模式。
11.根据权利要求10所述的方法,其中测量包括在所述计算系统中的至少一个功能单元的活动水平包括响应于检测到与所述至少一个功能单元相关联的操作而递增计数器。
12.根据权利要求7所述的方法,其中调整所述一个或多个性能设置包括调整提供给包括在所述计算系统中的至少一个功能单元的时钟信号的频率。
13.根据权利要求7所述的方法,其中调整所述一个或多个性能设置包括调整包括在所述计算系统中的至少一个功能单元的电源的电压电平。
14.根据权利要求7所述的方法,其中调整所述一个或多个性能设置包括所述功率管理器处理器执行存储在易失性存储器中的一个或多个程序指令。
15.一种非暂态计算机可访问存储介质,所述非暂态计算机可访问存储介质具有存储于其中的程序指令,所述程序指令响应于由计算机系统执行使得所述计算机系统执行包括以下项的操作:
监视计算系统的操作参数;
将指示所述操作参数的数据发送至所述计算系统的功率管理器处理器;以及
功率管理器处理器取决于所述数据来调整一个或多个性能设置。
16.根据权利要求15所述的非暂态计算机可访问存储介质,其中所述操作进一步包括在自进入低功率模式以来所经过的一段时间之后退出所述低功率模式。
17.根据权利要求15所述的非暂态计算机可访问存储介质,其中所述操作进一步包括:
响应于检测到事件来生成中断;以及
所述功率管理器处理器响应于所述中断而退出低功率模式。
18.根据权利要求15所述的非暂态计算机可访问存储介质,其中所述操作进一步包括:
响应于确定所述事件的值大于或等于阈值,禁止所述功率管理器处理器响应于所述中断而退出所述低功率模式;
响应于确定所述事件的所述值大于或等于所述阈值,启用至少一个定时器单元;以及
所述功率管理器处理器取决于所述至少一个定时器的值而退出所述低功率模式。
19.根据权利要求15所述的非暂态计算机可访问存储介质,其中调整所述一个或多个性能设置包括调整包括在所述计算系统中的至少一个功能单元的电源的电压电平。
20.根据权利要求15所述的非暂态计算机可访问存储介质,其中调整所述一个或多个性能设置包括调整提供给包括在所述计算系统中的至少一个功能单元的时钟信号的频率。
CN201580044822.2A 2014-09-29 2015-08-17 用于控制计算机系统的操作状态的低能量处理器 Active CN106575144B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/499,807 2014-09-29
US14/499,807 US9811142B2 (en) 2014-09-29 2014-09-29 Low energy processor for controlling operating states of a computer system
PCT/US2015/045585 WO2016053490A1 (en) 2014-09-29 2015-08-17 Low energy processor for controlling operating states of a computer system

Publications (2)

Publication Number Publication Date
CN106575144A true CN106575144A (zh) 2017-04-19
CN106575144B CN106575144B (zh) 2020-03-24

Family

ID=53938474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044822.2A Active CN106575144B (zh) 2014-09-29 2015-08-17 用于控制计算机系统的操作状态的低能量处理器

Country Status (6)

Country Link
US (1) US9811142B2 (zh)
KR (1) KR101919719B1 (zh)
CN (1) CN106575144B (zh)
DE (1) DE112015004438B4 (zh)
TW (1) TWI544324B (zh)
WO (1) WO2016053490A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109508540A (zh) * 2018-09-12 2019-03-22 成都奥卡思微电科技有限公司 一种芯片安全监视方法和安全监视芯片
CN110413094A (zh) * 2018-04-27 2019-11-05 甲骨文国际公司 动态电压和频率缩放转变期间的电流补偿
CN110825596A (zh) * 2018-08-10 2020-02-21 辉达公司 具有分布式时钟的集成电路的高效性能监控
CN115373858A (zh) * 2022-10-26 2022-11-22 北京城建智控科技股份有限公司 一种基于计算部恒定功率的错峰调节方法与系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9639134B2 (en) * 2015-02-05 2017-05-02 Intel Corporation Method and apparatus to provide telemetry data to a power controller of a processor
US10255231B1 (en) * 2015-07-31 2019-04-09 Marvell International Ltd. Apparatus and methods for managing aggregate integrated circuit (IC) current demand
US10627888B2 (en) 2017-01-30 2020-04-21 International Business Machines Corporation Processor power-saving during wait events
WO2020000426A1 (zh) * 2018-06-29 2020-01-02 深圳中兴力维技术有限公司 信息采集方法、系统及存储介质
TWI676171B (zh) * 2018-09-18 2019-11-01 華邦電子股份有限公司 記憶體裝置及其中斷處理方法
TWI722521B (zh) * 2019-08-02 2021-03-21 新唐科技股份有限公司 控制裝置及調整方法
US20230031388A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. On-demand ip initialization within power states
KR102436071B1 (ko) * 2022-04-19 2022-08-24 몬스타 주식회사 절전 최적화 전원조정함수를 이용한 컴퓨터 절전 시스템 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276070A (zh) * 1997-09-29 2000-12-06 英特尔公司 减少集成电路功耗的局部性能调节
US20090240959A1 (en) * 2008-03-24 2009-09-24 Apple Inc. Block based power management
US20110301889A1 (en) * 2010-06-02 2011-12-08 Naffziger Samuel D Flexible power reporting in a computing system
US20130159750A1 (en) * 2011-12-20 2013-06-20 Alexander J. Branover Method and apparatus for transitioning a system to an active disconnect state

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345362B1 (en) * 1999-04-06 2002-02-05 International Business Machines Corporation Managing Vt for reduced power using a status table
US6594771B1 (en) * 2000-04-13 2003-07-15 Hewlett-Packard Development Company, L.P. Method and apparatus for managing power in an electronic device
US20030122429A1 (en) * 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for providing multiple supply voltages for a processor
EP3321769A1 (en) 2003-05-07 2018-05-16 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US20050096102A1 (en) * 2003-11-05 2005-05-05 Motorola, Inc Remotely initiated low power mode
US7426648B2 (en) * 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7353410B2 (en) * 2005-01-11 2008-04-01 International Business Machines Corporation Method, system and calibration technique for power measurement and management over multiple time frames
US20060218424A1 (en) * 2005-03-23 2006-09-28 Miron Abramovici Integrated circuit with autonomous power management
US7536573B2 (en) * 2005-07-29 2009-05-19 Hewlett-Packard Development Company, L.P. Power budgeting for computers
US20070106914A1 (en) * 2005-11-07 2007-05-10 Kalyan Muthukumar Power management by adding special instructions during program translation
US7421601B2 (en) * 2006-02-17 2008-09-02 International Business Machines Corporation Method and system for controlling power in a chip through a power-performance monitor and control unit
JP4800808B2 (ja) 2006-03-24 2011-10-26 富士通セミコンダクター株式会社 電子機器、システム電源、及び電圧供給方法
JP2008026948A (ja) 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
US7908493B2 (en) 2007-06-06 2011-03-15 International Business Machines Corporation Unified management of power, performance, and thermals in computer systems
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US8010824B2 (en) * 2008-04-11 2011-08-30 Advanced Micro Devices , Inc. Sampling chip activity for real time power estimation
US8650413B2 (en) 2009-04-15 2014-02-11 International Business Machines Corporation On-chip power proxy based architecture
WO2010147596A1 (en) * 2009-06-19 2010-12-23 Hewlett-Packard Development Company, L.P. Enclosure power controller
US8892931B2 (en) * 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
US8352759B2 (en) * 2010-01-11 2013-01-08 Qualcomm Incorporated System and method of monitoring a central processing unit in real time
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
JP5221617B2 (ja) * 2010-09-24 2013-06-26 株式会社東芝 通信装置、通信システム、制御方法及びプログラム
US8904115B2 (en) * 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control
US8793512B2 (en) 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US8892922B2 (en) * 2010-11-30 2014-11-18 Apple Inc. Voltage detection
US20120191956A1 (en) 2011-01-26 2012-07-26 Advanced Micro Devices, Inc. Processor having increased performance and energy saving via operand remapping
US20130155081A1 (en) * 2011-12-15 2013-06-20 Ati Technologies Ulc Power management in multiple processor system
US8874949B2 (en) * 2011-12-22 2014-10-28 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including enhanced temperature based voltage control
US9148854B2 (en) * 2012-07-27 2015-09-29 Broadcom Corporation Method and system for adaptive enhanced power saving for peer to peer group owner
US9323312B2 (en) * 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
JP2014081688A (ja) * 2012-10-12 2014-05-08 Canon Inc 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US9310783B2 (en) * 2012-12-19 2016-04-12 Apple Inc. Dynamic clock and power gating with decentralized wake-ups
US9285858B2 (en) * 2013-01-29 2016-03-15 Blackberry Limited Methods for monitoring and adjusting performance of a mobile computing device
US9152210B2 (en) * 2013-02-15 2015-10-06 Apple Inc. Method and apparatus for determining tunable parameters to use in power and performance management
US9535482B2 (en) * 2013-03-05 2017-01-03 Ixia Methods, systems, and computer readable media for controlling processor card power consumption in a network test equipment chassis that includes a plurality of processor cards
US9354681B2 (en) * 2013-06-28 2016-05-31 Intel Corporation Protected power management mode in a processor
US9760158B2 (en) * 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276070A (zh) * 1997-09-29 2000-12-06 英特尔公司 减少集成电路功耗的局部性能调节
US20090240959A1 (en) * 2008-03-24 2009-09-24 Apple Inc. Block based power management
US20110301889A1 (en) * 2010-06-02 2011-12-08 Naffziger Samuel D Flexible power reporting in a computing system
US20130159750A1 (en) * 2011-12-20 2013-06-20 Alexander J. Branover Method and apparatus for transitioning a system to an active disconnect state

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110413094A (zh) * 2018-04-27 2019-11-05 甲骨文国际公司 动态电压和频率缩放转变期间的电流补偿
CN110413094B (zh) * 2018-04-27 2024-02-06 甲骨文国际公司 动态电压和频率缩放转变期间的电流补偿
CN110825596A (zh) * 2018-08-10 2020-02-21 辉达公司 具有分布式时钟的集成电路的高效性能监控
CN109508540A (zh) * 2018-09-12 2019-03-22 成都奥卡思微电科技有限公司 一种芯片安全监视方法和安全监视芯片
CN115373858A (zh) * 2022-10-26 2022-11-22 北京城建智控科技股份有限公司 一种基于计算部恒定功率的错峰调节方法与系统

Also Published As

Publication number Publication date
TW201626156A (zh) 2016-07-16
WO2016053490A1 (en) 2016-04-07
CN106575144B (zh) 2020-03-24
TWI544324B (zh) 2016-08-01
DE112015004438T5 (de) 2017-06-29
US20160091954A1 (en) 2016-03-31
KR101919719B1 (ko) 2018-11-16
KR20170031190A (ko) 2017-03-20
US9811142B2 (en) 2017-11-07
DE112015004438B4 (de) 2022-06-23

Similar Documents

Publication Publication Date Title
CN106575144A (zh) 用于控制计算机系统的操作状态的低能量处理器
US9377841B2 (en) Adaptively limiting a maximum operating frequency in a multicore processor
US7971084B2 (en) Power management in electronic systems
US20170147055A1 (en) Systems and methods for providing local hardware limit management and enforcement
US20150082076A1 (en) Dynamic clock regulation
KR20150054152A (ko) 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법
US20220137692A1 (en) Systems and Methods for Coherent Power Management
US11449406B2 (en) Controlling a storage system based on available power
US11662376B2 (en) Apparatus and method for early lifetime failure detection system
US9377833B2 (en) Electronic device and power management method
CN114090227A (zh) 高能效核心电压选择装置和方法
CN115514036A (zh) 自适应突发功率和快速电池充电装置和方法
Noltsis et al. A closed-loop controller to ensure performance and temperature constraints for dynamic applications
US10895903B2 (en) Package power zone for limiting power consumption even when individual consumers do not exceed individual limits
US9710042B2 (en) Adaptive microprocessor power ramp control
US20160154455A1 (en) Selecting method, computer product, selecting apparatus, and recording medium
US9766672B2 (en) System for managing power provided to a processor or memory based on a measured memory consumption characteristic
US20220018901A1 (en) Techniques to enable integrated circuit debug across low power states
US11500444B2 (en) Intelligent prediction of processor idle time apparatus and method
Floyd et al. Runtime power reduction capability of the IBM POWER7+ chip
US20220300051A1 (en) Battery heat balancing apparatus and method during peak mode
US10725532B1 (en) Data storage system power shedding for vault
US20230071427A1 (en) Providing deterministic frequency and voltage enhancements for a processor
WO2017171815A1 (en) In-situ transistor recovery systems and methods
Barde et al. SEPIA: A framework for optimizing energy consumption in Android devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant