CN106571164B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106571164B
CN106571164B CN201610224128.5A CN201610224128A CN106571164B CN 106571164 B CN106571164 B CN 106571164B CN 201610224128 A CN201610224128 A CN 201610224128A CN 106571164 B CN106571164 B CN 106571164B
Authority
CN
China
Prior art keywords
test
data
signal
strobe signal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610224128.5A
Other languages
English (en)
Other versions
CN106571164A (zh
Inventor
尹荣俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106571164A publication Critical patent/CN106571164A/zh
Application granted granted Critical
Publication of CN106571164B publication Critical patent/CN106571164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

可以提供一种半导体器件。半导体器件可以包括测试数据接口、第一数据接口和第二数据接口。测试数据接口可以配置成响应于测试控制信号而从经由测试焊盘输入的数据产生第一测试数据和第二测试数据以及响应于读取控制信号而将失效信息输出到测试焊盘。第一数据接口可以配置成响应于测试控制信号而从第一测试数据或第二测试数据产生第一对准数据。第二数据接口可以配置成从第二测试数据产生第二对准数据。

Description

半导体器件
相关申请的交叉引用
本申请要求2015年10月12日提交的韩国专利申请10-2015-0142079的优先权，其内容通过引用合并于此。
技术领域
本公开的实施例总体而言涉及一种半导体器件，且更具体而言涉及一种测试数据接口的半导体器件。
背景技术
系统封装(SiP)技术和层叠芯片(CoC)技术已经广泛用作封装技术来用于将大容量的存储芯片和控制芯片放置在单个封装体中。系统封装(SiP)技术可以使用导线键合工艺来将多个芯片彼此电连接。层叠芯片(CoC)技术可以是适用于增加单个封装体中的存储容量和用于改善单个封装体中的存储芯片与控制芯片之间的数据传输速度。这是因为封装体中的存储芯片和控制芯片经由微凸焊盘而彼此通信。
微凸焊盘可以展示良好的电阻特性、良好的电感特性和良好的寄生电容特性，以允许封装体高频操作。因此，通过增加封装体中采用的微凸焊盘的数量，可以改善数据传输速度。在层叠芯片(CoC)封装中，存储芯片和控制芯片中的每个可以制造成包括微凸焊盘，且存储芯片的微凸焊盘可以与控制芯片的微凸焊盘结合，以产生包括存储芯片和控制芯片的单个联合芯片。
在半导体存储器件中，可以执行测试操作来验证经其而输入或输出数据的缓冲器或驱动器的功能。当测试利用层叠芯片(CoC)技术制造的半导体封装体时，可以经由半导体封装体的微凸焊盘而输入或输出数据。
发明内容
各个实施例可以涉及测试数据接口单元的半导体器件。
根据一个实施例，一种半导体器件可以包括测试数据接口、第一数据接口和第二数据接口。测试数据接口可以响应于测试控制信号来从经由测试焊盘输入的数据产生第一测试数据和第二测试数据，以及响应于读取控制信号来将失效信息输出到测试焊盘。第一数据接口可以响应于测试控制信号而从第一测试数据或第二测试数据产生第一对准数据。第二数据接口可以从第二测试数据产生第二对准数据。
根据一个实施例，一种半导体器件可以包括测试选通信号接口、第一选通信号接口和第二选通信号接口。测试选通信号接口可以响应于测试控制信号来从经由测试焊盘输入的选通信号产生第一测试选通信号和第二测试选通信号。第一选通信号接口可以响应于测试控制信号而从第一测试选通信号或第二测试选通信号产生第一数据选通信号。第二选通信号接口可以从第二测试选通信号产生第二数据选通信号。
根据一个实施例，一种半导体器件可以包括测试数据接口，测试数据接口配置用于响应于测试控制信号来从经由第一测试焊盘输入的数据产生第一测试数据和第二测试数据。半导体器件可以包括测试选通信号接口，测试选通信号接口配置用于响应于测试控制信号来从经由第二测试焊盘输入的选通信号产生第一测试选通信号和第二测试选通信号。半导体器件可以包括选通信号接口，选通信号接口配置用于从第二测试选通信号产生数据选通信号。半导体器件可以包括第一数据接口，第一数据接口配置用于响应于测试控制信号而从第一测试数据或第二测试数据产生第一对准数据。半导体器件可以包括第二数据接口，第二数据接口配置用于从第二测试数据产生第二对准数据。第一对准数据和第二对准数据可以同步于数据选通信号而产生。
附图说明
图1是说明根据一个实施例的半导体器件的一个例子的代表的框图。
图2是说明图1的半导体器件中所包括的测试数据接口的一个例子的代表的框图。
图3是说明图1的半导体器件中所包括的第一数据接口的一个例子的代表的框图。
图4是说明图1的半导体器件中所包括的第二数据接口的一个例子的代表的框图。
图5是说明图1的半导体器件中所包括的失效信息发生器的一个例子的代表的框图。
图6示出图5的失效信息发生器中所包括的信号驱动器的一个例子的代表。
图7是说明图1的半导体器件中所包括的测试选通信号接口的一个例子的代表的框图。
图8是说明图1的半导体器件中所包括的第一选通信号接口的一个例子的代表的框图。
图9是说明图1的半导体器件中所包括的第二选通信号接口的一个例子的代表的框图。
图10是说明在根据一个实施例的半导体器件中执行的用于测试数据的建立/保持(setup/hold)特性的操作的一个例子的代表的时序图。
图11是说明包括图1至图10所示的半导体器件的电子系统的一个例子的代表的框图。
具体实施方式
在下文将参照附图描述本公开的各个实施例。然而，本文描述的实施例仅仅是出于说明的目的，且并非意图限制本公开的范围。
参见图1，根据一个实施例的半导体器件可以包括第一测试焊盘11、第二测试焊盘12、第一焊盘13、第二焊盘14、第三焊盘15、第四焊盘16、测试数据接口21、第一数据接口22、第二数据接口23、失效信息发生器24、测试选通信号接口31、第一选通信号接口32以及第二选通信号接口33。在一些实施例中，第一焊盘13、第二焊盘14、第三焊盘15和第四焊盘16可以是微凸焊盘。
测试数据接口21可以响应于测试控制信号TM_EN而从经由第一测试焊盘11输入的数据产生第一测试数据TDQ1和第二测试数据TDQ2。例如，如果测试控制信号TM_EN被使能，则测试数据接口21可以从经由第一测试焊盘11输入的数据产生第一测试数据TDQ1和第二测试数据TDQ2，以及如果测试控制信号TM_EN被禁止，则测试数据接口21可以终止从经由第一测试焊盘11输入的数据产生第二测试数据TDQ2。测试控制信号TM_EN可以从外部设备或者从半导体器件的内部电路产生。测试数据接口21可以响应于读取控制信号F_RD而输出失效信息FAIL到第一测试焊盘11。读取控制信号F_RD可以从外部设备或者从半导体器件的内部电路产生。例如，如果读取控制信号F_RD被使能，则测试数据接口21可以输出失效信息FAIL到第一测试焊盘11，以及如果读取控制信号F_RD被禁止，则测试数据接口21可以输出内部数据TDO到第一测试焊盘11。失效信息FAIL可以包括关于第一数据接口22的正常/异常和第二数据接口23的正常/异常的信息。如果在第一数据接口22和/或第二数据接口23中发生失效，则失效信息FAIL可以被使能。使能的失效信息FAIL的逻辑电平可以根据实施例而设置得不同。当测试控制信号TM_EN和读取控制信号F_RD被禁止时，内部数据TDO可以从半导体器件的存储单元阵列(未示出)输出，用于在正常模式下执行读取操作。稍后将参照图2描述测试数据接口21的配置和操作。
第一数据接口22可以电耦接到第一焊盘13。第一数据接口22可以响应于测试控制信号TM_EN而接收第一测试数据TDQ1或第二测试数据TDQ2，以同步于第二数据选通信号DQS2而产生第一对准数据ALGN1<1:N>。例如，如果测试控制信号TM_EN被使能，则第一数据接口22可以接收第二测试数据TDQ2以同步于第二数据选通信号DQS2而产生第一对准数据ALGN1<1:N>，以及如果测试控制信号TM_EN被禁止，则第一数据接口22可以接收第一测试数据TDQ1以同步于第二数据选通信号DQS2而产生第一对准数据ALGN1<1:N>。在一些实施例中，第一数据接口22可以配置成同步于第一数据选通信号DQS1而产生第一对准数据ALGN1<1:N>。稍后将参照图3描述第一数据接口22的配置和操作。
第二数据接口23可以电连接到第二焊盘14。第二数据接口23可以接收第二测试数据TDQ2以同步于第二数据选通信号DQS2而产生第二对准数据ALGN2<1:N>。例如，如果测试控制信号TM_EN被使能使得产生第二测试数据TDQ2，则第二数据接口23可以同步于第二数据选通信号DQS2而产生第二对准数据ALGN2<1:N>。在一些实施例中，第二数据接口23可以配置成同步于第一数据选通信号DQS1而产生第二对准数据ALGN2<1:N>。稍后将参照图4描述第二数据接口23的配置和操作。
失效信息发生器24可以接收第一对准数据ALGN1<1:N>和第二对准数据ALGN2<1:N>以产生失效信息FAIL。例如，失效信息发生器24可以产生如果第一对准数据ALGN1<1:N>不同于第二对准数据ALGN2<1:N>就使能的失效信息FAIL。第一对准数据ALGN1<1:N>和第二对准数据ALGN2<1:N>的位数“N”可设置得根据实施例而不同。稍后将参照图5描述失效信息发生器24的配置和操作。
测试选通信号接口31可以响应于测试控制信号TM_EN而从经由第二测试焊盘12输入的选通信号产生第一测试选通信号TDQS1和第二测试选通信号TDQS2。例如，如果测试控制信号TM_EN被使能，则测试选通信号接口31可以从经由第二测试焊盘12输入的选通信号产生第一测试选通信号TDQS1和第二测试选通信号TDQS2，以及如果测试控制信号TM_EN被禁止，则测试选通信号接口31可以从经由第二测试焊盘12输入的选通信号产生第二测试选通信号TDQS2。稍后将参照图7描述测试选通信号接口31的配置和操作。
第一选通信号接口32可以电连接到第三焊盘15。第一选通信号接口32可以响应于测试控制信号TM_EN而接收第一测试选通信号TDQS1和第二测试选通信号TDQS2以产生第一数据选通信号DQS1。例如，如果测试控制信号TM_EN被使能，则第一选通信号接口32可以接收第二测试选通信号TDQS2来产生第一数据选通信号DQS1，以及如果测试控制信号TM_EN被禁止，则第一选通信号接口32可以接收第一测试选通信号TDQS1来产生第一数据选通信号DQS1。稍后将参照图8描述第一选通信号接口32的配置和操作。
第二选通信号接口33可以电连接到第四焊盘16。第二选通信号接口33可以接收第二测试选通信号TDQS2来产生第二数据选通信号DQS2。例如，如果测试控制信号TM_EN被使能使得第二测试选通信号TDQS2产生，则第二选通信号接口33可以产生第二数据选通信号DQS2。稍后将参照图9描述第二选通信号接口33的配置和操作。
参见图2，测试数据接口21可以包括第一输入缓冲器211、第一输入控制器212、第一输出选择器213、第一输出驱动器214以及第一输出缓冲器215。
第一输入缓冲器211可以经由第一测试焊盘11接收数据且可以将数据缓冲来产生第一测试数据TDQ1。第一输入控制器212可以响应于测试控制信号TM_EN而从第一测试数据TDQ1产生第二测试数据TDQ2。例如，如果测试控制信号TM_EN被使能，则第一输入控制器212可以将第一测试数据TDQ1缓冲来产生第二测试数据TDQ2，以及如果测试控制信号TM_EN被禁止，则第一输入控制器212可以终止产生第二测试数据TDQ2。
第一输出选择器213可以响应于读取控制信号F_RD而将内部数据TDO或失效信息FAIL输出到节点nd21。例如，如果读取控制信号F_RD被使能，则第一输出选择器213可以将失效信息FAIL输出到节点nd21，以及如果读取控制信号F_RD被禁止，则第一输出选择器213可以将内部数据TDO输出到节点nd21。当测试控制信号TM_EN和读取控制信号F_RD被禁止时，内部数据TDO可以从半导体器件的存储单元阵列(未示出)输出用于在正常模式下执行读取操作。第一输出驱动器214可以响应于第一输出选择器213的输出信号而驱动节点nd22。第一输出缓冲器215可以将节点nd22的信号缓冲以输出缓冲的信号到第一测试焊盘11。
参见图3，第一数据接口22可以包括第二输出驱动器221、第二输出缓冲器222、第二输入缓冲器223、第一输入选择器224以及第一数据对准器225。
第二输出驱动器221可以响应于第二测试数据TDQ2而驱动节点nd23。第二输出缓冲器222可以将节点nd23的信号缓冲以输出缓冲的信号到与第一焊盘13连接的节点nd24。第二输入缓冲器223可以将节点nd24的信号缓冲以输出缓冲的信号到节点nd25。第一输入选择器224可以响应于测试控制信号TM_EN而将第一测试数据TDQ1或节点nd25的信号作为选择数据DSEL输出。例如，如果测试控制信号TM_EN被使能，第一输入选择器224可以将节点nd25的信号作为选择数据DSEL输出，以及如果测试控制信号TM_EN被禁止，则第一输入选择器224可以将第一测试数据TDQ1作为选择数据DSEL输出。第一数据对准器225可以同步于第二数据选通信号DQS2而将选择数据DSEL对准，来产生第一对准数据ALGN1<1:N>。
参见图4，第二数据接口23可以包括第三输出驱动器231、第三输出缓冲器232、第三输入缓冲器233以及第二数据对准器234。
第三输出驱动器231可以响应于第二测试数据TDQ2而驱动节点nd26。第三输出缓冲器232可以将节点nd26的信号缓冲以输出缓冲的信号到与第二焊盘14连接的节点nd27。第三输入缓冲器233可以将节点nd27的信号缓冲以输出缓冲的信号到节点nd28。第二数据对准器234可以同步于第二数据选通信号DQS2而对准节点nd28的信号，来产生第二对准数据ALGN2<1:N>。
参见图5，失效信息发生器24可以包括信号比较器241和信号驱动器242。
信号比较器241可以比较第一对准数据ALGN1<1:N>与第二对准数据ALGN2<1:N>，以产生比较信号COM。例如，如果第一对准数据ALGN1<1:N>与第二对准数据ALGN2<1:N>一致，则信号比较器241可以产生具有逻辑“高”电平的比较信号COM，而如果第一对准数据ALGN1<1:N>与第二对准数据ALGN2<1:N>不同，则信号比较器241可以产生具有逻辑“低”电平的比较信号COM。根据第一对准数据ALGN1<1:N>与第二对准数据ALGN2<1:N>的比较结果的比较信号COM的逻辑电平可以设置得根据实施例而不同。信号驱动器242可以响应于比较信号COM而产生失效信息FAIL。信号驱动器242可以产生同步于比较信号COM的逻辑电平从逻辑“高”电平改变为逻辑“低”电平的时间点而使能的失效信息FAIL。使能的失效信息FAIL的逻辑电平可以设置得根据实施例而不同。
参见图6，信号驱动器242可以包括脉冲发生器251、上拉驱动器252、下拉驱动器253以及锁存输出电路254。
脉冲发生器251可以响应于比较信号COM而产生脉冲信号F_PUL。例如，脉冲发生器251可以产生包括同步于比较信号COM的逻辑电平从逻辑“高”电平改变为逻辑“低”电平的时间点而产生的脉冲的脉冲信号F_PUL。上拉驱动器252可以包括耦接在电源电压VDD端子与节点nd211之间的PMOS晶体管P21，且可以响应于测试控制信号TM_EN而将节点nd211驱动到电源电压VDD。如果测试控制信号TM_EN被禁止为具有逻辑“低”电平使得PMOS晶体管P21导通，则节点nd211可以被上拉为具有电源电压VDD。下拉驱动器253可以包括串联耦接在节点nd211与接地电压VSS端子之间的NMOS晶体管N21和N22，并且可以响应于测试控制信号TM_EN和脉冲信号F_PUL而将节点nd211下拉到接地电压VSS。锁存输出电路254可以锁存节点nd211的信号，并且可以将节点nd211的信号反相缓冲以产生失效信息FAIL。锁存输出电路254可以包括耦接到反相器IV22的反相器IV21。反相器IV21可以配置成接收来自节点nd211的信号和反相器IV22的输出。反相器IV22可以配置成接收反相器IV21的输出。
参见图7，测试选通信号接口31可以包括第四输入缓冲器311和第二输入控制器312。
第四输入缓冲器311可以经由第二测试焊盘12接收选通信号并且可以将选通信号缓冲来产生第一测试选通信号TDQS1。第二输入控制器312可以响应于测试控制信号TM_EN而从第一测试选通信号TDQS1产生第二测试选通信号TDQS2。例如，如果测试控制信号TM_EN被使能，则第二输入控制器312可以将第一测试选通信号TDQS1缓冲来产生第二测试选通信号TDQS2，以及如果测试控制信号TM_EN被禁止，则第二输入控制器312可以终止产生第二测试选通信号TDQS2。
参见图8，第一选通信号接口32可以包括第四输出驱动器321、第四输出缓冲器322、第五输入缓冲器323以及第二输入选择器324。
第四输出驱动器321可以响应于第二测试选通信号TDQS2而驱动节点nd31。第四输出缓冲器322可以将节点nd31的信号缓冲以输出缓冲的信号到与第三焊盘15连接的节点nd32。第五输入缓冲器323可以将节点nd32的信号缓冲以输出缓冲的信号到节点nd33。第二输入选择器324可以响应于测试控制信号TM_EN而将第一测试选通信号TDQS1或节点nd33的信号作为第一数据选通信号DQS1输出。例如，如果测试控制信号TM_EN被使能，则第二输入选择器324可以将节点nd33的信号作为第一数据选通信号DQS1输出，以及如果测试控制信号TM_EN被禁止，则第二输入选择器324可以将第一测试选通信号TDQS1作为第一数据选通信号DQS1输出。
参见图9，第二选通信号接口33可以包括第五输出驱动器331、第五输出缓冲器332以及第六输入缓冲器333。
第五输出驱动器331可以响应于第二测试选通信号TDQS2而驱动节点nd34。第五输出缓冲器332可以将节点nd34的信号缓冲以输出缓冲的信号到与第四焊盘16连接的节点nd35。第六输入缓冲器333可以将节点nd35的信号缓冲以输出缓冲的信号作为第二数据选通信号DQS2。
参见图10，根据一个实施例的半导体器件可以评估数据的建立/保持特性。即，如果用于从第二测试选通信号TDQS2产生第一数据选通信号DQS1所需的第一延迟时间tD1改变，则可以观察到用于从第二测试数据TDQ2产生选择数据DSEL所需的第二延迟时间tD2的变化。因此，可以评估经由第一测试焊盘11输入的数据的建立/保持特性。
下面将结合测试控制信号TM_EN被禁止的例子和测试控制信号TM_EN被使能的例子来描述具有前述配置的半导体器件的测试操作。
首先，当测试控制信号TM_EN被禁止时，半导体器件的测试操作如下。
测试数据接口21可以产生第一测试数据TDQ1，且第一数据接口22可以将第一测试数据TDQ1输出到第一焊盘13。当测试控制信号TM_EN被禁止时，测试选通信号接口31可以产生第一测试选通信号TDQS1且可以终止产生第二测试选通信号TDQS2。第一选通信号接口32可以将第一测试选通信号TDQS1输出到第三焊盘15。
接下来，当测试控制信号TM_EN被使能时，半导体器件的测试操作如下。
测试数据接口21可以从经由第一测试焊盘11输入的数据产生第一测试数据TDQ1和第二测试数据TDQ2。测试选通信号接口31可以产生第一测试选通信号TDQS1和第二测试选通信号TDQS2。第二选通信号接口33可以从第二测试选通信号TDQS2产生第二数据选通信号DQS2。第一数据接口22可以同步于第二数据选通信号DQS2而从第二测试数据TDQ2产生第一对准数据ALGN1<1:N>。第二数据接口23可以同步于第二数据选通信号DQS2而从第二测试数据TDQ2产生第二对准数据ALGN2<1:N>。失效信息发生器24可以比较第一对准数据ALGN1<1:N>与第二对准数据ALGN2<1:N>来产生失效信息FAIL。如果读取控制信号F_RD被使能，则测试数据接口21可以经由第一测试焊盘11输出失效信息FAIL。
上面参照图1至图10描述的半导体器件可以应用于包括存储系统、图像系统、计算系统、移动系统或相似者的电子系统。例如，如图11所示，根据一个实施例的电子系统1000可以包括数据储存单元1001、存储控制器1002、缓冲存储器1003以及输入/输出(I/O)接口1004。
数据储存单元1001可以根据从存储控制器1002产生的控制信号而储存从存储控制器1002输出的数据或者可以读取和输出储存的数据到存储控制器1002。数据储存单元1001可以包括图1所示的半导体器件。数据储存单元1001可以包括即使在电源中断时仍能保留储存的数据的非易失性存储器。非易失性存储器件可以是诸如NOR型快闪存储器或NAND型快闪存储器的快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁随机存取存储器(MRAM)或相似的存储器。
存储控制器1002可以经由I/O接口1004接收从外部设备(例如主机设备)输出的命令，且可以将从主机设备输出的命令解码以控制用于输入数据到数据储存单元1001或缓冲存储器1003或者输出储存在数据储存单元1001或缓冲存储器1003中的数据的操作。尽管图11用单个框示出存储控制器1002，但是存储控制器1002可以包括用于控制非易失性存储器件所构成的数据储存单元1001的控制器以及用于控制易失性存储器所构成的缓冲存储器1003的另一控制器。
缓冲存储器1003可以暂时地储存由存储控制器1002处理的数据。缓冲存储器1003可以暂时地储存从数据储存单元1001输出或要输入到储存单元1001的数据。缓冲存储器1003可以根据控制信号而储存从存储控制器1002输出的数据。缓冲存储器1003可以读取和输出储存的数据到存储控制器1002。缓冲存储器1003可以包括诸如动态随机存取存储器(DRAM)、移动DRAM或静态随机存取存储器(SRAM)的易失性存储器。
I/O接口1004可以将存储控制器1002物理和电气地连接到外部设备(即主机)。因此，存储控制器1002可以经由I/O接口1004接收从外部设备(即主机)提供的控制信号和数据并且可以经由I/O接口1004输出从存储控制器1002产生的数据到外部设备(即主机)。电子系统1000可以经由I/O接口1004而与主机通信。I/O接口1004可以包括以下各种接口协议中的任何一种：通用串行总线(USB)、多媒体卡(MMC)、外围部件互联-快速(PCI-E)、串行附加SCSI(SAS)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算机系统接口(SCSI)、增强型小型设备接口(ESDI)和集成电子驱动器(IDE)。
电子系统1000可以用作主机的辅助储存设备或外部储存设备。电子系统1000可以包括固态硬盘(SSD)、USB存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数据高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、紧凑型快闪(CF)卡或相似者。
根据实施例，可以利用经由测试焊盘输入的数据和数据选通信号来测试连接到微凸焊盘的数据接口单元的正常/异常。
此外，根据实施例，可以通过调整经由测试焊盘输入数据选通信号的时间点来评估经由测试焊盘输入的数据的建立/保持特性。

Claims (20)

1.一种半导体器件，包括：
测试数据接口，配置用于响应于测试控制信号来从经由测试焊盘输入的数据产生第一测试数据和第二测试数据，以及配置用于响应于读取控制信号来将失效信息输出到测试焊盘；
第一数据接口，配置用于响应于测试控制信号而从第一测试数据或第二测试数据产生第一对准数据；以及
第二数据接口，配置用于从第二测试数据产生第二对准数据，
其中，如果测试控制信号被使能，则第一数据接口接收第二测试数据而产生第一对准数据；如果测试控制信号被禁止，则第一数据接口接收第一测试数据而产生第一对准数据。
2.根据权利要求1所述的半导体器件，其中，如果第一对准数据与第二对准数据不同，则失效信息被使能。
3.根据权利要求1所述的半导体器件，其中，如果测试控制信号被使能，则测试数据接口将第一测试数据缓冲以产生第二测试数据。
4.根据权利要求1所述的半导体器件，其中，测试数据接口包括：
输入缓冲器，配置用于将经由测试焊盘输入的数据缓冲来产生第一测试数据；以及
输入控制器，配置用于响应于测试控制信号而将第一测试数据缓冲来产生第二测试数据。
5.根据权利要求1所述的半导体器件，其中，测试数据接口包括：
输出选择器，配置用于响应于读取控制信号而将内部数据或失效信息输出到第一节点；
输出驱动器，配置用于响应于第一节点的信号来驱动第二节点；以及
输出缓冲器，配置用于将第二节点的信号缓冲以将缓冲的信号输出到测试焊盘。
6.根据权利要求1所述的半导体器件，其中，第一数据接口包括：
输入选择器，配置用于响应于测试控制信号而将第一测试数据或从第二测试数据产生的第一节点的信号作为选择数据输出；以及
数据对准器，配置用于同步于数据选通信号而将选择数据对准来产生第一对准数据。
7.根据权利要求6所述的半导体器件，其中，第一数据接口电连接到第一焊盘且还包括：
输出驱动器，配置用于响应于第二测试数据而驱动第二节点；
输出缓冲器，配置用于将第二节点的信号缓冲以将缓冲的信号输出到与第一焊盘连接的第三节点；以及
输入缓冲器，配置用于将第三节点的信号缓冲以将缓冲的信号输出到第一节点。
8.根据权利要求1所述的半导体器件，其中，第二数据接口电连接到第二焊盘且包括：
输出驱动器，配置用于响应于第二测试数据而驱动第一节点；
输出缓冲器，配置用于将第一节点的信号缓冲以将缓冲的信号输出到与第二焊盘连接的第二节点；
输入缓冲器，配置用于将第二节点的信号缓冲以将缓冲的信号输出到第三节点；以及
数据对准器，配置用于同步于数据选通信号而将第三节点的信号对准来产生第二对准数据。
9.根据权利要求1所述的半导体器件，还包括：
信号比较器，配置用于将第一对准数据与第二对准数据相比较以产生比较信号；以及
信号驱动器，配置用于响应于比较信号而产生失效信息。
10.根据权利要求1所述的半导体器件，还包括：
脉冲发生器，配置用于响应于比较信号而产生脉冲信号，所述比较信号是通过将第一对准数据与第二对准数据相比较而获得的；
上拉驱动器，配置用于响应于测试控制信号而将内部节点的电平上拉；以及
下拉驱动器，配置用于响应于测试控制信号和脉冲信号而将内部节点的电平下拉。
11.根据权利要求1所述的半导体器件，
其中，第一数据接口电连接到第一焊盘，
其中，第二数据接口电连接到第二焊盘，以及
其中，第一焊盘和第二焊盘每个都利用微凸焊盘实现。
12.一种半导体器件，包括：
测试选通信号接口，配置用于响应于测试控制信号来从经由测试焊盘输入的选通信号产生第一测试选通信号和第二测试选通信号；
第一选通信号接口，配置用于响应于测试控制信号而从第一测试选通信号或第二测试选通信号产生第一数据选通信号；以及
第二选通信号接口，配置用于从第二测试选通信号产生第二数据选通信号,
其中，如果测试控制信号被使能，则第一选通信号接口接收第二测试选通信号而产生第一数据选通信号；如果测试控制信号被禁止，则第一选通信号接口接收第一测试选通信号而产生第一数据选通信号。
13.根据权利要求12所述的半导体器件，其中，如果测试控制信号被使能，则测试选通信号接口将第一测试选通信号缓冲以产生第二测试选通信号。
14.根据权利要求12所述的半导体器件，其中，测试选通信号接口包括：
输入缓冲器，配置用于将经由测试焊盘输入的选通信号缓冲来产生第一测试选通信号；以及
输入控制器，配置用于响应于测试控制信号而将第一测试选通信号缓冲来产生第二测试选通信号。
15.根据权利要求12所述的半导体器件，其中，第一选通信号接口电连接到第一焊盘且包括：
输出驱动器，配置用于响应于第二测试选通信号而驱动第一节点；
输出缓冲器，配置用于将第一节点的信号缓冲以将缓冲的信号输出到与第一焊盘连接的第二节点；以及
输入缓冲器，配置用于将第二节点的信号缓冲以将缓冲的信号输出到第三节点；以及
输入选择器，配置用于响应于测试控制信号而将第一测试选通信号或第三节点的信号作为第一数据选通信号输出。
16.根据权利要求12所述的半导体器件，其中，第二选通信号接口电连接到第二焊盘且包括：
输出驱动器，配置用于响应于第二测试选通信号而驱动第一节点；
输出缓冲器，配置用于将第一节点的信号缓冲以将缓冲的信号输出到与第二焊盘连接的第二节点；以及
输入缓冲器，配置用于将第二节点的信号缓冲以将缓冲的信号输出作为第二数据选通信号。
17.根据权利要求12所述的半导体器件，
其中，第一选通信号接口电连接到第一焊盘，
其中，第二选通信号接口电连接到第二焊盘，以及
其中，第一焊盘和第二焊盘每个都利用微凸焊盘实现。
18.一种半导体器件，包括：
测试数据接口，配置用于响应于测试控制信号来从经由第一测试焊盘输入的数据产生第一测试数据和第二测试数据；
测试选通信号接口，配置用于响应于测试控制信号来从经由第二测试焊盘输入的选通信号产生第一测试选通信号和第二测试选通信号；
选通信号接口，配置用于从第二测试选通信号产生数据选通信号；
第一数据接口，配置用于响应于测试控制信号而从第一测试数据或第二测试数据产生第一对准数据；以及
第二数据接口，配置用于从第二测试数据产生第二对准数据，
其中，第一对准数据和第二对准数据是同步于数据选通信号而产生的，
其中，如果测试控制信号被使能，则第一数据接口接收第二测试数据而产生第一对准数据；如果测试控制信号被禁止，则第一数据接口接收第一测试数据而产生第一对准数据。
19.根据权利要求18所述的半导体器件，
其中，测试数据接口响应于读取控制信号而将失效信息输出到第一测试焊盘；以及
其中，如果第一对准数据与第二对准数据不同，则失效信息被使能。
20.根据权利要求18所述的半导体器件，
其中，第一数据接口电连接到第一焊盘；
其中，第二数据接口电连接到第二焊盘；
其中，选通信号接口电连接到第三焊盘；以及
其中，第一焊盘、第二焊盘和第三焊盘是微凸焊盘。
CN201610224128.5A 2015-10-12 2016-04-12 半导体器件 Active CN106571164B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0142079 2015-10-12
KR1020150142079A KR20170042897A (ko) 2015-10-12 2015-10-12 반도체장치

Publications (2)

Publication Number Publication Date
CN106571164A CN106571164A (zh) 2017-04-19
CN106571164B true CN106571164B (zh) 2020-11-06

Family

ID=58499826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610224128.5A Active CN106571164B (zh) 2015-10-12 2016-04-12 半导体器件

Country Status (3)

Country Link
US (1) US9859020B2 (zh)
KR (1) KR20170042897A (zh)
CN (1) CN106571164B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438649B2 (en) * 2018-02-17 2019-10-08 Micron Technology, Inc. Systems and methods for conserving power in signal quality operations for memory devices
CN113364663B (zh) * 2021-08-09 2021-11-09 北京国科天迅科技有限公司 通信设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9091727B1 (en) * 2012-10-16 2015-07-28 Xilinx, Inc. Configuration and testing of multiple-die integrated circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937047B2 (en) * 2003-08-05 2005-08-30 Freescale Semiconductor, Inc. Integrated circuit with test pad structure and method of testing
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
KR20120119532A (ko) 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법
JP2013083619A (ja) * 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
US9081064B2 (en) * 2011-10-18 2015-07-14 Texas Instruments Incorporated IC scan cell coupled to TSV top and bottom contacts
JP2014022652A (ja) * 2012-07-20 2014-02-03 Elpida Memory Inc 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
CN103811298B (zh) * 2012-11-15 2016-11-09 上海华虹宏力半导体制造有限公司 测试对准使用芯片的制作方法
KR102100708B1 (ko) * 2013-08-30 2020-04-16 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9091727B1 (en) * 2012-10-16 2015-07-28 Xilinx, Inc. Configuration and testing of multiple-die integrated circuits

Also Published As

Publication number Publication date
US9859020B2 (en) 2018-01-02
CN106571164A (zh) 2017-04-19
KR20170042897A (ko) 2017-04-20
US20170103819A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
US10204001B2 (en) Data I/O circuits and semiconductor systems including the same
CN106531204B (zh) 用于设置参考电压的电路和包括所述电路的半导体器件
US9263371B2 (en) Semiconductor device having through-silicon via
US10068633B2 (en) Semiconductor devices and integrated circuits including the same
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
US10037811B1 (en) Integrated circuits compensating for timing skew difference between signals
CN106571164B (zh) 半导体器件
US11107547B2 (en) Semiconductor devices and semiconductor systems that operate with strobe signal during test mode
US10777241B2 (en) Semiconductor devices and semiconductor systems
US9570121B1 (en) Semiconductor devices and semiconductor systems including the same
US9805824B2 (en) Semiconductor devices and semiconductor systems
US20180151217A1 (en) Semiconductor device
US9761327B2 (en) Semiconductor devices to store test data in memory cell array
US10282289B2 (en) Package modules and methods of testing operations of chips included therein
US9966121B2 (en) Comparison circuits and semiconductor devices employing the same
KR102638788B1 (ko) 반도체장치 및 반도체시스템
US10707838B2 (en) Input and output circuits and integrated circuits using the same
CN112750492B (zh) 半导体器件
US9479166B1 (en) Semiconductor devices and integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant