CN106559043A - 一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法 - Google Patents

一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法 Download PDF

Info

Publication number
CN106559043A
CN106559043A CN201610986521.8A CN201610986521A CN106559043A CN 106559043 A CN106559043 A CN 106559043A CN 201610986521 A CN201610986521 A CN 201610986521A CN 106559043 A CN106559043 A CN 106559043A
Authority
CN
China
Prior art keywords
nmos tube
drain
grid
connects
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610986521.8A
Other languages
English (en)
Other versions
CN106559043B (zh
Inventor
吴建辉
朱荣华
高谷刚
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201610986521.8A priority Critical patent/CN106559043B/zh
Publication of CN106559043A publication Critical patent/CN106559043A/zh
Application granted granted Critical
Publication of CN106559043B publication Critical patent/CN106559043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，该系统由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，所述比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；所述SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；所述7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流。本发明不仅校准速度更快，而且功耗消耗小，并且占用芯片面积更小，具有很好的实用性。

Description

一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失 调的系统及方法
技术领域
本发明涉及一种以逐次比较算法校准直流失调的系统及方法，属于数字和模拟集成电路领域。
背景技术
在无线通信系统中，一个无线收发机通常需要知道接收信号的强度信息，根据信号强度信息可以进行空间的定位与测量、自动发射功率控制以保证有稳定的信噪比或者调整接收机链路的增益来获得强度恒定的中频信号以进行更好的解调，这些功能一般通过接收信号强度指示器(RSSI)来实现。
可以采用两种方法来实现接收信号强度指示器(RSSI)。一种是采用限幅放大器另一种是采用自动增益控制放大器(AGC)。限幅放大器是由增益链组成的。通过将输入信号饱和，来达到将输入信号稳定在一个电压水平的目的。自动增益控制放大器则是根据输入信号的强度来调节放大器的增益使得输出信号保持恒定。因此，接收信号强度指示器(RSSI)是自动增益控制(AGC)电路中的关键模块。在AGC电路中，它的放大倍数与RSSI成线性比例关系。限幅放大器由于其更简单的电路，更低的功耗，更大的输入信号动态范围而被广泛的应用于无线射频系统中。
由限幅放大器组成的RSSI电路中，由于放大器链的高增益特点，直流失调的问题显得十分重要。如果没有较好的处理直流失调，则会导致放大器输入饱和，从而使电路无法正常工作。目前比较常用的消除直流失调的方法有级间电容耦合的方法。在该方法中，前后两级限幅放大器之间加入了大电容，用于存储直流失调电压。虽然采用电容耦合的方法能消除直流失调，但是却消耗了很大的芯片面积，不利于系统的集成。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明的目的是提供一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统及方法，采用数字模拟混合电路的方法，避免了采用大电容而消耗过多芯片面积的问题，并且能很好的消除了限幅放大器的直流失调问题。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，
所述比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；
所述SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；
所述7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流；
所述限幅放大器的Vout+端接比较器模块的INP端，限幅放大器的Vout-端接比较器模块的INN端，第一外部时钟clk1接比较器模块的CLK端，比较器模块的输出端OUTP接SAR逻辑控制模块的Din端；
所述SAR逻辑控制模块的输入端口rstn接外部信号RSTn，输入端口CLK接第二外部时钟clk2，输出口Dout<6:0>接7位DAC模块的输入口Din<6:0>；
所述7位DAC模块的两路输出端Iout+和Iout-分别接限幅放大器的两路输入端Vin+和Vin-。
一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的方法，在一个周期中，首先比较器模块比较限幅放大器两个输出端Vout+和Vout-电压的大小，并将比较结果用一位二进制控制码给SAR逻辑控制模块，然后SAR逻辑控制模块根据比较器模块的输出确定给7位DAC模块的控制码，7位DAC模块根据SAR逻辑控制模块给出的控制字来改变从限幅放大器输入端抽取的电Iout+和Iout-，从而改变它两端的输出；整个直流失调校准算法一共需要6个时钟周期；在这6个时钟周期中，限幅放大器两路输出端误差逐级减小，最终控制在7位DAC模块的一个最小电流LSB的精度下。
有益效果：本发明提供的采用逐次比较算法消除直流失调影响的方法，相比现有技术，具有以下效果：
由于该方法避免了使用耦合电容，使得该电路所占用的芯片面积大大减小，从而更利于系统的集成。
由上述可知：本发明适用于消除放大器中直流失调的问题。
附图说明
图1为本发明的逐次比较型算法的总体电路框图；
图2为本发明的比较器模块电路图；
图3为本发明的SAR模块算法流程图；
图4为本发明的7位DAC模块电路图；
图5为本发明的仿真结果。
图中各附图标记的含义如下：
M1-第一NMOS管，M2-第二NMOS管，M9-第三NMOS管，M10-第四NMOS管，Msw1-第五NMOS管，Msw2-第六NMOS管，MR1-第七NMOS管，MR2-第八NMOS管，Mtail 1-第九NMOS管；
M3-第一PMOS管,M4-第二PMOS管,M7-第三PMOS管,M8-第四PMOS管，MC1-第五PMOS管、MC2-第六PMOS管、Mtail2-第七PMOS管；
M00-第十NMOS管，M01-第十一NMOS管，
M10-一级第一NMOS管，M11-一级第二NMOS管，M12-一级第三NMOS管，M13-一级第四NMOS管；
M20-二级第一NMOS管，M21-二级第二NMOS管，M22-二级第三NMOS管，M23-二级第四NMOS管；
M70-七级第一NMOS管，M71-七级第二NMOS管，M72-七级第三NMOS管，M73-七级第四NMOS管。
具体实施方式
下面结合附图对本发明作更进一步的说明。如图1所示，一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，
比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；
SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；
7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流；
限幅放大器的Vout+端接比较器模块的INP端，限幅放大器的Vout-端接比较器模块的INN端，第一外部时钟clk1接比较器模块的CLK端，比较器模块的输出端OUTP接SAR逻辑控制模块的Din端；
SAR逻辑控制模块的输入端口rstn接外部信号RSTn，输入端口CLK接第二外部时钟clk2，输出口Dout<6:0>接7位DAC模块的输入口Din<6:0>；
7位DAC模块的两路输出端Iout+和Iout-分别接限幅放大器的两路输入端Vin+和Vin-。
如图2所示，比较器模块包括9个NMOS管和7个PMOS管，其中，9个NMOS管包括第一NMOS管M1，第二NMOS管M2，第三NMOS管M9，第四NMOS管M10，第五NMOS管Msw1，第六NMOS管Msw2，第七NMOS管MR1，第八NMOS管MR2，第九NMOS管Mtail 1；7个PMOS管包括第一PMOS管M3,第二PMOS管M4,第三PMOS管M7,第四PMOS管M8，第五PMOS管MC1、第六PMOS管MC2、第七PMOS管Mtail2；所述比较器模块的输入电压INN接第一NMOS管M1的栅极，输入电压INP接第二NMOS管M2的栅极；第一NMOS管M1的源级接第五NMOS管Msw1的漏级，第二NMOS管M2的源级接第六NMOS管Msw2的漏级，第五NMOS管Msw1的栅极接节点电压fn，第六NMOS管Msw2的栅极接节点电压fp，第五NMOS管Msw1的源级接第九NMOS管Mtail 1的漏级，第六NMOS管Msw2的源级接第九NMOS管Mtail 1的漏级；输入电压CLK接第九NMOS管Mtail 1的栅极，第九NMOS管Mtail 1的源级接地；第一NMOS管M1的漏级接第五PMOS管MC1的漏级以及第六PMOS管MC2的栅极，第二NMOS管M2的漏级接第六PMOS管MC2的漏级以及第五PMOS管MC1的栅极；第五PMOS管MC1的源级接全局电源电压网络VDD，第六PMOS管MC2的源级接全局电源电压网络VDD；第一PMOS管M3的源级接全局电源电压网络VDD，第一PMOS管M3的漏级接第五PMOS管MC1的漏级；第一PMOS管M3的栅极接输入外部时钟信号CLK；第二PMOS管M4的源级接全局电源电压网络VDD，第二PMOS管M4的漏级接第六PMOS管MC2的漏级；第二PMOS管M4的栅极接输入外部时钟信号CLK；第七NMOS管MR1的栅极接节点电压fp，源级接地，漏级接第三NMOS管M9的漏级；第八NMOS管MR2的栅极接节点电压fn，源级接地，漏级接第四NMOS管M10的漏级；第三NMOS管M9的源级接地，栅极接第三PMOS管M7的栅极以及输出节点Outp，漏级接输出节点Outn；第四NMOS管M10的源级接地，栅极接第四PMOS管M8的栅极以及输出节点Outn，漏级接输出节点Outp；第三PMOS管M7的漏级接输出节点Outn，栅极接输出接点Outp，源级接第七PMOS管Mtail2的漏级；第四PMOS管M8的漏级接输出节点Outp，栅极接输出接点Outn，源级接第七PMOS管Mtail2的漏级；第七PMOS管Mtail2的栅极接输入外部时钟信号源级接全局电源电压网络VDD。
如图3所示，SAR逻辑控制模块通过以下算法流程实现：
初始化时，将输出端Dout<6:0>赋值为7’b1000000，并将循环次数i置为7；然后进入循环中，第一步将循环次数i减1，第二步将控制字Dout<6:0>的第i位赋值为当前比较器的输出，第三步将控制字Dout<6:0>第i-1位预置为1，第四步将控制字Dout<6:0>输出给DAC模块；最后判断循环次数i是否大于1，如果满足条件，则返回第一步，继续执行循环，否则退出程序，算法结束。
如图4所示，7位DAC模块包括电流源，第十NMOS管M00，第十一NMOS管M01，以及7个正交输入端，分别为第一至第七反正交输入端，其中，第一正交输入端包括第一反相器inv1、一级第一NMOS管M10，一级第二NMOS管M11，一级第三NMOS管M12，一级第四NMOS管M13；以此类推，每个正交输入端均包括一个反相器、4个NMOS管；所述电流源的输入端接全局电源电压网络VDD，输出端接第十一NMOS管M01的漏级；第十一NMOS管M01的漏级接第十NMOS管M00的栅极以及电流源的输出端，栅极接一级第一NMOS管M11的栅极，源级接第十NMOS管M00的漏级；第十NMOS管M00的漏级接第十一NMOS管M01的源级，栅极接电流源的输出端，源级接地；
一级第一NMOS管M10源级接地，栅极接第十NMOS管M00栅极，漏级接一级第二NMOS管M11的源级；一级第二NMOS管M11的源级接一级第一NMOS管M10的漏级，栅极接第十一NMOS管M01的栅极，漏级接一级第三NMOS管M12的源级；一级第三NMOS管M12的漏级接电流输出端Iout-，栅极接第一反相器inv1的输出端，源级接一级第二NMOS管M11的漏级；一级第四NMOS管的漏级接电流输出端Iout+，栅极接第一反相器inv1的输入端，源级接一级第二NMOS管M11的漏级；第一反相器inv1的输入接Din<0>；
二级第一NMOS管M20源级接地，栅极接第十NMOS管M00栅极，漏级接二级第二NMOS管M21的源级；二级第二NMOS管M21的源级接二级第一NMOS管M20的漏级，栅极接第十一NMOS管M01的栅极，漏级接二级第三NMOS管M22的源级；二级第三NMOS管M22的漏级接电流输出端Iout-，栅极接第二反相器inv2的输出端，源级接二级第二NMOS管M21的漏级；二级第四NMOS管M23的漏级接电流输出端Iout+，栅极接第二反相器inv2的输入端，源级接二级第二NMOS管M21的漏级；第二反相器inv2的输入接Din<1>；
依次类推，七级第一NMOS管M70源级接地，栅极接第十NMOS管M00栅极，漏级接七级第二NMOS管M71的源级；七级第二NMOS管M71的源级接七级第一NMOS管M71的漏级，栅极接第十一NMOS管M01的栅极，漏级接七级第三NMOS管M72的源级；七级第三NMOS管M72的漏级接电流输出端Iout-，栅极接第七反相器inv7的输出端，源级接七级第二NMOS管M71的漏级；七级第四NMOS管M73的漏级接电流输出端Iout+，栅极接第七反相器inv7的输入端，源级接七级第二NMOS管M71的漏级；第七反相器inv7的输入接Din<6>。
基于上述系统的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的方法为：在一个周期中，首先比较器模块比较限幅放大器两个输出端Vout+和Vout-电压的大小，并将比较结果用一位二进制控制码给SAR逻辑控制模块，然后SAR逻辑控制模块根据比较器模块的输出确定给7位DAC模块的控制码，7位DAC模块根据SAR逻辑控制模块给出的控制字来改变从限幅放大器输入端抽取的电Iout+和Iout-，从而改变它两端的输出；整个直流失调校准算法一共需要6个时钟周期；在这6个时钟周期中，限幅放大器两路输出端误差逐级减小，最终控制在7位DAC模块的一个最小电流LSB的精度下。
如图5所示，为本实施例的仿真结果曲线。从图中可以看出，限幅放大器的两路输出信号Vout+和Vout-的差值逐级减小。最终在第六个周期以后，误差被控制在DAC的最小电流LSB的精度下。
由上述可知，本实施例的创新之处主要体现在使用数字和模拟电路混合设计上。通过该方法，避免使用大的耦合电容，从而在不影响直流失调消除的基础上，大大减小芯片的面积。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，
所述比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；
所述SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；
所述7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流。
2.根据权利要求1所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述限幅放大器的Vout+端接比较器模块的INP端，限幅放大器的Vout-端接比较器模块的INN端，第一外部时钟clk1接比较器模块的CLK端，比较器模块的输出端OUTP接SAR逻辑控制模块的Din端；
所述SAR逻辑控制模块的输入端口rstn接外部信号RSTn，输入端口CLK接第二外部时钟clk2，输出口Dout<6:0>接7位DAC模块的输入口Din<6:0>；
所述7位DAC模块的两路输出端Iout+和Iout-分别接限幅放大器的两路输入端Vin+和Vin-。
3.根据权利要求1或2所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述比较器模块包括9个NMOS管和7个PMOS管，其中，9个NMOS管包括第一NMOS管(M1)，第二NMOS管(M2)，第三NMOS管(M9)，第四NMOS管(M10)，第五NMOS管(Msw1)，第六NMOS管(Msw2)，第七NMOS管(MR1)，第八NMOS管(MR2)，第九NMOS管(Mtail 1)；7个PMOS管包括第一PMOS管(M3),第二PMOS管(M4),第三PMOS管(M7),第四PMOS管(M8)，第五PMOS管(MC1)、第六PMOS管(MC2)、第七PMOS管(Mtail2)；所述比较器模块的输入电压INN接第一NMOS管(M1)的栅极，输入电压INP接第二NMOS管(M2)的栅极；第一NMOS管(M1)的源级接第五NMOS管(Msw1)的漏级，第二NMOS管(M2)的源级接第六NMOS管(Msw2)的漏级，第五NMOS管(Msw1)的栅极接节点电压fn，第六NMOS管(Msw2)的栅极接节点电压fp，第五NMOS管(Msw1)的源级接第九NMOS管(Mtail 1)的漏级，第六NMOS管(Msw2)的源级接第九NMOS管(Mtail 1)的漏级；输入电压CLK接第九NMOS管(Mtail 1)的栅极，第九NMOS管(Mtail 1)的源级接地；第一NMOS管(M1)的漏级接第五PMOS管(MC1)的漏级以及第六PMOS管(MC2)的栅极，第二NMOS管(M2)的漏级接第六PMOS管(MC2)的漏级以及第五PMOS管(MC1)的栅极；第五PMOS管(MC1)的源级接全局电源电压网络VDD，第六PMOS管(MC2)的源级接全局电源电压网络VDD；第一PMOS管(M3)的源级接全局电源电压网络VDD，第一PMOS管(M3)的漏级接第五PMOS管(MC1)的漏级；第一PMOS管(M3)的栅极接输入外部时钟信号CLK；第二PMOS管(M4)的源级接全局电源电压网络VDD，第二PMOS管(M4)的漏级接第六PMOS管(MC2)的漏级；第二PMOS管(M4)的栅极接输入外部时钟信号CLK；第七NMOS管(MR1)的栅极接节点电压fp，源级接地，漏级接第三NMOS管(M9)的漏级；第八NMOS管(MR2)的栅极接节点电压fn，源级接地，漏级接第四NMOS管(M10)的漏级；第三NMOS管(M9)的源级接地，栅极接第三PMOS管(M7)的栅极以及输出节点Outp，漏级接输出节点Outn；第四NMOS管(M10)的源级接地，栅极接第四PMOS管(M8)的栅极以及输出节点Outn，漏级接输出节点Outp；第三PMOS管(M7)的漏级接输出节点Outn，栅极接输出接点Outp，源级接第七PMOS管(Mtail2)的漏级；第四PMOS管(M8)的漏级接输出节点Outp，栅极接输出接点Outn，源级接第七PMOS管(Mtail2)的漏级；第七PMOS管(Mtail2)的栅极接输入外部时钟信号源级接全局电源电压网络VDD。
4.根据权利要求1或2所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述SAR逻辑控制模块通过以下算法流程实现：
初始化时，将输出端Dout<6:0>赋值为7’b1000000，并将循环次数i置为7；然后进入循环中，第一步将循环次数i减1，第二步将控制字Dout<6:0>的第i位赋值为当前比较器的输出，第三步将控制字Dout<6:0>第i-1位预置为1，第四步将控制字Dout<6:0>输出给DAC模块；最后判断循环次数i是否大于1，如果满足条件，则返回第一步，继续执行循环，否则退出程序，算法结束。
5.根据权利要求1或2所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述7位DAC模块包括电流源，第十NMOS管(M00)，第十一NMOS管(M01)，以及7个正交输入端，分别为第一至第七级正交输入端，其中，第一级输入端包括第一反相器(inv1)、一级第一NMOS管(M10)，一级第二NMOS管(M11)，一级第三NMOS管(M12)，一级第四NMOS管(M13)；以此类推，每个输入端均包括一个反相器、4个NMOS管；所述电流源的输入端接全局电源电压网络VDD，输出端接第十一NMOS管(M01)的漏级；第十一NMOS管(M01)的漏级接第十NMOS管(M00)的栅极以及电流源的输出端，栅极接一级第一NMOS管(M11)的栅极，源级接第十NMOS管(M00)的漏级；第十NMOS管(M00)的漏级接第十一NMOS管(M01)的源级，栅极接电流源的输出端，源级接地；
一级第一NMOS管(M10)源级接地，栅极接第十NMOS管(M00)栅极，漏级接一级第二NMOS管(M11)的源级；一级第二NMOS管(M11)的源级接一级第一NMOS管(M10)的漏级，栅极接第十一NMOS管(M01)的栅极，漏级接一级第三NMOS管(M12)的源级；一级第三NMOS管(M12)的漏级接电流输出端Iout-，栅极接第一反相器(inv1)的输出端，源级接一级第二NMOS管(M11)的漏级；一级第四NMOS管的漏级接电流输出端Iout+，栅极接第一反相器inv1的输入端，源级接一级第二NMOS管(M11)的漏级；第一反相器inv1的输入接Din<0>；
二级第一NMOS管(M20)源级接地，栅极接第十NMOS管(M00)栅极，漏级接二级第二NMOS管(M21)的源级；二级第二NMOS管(M21)的源级接二级第一NMOS管(M20)的漏级，栅极接第十一NMOS管(M01)的栅极，漏级接二级第三NMOS管(M22)的源级；二级第三NMOS管(M22)的漏级接电流输出端Iout-，栅极接第二反相器inv2的输出端，源级接二级第二NMOS管(M21)的漏级；二级第四NMOS管(M23)的漏级接电流输出端Iout+，栅极接第二反相器inv2的输入端，源级接二级第二NMOS管(M21)的漏级；第二反相器inv2的输入接Din<1>；
依次类推，七级第一NMOS管(M70)源级接地，栅极接第十NMOS管(M00)栅极，漏级接七级第二NMOS管(M71)的源级；七级第二NMOS管(M71)的源级接七级第一NMOS管(M71)的漏级，栅极接第十一NMOS管(M01)的栅极，漏级接七级第三NMOS管(M72)的源级；七级第三NMOS管(M72)的漏级接电流输出端Iout-，栅极接第七反相器inv7的输出端，源级接七级第二NMOS管(M71)的漏级；七级第四NMOS管(M73)的漏级接电流输出端Iout+，栅极接第七反相器inv7的输入端，源级接七级第二NMOS管(M71)的漏级；第七反相器inv7的输入接Din<6>。
6.一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的方法，其特征在于：在一个周期中，首先比较器模块比较限幅放大器两个输出端Vout+和Vout-电压的大小，并将比较结果用一位二进制控制码给SAR逻辑控制模块，然后SAR逻辑控制模块根据比较器模块的输出确定给7位DAC模块的控制码，7位DAC模块根据SAR逻辑控制模块给出的控制字来改变从限幅放大器输入端抽取的电Iout+和Iout-，从而改变它两端的输出；整个直流失调校准算法一共需要6个时钟周期；在这6个时钟周期中，限幅放大器两路输出端误差逐级减小，最终控制在7位DAC模块的一个最小电流LSB的精度下。
CN201610986521.8A 2016-11-09 2016-11-09 一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法 Active CN106559043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610986521.8A CN106559043B (zh) 2016-11-09 2016-11-09 一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610986521.8A CN106559043B (zh) 2016-11-09 2016-11-09 一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法

Publications (2)

Publication Number Publication Date
CN106559043A true CN106559043A (zh) 2017-04-05
CN106559043B CN106559043B (zh) 2019-10-18

Family

ID=58444749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610986521.8A Active CN106559043B (zh) 2016-11-09 2016-11-09 一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法

Country Status (1)

Country Link
CN (1) CN106559043B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342740A (zh) * 2017-06-15 2017-11-10 西安华泰半导体科技有限公司 一种通过逐次逼近方式校正运放失调的电路
CN108631778A (zh) * 2018-05-10 2018-10-09 上海华虹宏力半导体制造有限公司 逐次逼近模数转换器及转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359111A (ja) * 1986-08-29 1988-03-15 Hitachi Ltd コンパレ−タとｄ／ａ変換器
US5272481A (en) * 1991-07-02 1993-12-21 David Sarnoff Research Center, Inc. Successive approximation analog to digital converter employing plural feedback digital to analog converters
CN1376329A (zh) * 1999-07-29 2002-10-23 三路技术有限公司 数字开关放大器的直流偏置校准
CN104734645A (zh) * 2015-03-02 2015-06-24 东南大学 一种采用电流dac消除可变增益放大器电路直流失调的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359111A (ja) * 1986-08-29 1988-03-15 Hitachi Ltd コンパレ−タとｄ／ａ変換器
US5272481A (en) * 1991-07-02 1993-12-21 David Sarnoff Research Center, Inc. Successive approximation analog to digital converter employing plural feedback digital to analog converters
CN1376329A (zh) * 1999-07-29 2002-10-23 三路技术有限公司 数字开关放大器的直流偏置校准
CN104734645A (zh) * 2015-03-02 2015-06-24 东南大学 一种采用电流dac消除可变增益放大器电路直流失调的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王跃: "RF前端的低功耗RSSI电路设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342740A (zh) * 2017-06-15 2017-11-10 西安华泰半导体科技有限公司 一种通过逐次逼近方式校正运放失调的电路
CN107342740B (zh) * 2017-06-15 2020-07-07 西安华泰半导体科技有限公司 一种通过逐次逼近方式校正运放失调的电路
CN108631778A (zh) * 2018-05-10 2018-10-09 上海华虹宏力半导体制造有限公司 逐次逼近模数转换器及转换方法
CN108631778B (zh) * 2018-05-10 2022-01-14 上海华虹宏力半导体制造有限公司 逐次逼近模数转换器及转换方法

Also Published As

Publication number Publication date
CN106559043B (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN102624346B (zh) 一种带反指数特性型数字控制电路的自动增益放大电路
CN101915932B (zh) 一种双系统双频导航接收机射频前端装置
CN102790596B (zh) 一种消除直流失调的自动增益控制放大器
Mangal et al. 28.1 A 0.42 nW 434MHz-79.1 dBm wake-up receiver with a time-domain integrator
CN104702219B (zh) 一种单端输入双平衡无源混频器
CN100426895C (zh) 一种无线基站中的信号接收方法及装置
CN106301240B (zh) 一种跨阻放大器
CN110138351A (zh) 一种cmos宽带巴伦射频接收前端电路
CN106559043A (zh) 一种采用逐次比较算法校准rssi电路中限幅放大器的直流失调的系统及方法
CN102118168A (zh) 基于多比特串行转换的逐次逼近模数转换器
CN106160766A (zh) 一种零中频接收机的直流偏移校正方法和装置
CN102545949A (zh) 大输入动态范围的射频幅度键控解调电路
CN107070450A (zh) 基于电荷域信号处理的多通道dac相位误差校准电路
CN104617903A (zh) 一种基于可编程增益放大器的自动控制装置
CN103944569B (zh) 一种模数转换器
CN109412593A (zh) 一种部分分裂流水线逐次逼近型adc数字电路
CN102291139B (zh) 一种用于折叠内插型模数转换器的失调自动消除电路
CN111446965A (zh) 一种应用于sar adc的高能效全动态比较器
CN103944571A (zh) 一种高速可配置流水线模数转换器
CN103259522B (zh) 一种脉冲超宽带开关键控检波器
CN105680890B (zh) 一种用于无线通信节点的超低功耗欠采样接收机
CN102647164B (zh) 一种超低功耗医用设备的自动增益控制环路
CN204993266U (zh) 射频信号收发机芯片中的可变增益放大器
CN104753549A (zh) 一种ZigBee集成射频接收机芯片
CN104113337B (zh) 一种流水线模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant