CN106558553A - Cmos制作方法 - Google Patents

Cmos制作方法 Download PDF

Info

Publication number
CN106558553A
CN106558553A CN201510629258.2A CN201510629258A CN106558553A CN 106558553 A CN106558553 A CN 106558553A CN 201510629258 A CN201510629258 A CN 201510629258A CN 106558553 A CN106558553 A CN 106558553A
Authority
CN
China
Prior art keywords
channel layer
area
layer
fin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510629258.2A
Other languages
English (en)
Inventor
殷华湘
秦长亮
张青竹
赵治国
邓震
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510629258.2A priority Critical patent/CN106558553A/zh
Publication of CN106558553A publication Critical patent/CN106558553A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种CMOS制造方法，包括步骤：在衬底上第一和第二区域中形成沿第一方向延伸的鳍片状的第一沟道层；在第一沟道层上形成沿第二方向延伸的伪栅极堆叠；在第一沟道层中伪栅极堆叠沿第一方向两侧形成源漏区；去除第二区域中的伪栅极堆叠；至少部分地去除第二区域中的第一沟道层；在第二区域中衬底上形成沿第一方向延伸的鳍片状的第二沟道层；去除第一区域中的伪栅极堆叠；在第一沟道层和第二沟道层上形成沿第二方向延伸的栅极堆叠。依照本发明的CMOS制作方法，选择性回刻第一高迁移率鳍片的一部分而外延生长不同材料的第二高迁移率鳍片，低成本高效率地提高了CMOS载流子迁移率和驱动能力。

Description

CMOS制作方法
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种具有高迁移率沟道的FinFET型CMOS制作方法。
背景技术
在当前的亚20nm技术中，三维多栅器件(FinFET或Tri-gate)是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。
例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOIMOSFET相比，能够抑制短沟道效应(SCE)以及漏致感应势垒降低(DIBL)效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度(EOT)的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。
相比单栅器件，双栅器件有优势；相比双栅，三栅器件有优势；相比三栅，全环绕纳米线多栅器件有优势；但是纳米线多栅器件的制造工艺一般比较复杂，与主流FinFETal工艺不兼容。
另一方面，环栅器件虽然有更好的栅控作用，能更有效的控制短沟道效应，在亚14纳米技术的缩减过程中更具优势，但是一个关键问题是由于微小的导电沟道，在等效硅平面面积内不能提供更多的驱动电流。为此，现有技术通常在三维FinFET中集成异质高迁移率沟道以有利于更小尺寸下提高器件与电路性能。常规方法是在衬底上外延或者选择外延Ge、SiGe、III-V族、II-VI族化合物等高迁移率材料。一种通常的工艺是在衬底上外延生长高迁移率材料之后刻蚀形成鳍片结构，然后在鳍片结构上形成栅极、鳍片结构中形成源漏区完成器件制造，这种工艺往往只能一次性在晶片衬底上沉积相同的高迁移率材料、也即生长为全局性的，不利于局域器件与电路中CMOS混合集成。此外，不同高迁移率材料的混合生长容易产生交叉干扰，影响沟道表面质量，降低了器件可靠性。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种高迁移率FET型CMOS制作方法，低成本高效率选择性地形成不同沟道材料的CMOS。
为此，本发明提供了一种CMOS制造方法，包括步骤：在衬底上第一和第二区域中形成沿第一方向延伸的鳍片状的第一沟道层；在第一沟道层上形成沿第二方向延伸的伪栅极堆叠；在第一沟道层中伪栅极堆叠沿第一方向两侧形成源漏区；去除第二区域中的伪栅极堆叠；至少部分地去除第二区域中的第一沟道层；在第二区域中衬底上形成沿第一方向延伸的鳍片状的第二沟道层；去除第一区域中的伪栅极堆叠；在第一沟道层和第二沟道层上形成沿第二方向延伸的栅极堆叠。
其中，形成第一沟道层的步骤包括，刻蚀衬底形成沿第一方向延伸的鳍片，在鳍片之间形成STI，回刻鳍片在STI中留下开口，在开口中外延生长第一沟道层，回刻STI以至少部分地露出第一沟道层；或者形成第一沟道层的步骤包括，在衬底上外延生长第一沟道层，刻蚀第一沟道层和衬底形成沿第一方向延伸的鳍片，在鳍片之间形成STI，回刻STI以至少部分地露出第一沟道层。
其中，STI顶部与第一沟道层底部齐平或者低于第一沟道层底部。
其中，第一沟道层和/或第二沟道层的载流子迁移率高于衬底；任选地，第一沟道层与第二沟道层材质不同；优选地，第一沟道层和/或第二沟道层的材质为Ge、SiGe、SiC、SiGeC、III-V族化合物半导体、II-VII族化合物半导体的任一种及其组合。
其中，形成第一和/或第二沟道层之前进一步包括，在衬底上外延生长第一和/或第二缓冲层；优选地，第一和/或第二缓冲层的晶格常数介于衬底与第一和/或第二沟道层之间；优选地，第一、第二缓冲层的导电类型与源漏区相反。
其中，源漏区包括源漏延伸区、源漏重掺杂区、抬升源漏区的至少一个。
其中，形成源漏区之后进一步包括，在衬底上形成层间介质层；任选地，去除伪栅极堆叠在层间介质层中留下栅极开口。
其中，形成第二沟道层之后、去除第一区域中的伪栅极堆叠之前进一步包括，在第二区域中形成刻蚀阻挡层保护第二沟道层。
其中，刻蚀阻挡层的材料为氧化硅、氮化硅、氮氧化硅、DLC、ta-C、光刻胶的任一种及其组合。
其中，去除第一区域中的伪栅极堆叠之后或者同时还包括，去除第二区域中的刻蚀阻挡层。
依照本发明的CMOS制作方法，选择性回刻第一高迁移率鳍片的一部分而外延生长不同材料的第二高迁移率鳍片，低成本高效率地提高了CMOS载流子迁移率和驱动能力。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1(图1A以及图1B)至图9(图9A以及图9B)为依照本发明的堆叠纳米线MOS晶体管制造方法各步骤的剖面示意图，
其中某图A是沿垂直于沟道方向的剖视图，某图B是沿平行于沟道方向的剖视图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了低成本高效率地提高了器件驱动能力以及可靠性的高迁移率FET型CMOS制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
特别地，以下某图A是沿垂直于沟道方向(沿第二方向)的剖视图，某图B是沿平行于沟道方向(沿第一方向)的剖视图。
参照图1A以及图1B，刻蚀衬底1形成多个沿第一方向延伸的鳍片1F，其中第一方向为未来器件沟道区延伸方向。提供衬底1，衬底1依照器件用途需要而合理选择，可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(Strained Si)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底1优选地为体Si。例如在衬底1上形成沿第一方向延伸的光刻胶图形(未示出)，据此为掩模刻蚀衬底，在衬底1中形成多个沿第一方向平行分布的沟槽(未示出)以及沟槽之间剩余的衬底1材料所构成的鳍片底部1F，沟槽的深宽比优选地大于5:1。其中在图1A中，左侧显示为第一器件(例如PMOS，也可以为NMOS)形成区域因此包括多个第一鳍片(原始高度大于图1A中所示)，右侧显示为第二器件(例如NMOS，也可以对应的为PMOS)形成区域因此包括多个第二鳍片(原始高度大于图1A中所示)，两个区域虽然示出为相邻，但是实际上依照CMOS布置需要而可以物理并且电隔离。
随后，在第一、第二鳍片结构之间的沟槽中通过PECVD、HDPCVD、RTO(快速热氧化)等工艺沉积填充材质例如为氧化硅、氮氧化硅、碳氧化硅、低k(low-k)等的绝缘隔离介质层，从而构成了浅沟槽隔离(STI)2。低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。任选的，STI隔离氧化物为负热膨胀介质材料，例如钙钛矿型氧化物，诸如包括Bi0..95La0..05NiO3、BiNiO3、ZrW2O8；或者STI隔离氧化物为正热膨胀介质材料，例如为框架材料，诸如包括Ag3[Co(CN)6]，由此STI隔离氧化物通过后续加工过程中的正性或负性膨胀而进一步增大了沟道区应力，进一步提高了载流子迁移率。优选地，CMP平坦化直至暴露多个鳍片。
通过选择性刻蚀，至少部分地去除第一区域中的第一鳍片和第二区域的第二鳍片。优选采用各向异性刻蚀工艺，对由衬底1材料(例如Si)构成的鳍片选择性刻蚀，至少去除了第一/第二鳍片的一部分，在STI 2之间留下开口(未示出)。刻蚀例如采用KOH、TMAH的湿法腐蚀，或者采用碳氟基刻蚀气体(氟代烃CxHyFz)的等离子体干法刻蚀或反应离子刻蚀。如图1A所示，刻蚀工艺优选地在衬底1上留下部分第一鳍片1FP、部分第二鳍片1FN以增强后续外延鳍片与衬底之间的机械支撑强度，例如第一鳍片1FP/第二鳍片1FN剩余高度为原始高度的1/5～1/10，例如留下5～10nm。图1B为图1A第一区域或第二区域沿第一方向延伸的剖视图。
接着，在第一区域和第二区域的开口中外延生长第一沟道层1CP，并且任选或优选地在外延1CP之前进一步包括外延生长第一缓冲层1BP(也即缓冲层1BP也可以不存在)。例如通过PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD等工艺，在衬底1上依次外延生长缓冲层1BP和沟道层1CP，其中沟道层1CP的载流子迁移率大于衬底1/留下的鳍片1FP，而缓冲层1BP的晶格常数介于沟道层1CP与衬底1之间。在本发明的优选实施例中，沟道层1CP材料为Ge、SiGe、SiC、SiGeC、III-V族化合物半导体、II-VII族化合物半导体的任一种及其组合，例如选自Ge、SiGe、SiC、SiGeC、SiGeSn、SiGaN、SiGaP、SiGaAs、InSiN、InSiP、InSiAs、InSiSb、GaN、InSb、InP、InAs、GaAs、SiInGaAs的任一种及其组合。在本发明一个实施例中，沟道层1CP用于PMOS，其材料为Ge；在本发明另一个实施例中，沟道层1CP用于NMOS，其材料为上述III-V族化合物半导体、II-VII族化合物半导体。缓冲层1BP材料也可以选自上述材料范围也即为Ge、SiGe、SiC、SiGeC、III-V族化合物半导体、II-VII族化合物半导体的任一种及其组合，并且晶格常数介于沟道层1CP与衬底1之间。在本发明一个优选实施例中，衬底1为Si，缓冲层为Si1-xGex或Si1-yCy，沟道层1CP为Ge、Si1-zGez、Si1-m-nGemCn，其中x、y、z、m、n均大于等于0小于等于1，m和n之和大于0小于1，z优选地大于x和/或y。由于选择了恰当的晶格常数，缓冲层1BP将减小高迁移率材料沟道层1CP与衬底1之间的晶格失配，从而降低了错位、界面缺陷密度，提高了沟道层薄膜生长质量，有益于提高器件的可靠性。如图1A所示，缓冲层1BP的厚度优选地至少为沟道层1CP的1/4～1/2，进一步优选为厚度相等，如此最佳地提高外延沟道层1CP的薄膜生长质量、减小沟道表面缺陷。优选地，外延生长之后，CMP平坦化各个外延层直至重新暴露STI 2。此时，第一沟道层1CP、第一缓冲层1BP与残留的第一鳍片1FP或第二鳍片1FN构成了第一高迁移率鳍片，不仅分布在PMOS的第一区域中，也分布在NMOS的第二区域中。
之后，回刻(etch-back)STI 2以至少暴露第一沟道层1CP。例如采用dHF(稀释HF酸水溶液)、dBOE(稀释NH4F和HF混合水溶液)刻蚀氧化硅的STI2，或者选用碳氟基气体各向异性干法刻蚀STI 2。如图1A所示，STI 2刻蚀停止点在沟道层1CP与缓冲层1BP的界面处，然而在其他实施例中，可以进一步增大STI 2回刻深度以至少部分地暴露缓冲层1BP(并且进一步任选地侧向腐蚀形成凹陷)，随后通过氧化和/或氮化工艺将缓冲层部分或完全转变为介质材料，从而减少或消除衬底泄漏电流，提高器件的可靠性。
以上是依照本发明第一实施例的基础结构的制造方法，然而依照本发明第二实施例，第一高迁移率鳍片的制造顺序可以不同。例如，首先在衬底1上外延生长任选的第一缓冲层1BP以及必选的第一沟道层1CP，然后光刻/刻蚀形成衬底1残留鳍片1FP/1FN、与缓冲层1BP、沟道层1CP构成的第一高迁移率鳍片线条，在鳍片之间的沟槽内氧化或CVD沉积形成STI 2，然后回刻STI 2以至少暴露第一沟道层1CP。上述第二实施例的沉积/刻蚀工艺、材料选择均可以类似于或等同于前述第一实施例，仅步骤之间的顺序不同。
参照图2A和图2B，形成伪栅极堆叠。例如通过LPCVD、PECVD、蒸发、溅射(磁控溅射)等工艺，形成垫层3A和伪栅极层3B，并光刻/刻蚀形成沿第二方向延伸的伪栅极堆叠线条。垫层3A用于保护沟道层1CP表面、避免在后续刻蚀氧化过程中表面缺陷密度增大，材质例如为氧化硅、氮化硅、非晶硅、非晶锗、非晶碳、SiOC、低k材料等及其组合，优选地为以与STI 2材质相区别，从而避免后续刻蚀过程中被意外地去除。伪栅极层3B材质例如为多晶硅、非晶硅、微晶硅、非晶碳、多晶锗、非晶锗等等及其组合。任选地，以伪栅极堆叠为掩模，执行轻掺杂离子注入形成低浓度浅结深(也即LDD结构)的源漏延伸区1LS和1LD。随后在伪栅极堆叠(沿第一方向的)两侧形成氮化硅、类金刚石无定形碳(DLC)等材质的栅极侧墙3C。图2B为图2A第一或第二区域中沿第一方向的剖视图。
参照图3A和图3B，图3B为图3A第一或第二区域中沿第一方向延伸的剖视图，形成重掺杂源漏区。以栅极侧墙3C为掩模执行重掺杂离子注入形成高浓度大结深的源漏重掺杂区1HS和1HD，任选地在重掺杂源漏区上外延形成抬升源漏区1ES和1ED以减小源漏串联电阻。在本发明另一优选实施例中，注入掺杂形成源漏区之前，先以伪栅极堆叠为掩模选择性刻蚀沟道层1CP，去除伪栅极堆叠沿第一方向两侧的沟道层1CP形成暴露缓冲层1BP的源漏沟槽(未示出)，而仅保留伪栅极堆叠下方的沟道层1CP用作器件的第一区域PMOS的最终沟道区，随后在源漏沟槽中外延生长其他高迁移率材料(优选地同步掺杂)形成源漏区1S、1D，随后再形成其他源漏区部分。注入掺杂的离子类型依照MOSFET类型而选取，例如对于PMOS为As、P、Sb、Sn等，对于NMOS为B、BF2、Be、In、Ga等。优选地，形成源漏区之后，在源漏区之上形成金属硅化物(未示出)以降低界面势垒、减小源漏接触电阻。任选地，形成重掺杂源漏区和源漏扩展区之前，乃至形成沟道层之前，对缓冲层掺杂(注入掺杂或者外延生长时原位掺杂)以具有与源漏区相反的掺杂类型从而利用PN结防止衬底穿通。或者任选地，上述源漏沟槽刻蚀暴露缓冲层之后，对缓冲层1BP执行离子注入(注入O和/或N)并退火，使得缓冲层部分或完全转变为绝缘的介质层，进一步提高衬底防穿通性能。
如图4A和图4B所示，图4B为图4A第二区域中沿第一方向延伸的剖视图，选择性刻蚀去除第二区域中的伪栅极堆叠。在整个器件上通过旋涂、喷涂、丝网印刷、CVD等工艺形成低k材料的层间介质层(ILD)4。CMP平坦化ILD 4直至暴露伪栅极层3B。选择性刻蚀去除第二区域中的伪栅极层3B和垫层3A(例如采用光刻胶软掩模或介质材料的硬掩模覆盖左侧第一区域而暴露右侧第二区域，利用掩模刻蚀第二区域中暴露的的伪栅极堆叠)，直至形成暴露沟道层1CP的第二栅极开口4GN。伪栅极层3B为Si(非晶、微晶、多晶)时，选用KOH、TMAH湿法腐蚀，层3B为非晶碳时，选用氧等离子干法刻蚀。垫层3A为氧化硅时选用HF基刻蚀剂湿法腐蚀，层3A为氮化硅时选用热磷酸。
参照图5A和图5B所示，图5B为图5A第二区域中沿第一方向延伸的剖视图，选择性刻蚀去除第二区域中的第一沟道层1CP、第一缓冲层1BP(如果存在的话)，直至露出衬底1残留的鳍片1FN，在STI 2中留下开口2TN。刻蚀优选各向异性刻蚀，例如碳氟基刻蚀气体(氟代烃CxHyFz)的等离子体干法刻蚀或反应离子刻蚀，针对沟道层1CP的高迁移率材料调节氟代烃中碳氟元素比而实现不同的刻蚀选择性，相对于衬底1/1FN的Si材料而提高对于Ge、SiGe、SiC、SiGeC、II-VI、III-V族化合物的刻蚀速率，同时也避免侧向刻蚀STI 2。如图5B所示，开口2TN具有垂直侧壁，穿过缓冲层1BP直至衬底1和鳍片1FN，可以在(沿第一方向的)侧壁上保留有第一缓冲层1BP和很薄的第一沟道层1CP(与栅极侧墙3C等宽，例如仅1～3nm)，但是更优选地通过侧向注入O和/或N离子并退火使得开口2TN侧壁上的缓冲层1BP、沟道层1CP被部分或完全消耗成绝缘材料，便于后续外延生长时提高异质外延层的生长效率和质量。
参照图6A和图6B所示，图6B为图6A第二区域中沿第一方向延伸的剖视图，在第二区域的开口2TN中外延生长任选的第二缓冲层1BN、必选的第二沟道层1CN。第二沟道层1CN材质与第一沟道层1CP不同，但是也同样可以选自Ge、SiGe、SiC、SiGeC、III-V族化合物半导体、II-VII族化合物半导体的任一种及其组合，例如选自Ge、SiGe、SiC、SiGeC、SiGeSn、SiGaN、SiGaP、SiGaAs、InSiN、InSiP、InSiAs、InSiSb、GaN、InSb、InP、InAs、GaAs、SiInGaAs的任一种及其组合。例如，在本发明一个实施例中，沟道层1CN用于NMOS，其材料为上述III-V族化合物半导体、II-VII族化合物半导体；在本发明另一个实施例中，沟道层1CN用于PMOS，其材料为Ge。同样，CMP平坦化各个外延层直至暴露STI2。
参照图7A和图7B所示，图7B为图7A第二区域中沿第一方向延伸的剖视图，形成刻蚀阻挡层5覆盖第二区域。例如通过PECVD、LPCVD、HDPCVD、磁控溅射等工艺形成氧化硅、氮化硅、氮氧化硅、DLC、ta-C材质的硬掩模，或者旋涂、喷涂、丝网印刷形成光刻胶材质的软掩模，并光刻/刻蚀形成刻蚀阻挡层5，完全覆盖第二区域，特别是填充了第二区域中的栅极开口4GN，保护第二沟道层1CN在后续过程中不受影响。
参照图8A和图8B所示，图8B为图8A第二区域中沿第一方向延伸的剖视图，去除第一区域中的伪栅极堆叠3B/3A，去除第二区域中的刻蚀阻挡层5。优选地，采用各向异性的等离子体干法刻蚀或RIE，同时去除第一区域中的伪栅极堆叠(重新暴露第一区域中ILD 4中的第一栅极开口)以及第二区域中的刻蚀阻挡层5(重新暴露第二区域中的第二栅极开口4GN)，直至完全暴露第一区域中的第一沟道层1CP和第二区域中的第二沟道层1CN。在本发明其他实施例中，可以先干法刻蚀去除第一区域中的伪栅极堆叠，然后湿法腐蚀或氧等离子刻蚀(灰化)去除第二区域中光刻胶材质的层5。
参照图9A和图9B所示，图9B为图9A第二区域中沿第一方向延伸的剖视图，在第一和第二区域中ILD 4中的栅极开口中形成栅极堆叠。通过PECVD、MOCVD、MBE、ALD、蒸发、溅射等工艺，在栅极开口中依次沉积高k材料的栅极绝缘层6A以及金属材料的栅极导电层6BP/6BN，构成栅极堆叠结构。高k材料包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料(其中，各材料依照多元金属组分配比以及化学价不同，氧原子含量x可合理调整，例如可为1～6且不限于整数)，或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料，或是包括Al2O3，以其上述材料的复合层。栅极导电层则可为多晶硅、多晶锗硅、或金属，其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物，栅极导电层中还可掺杂有C、F、N、O、B、P、As等元素以调节功函数。栅极导电层与栅极绝缘层之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层(未示出)，阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz，其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。更优选地，栅极栅极导电层与阻挡层不仅采用上下叠置的复合层结构，还可以采用混杂的注入掺杂层结构，也即构成栅极导电层与阻挡层的材料同时沉积在栅极绝缘层上，因此栅极导电层包括上述阻挡层的材料。优选地，第一区域的金属栅极导电层6BP与第二区域的金属栅极导电层6BN材质不同以具有不同的功函数，例如先在第一和第二栅极开口中均沉积相同材质的第一金属导电层6BP，然后形成掩模图形覆盖第一区域暴露第二区域，刻蚀去除第二区域中的6BP直至暴露层6A，然后沉积第二金属导电层6BN。CMP平坦化栅极堆叠结构直至暴露ILD 4。此后，依照标准工艺，在ILD 4中刻蚀源漏接触孔(未示出)直达源漏区，在源漏接触孔中沉积金属氮化物的阻挡层以及金属材料的导电层，形成源漏接触塞(未示出)。
依照本发明的CMOS制作方法，选择性回刻第一高迁移率鳍片的一部分而外延生长不同材料的第二高迁移率鳍片，低成本高效率地提高了CMOS载流子迁移率和驱动能力。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种CMOS制造方法，包括步骤：
在衬底上第一和第二区域中形成沿第一方向延伸的鳍片状的第一沟道层；
在第一沟道层上形成沿第二方向延伸的伪栅极堆叠；
在第一沟道层中伪栅极堆叠沿第一方向两侧形成源漏区；
去除第二区域中的伪栅极堆叠；
至少部分地去除第二区域中的第一沟道层；
在第二区域中衬底上形成沿第一方向延伸的鳍片状的第二沟道层；
去除第一区域中的伪栅极堆叠；
在第一沟道层和第二沟道层上形成沿第二方向延伸的栅极堆叠。
2.如权利要求1的方法，其中，形成第一沟道层的步骤包括，刻蚀衬底形成沿第一方向延伸的鳍片，在鳍片之间形成STI，回刻鳍片在STI中留下开口，在开口中外延生长第一沟道层，回刻STI以至少部分地露出第一沟道层；或者形成第一沟道层的步骤包括，在衬底上外延生长第一沟道层，刻蚀第一沟道层和衬底形成沿第一方向延伸的鳍片，在鳍片之间形成STI，回刻STI以至少部分地露出第一沟道层。
3.如权利要求2的方法，其中，STI顶部与第一沟道层底部齐平或者低于第一沟道层底部。
4.如权利要求1的方法，其中，第一沟道层和/或第二沟道层的载流子迁移率高于衬底；任选地，第一沟道层与第二沟道层材质不同；优选地，第一沟道层和/或第二沟道层的材质为Ge、SiGe、SiC、SiGeC、III--V族化合物半导体、II--VII族化合物半导体的任一种及其组合。
5.如权利要求1的方法，其中，形成第一和/或第二沟道层之前进一步包括，在衬底上外延生长第一和/或第二缓冲层；优选地，第一和/或第二缓冲层的晶格常数介于衬底与第一和/或第二沟道层之间；优选地，第一、第二缓冲层的导电类型与源漏区相反。
6.如权利要求1的方法，其中，源漏区包括源漏延伸区、源漏重掺杂区、抬升源漏区的至少一个。
7.如权利要求1的方法，其中，形成源漏区之后进一步包括，在衬底上形成层间介质层；任选地，去除伪栅极堆叠在层间介质层中留下栅极开口。
8.如权利要求1的方法，其中，形成第二沟道层之后、去除第一区域中的伪栅极堆叠之前进一步包括，在第二区域中形成刻蚀阻挡层保护第二沟道层。
9.如权利要求8的方法，其中，刻蚀阻挡层的材料为氧化硅、氮化硅、氮氧化硅、DLC、ta--C、光刻胶的任一种及其组合。
10.如权利要求8的方法，其中，去除第一区域中的伪栅极堆叠之后或者同时还包括，去除第二区域中的刻蚀阻挡层。
CN201510629258.2A 2015-09-28 2015-09-28 Cmos制作方法 Pending CN106558553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510629258.2A CN106558553A (zh) 2015-09-28 2015-09-28 Cmos制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510629258.2A CN106558553A (zh) 2015-09-28 2015-09-28 Cmos制作方法

Publications (1)

Publication Number Publication Date
CN106558553A true CN106558553A (zh) 2017-04-05

Family

ID=58416750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510629258.2A Pending CN106558553A (zh) 2015-09-28 2015-09-28 Cmos制作方法

Country Status (1)

Country Link
CN (1) CN106558553A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065853A1 (en) * 2007-09-07 2009-03-12 Micron Technology, Inc. Fin field effect transistor
US20120267685A1 (en) * 2009-09-18 2012-10-25 International Business Machines Corporation METAL GATE AND HIGH-K DIELECTRIC DEVICES WITH PFET CHANNEL SiGe
CN103187418A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 一种CMOS FinFET器件及其形成方法
US8614127B1 (en) * 2013-01-18 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
CN103839816A (zh) * 2012-11-25 2014-06-04 中国科学院微电子研究所 半导体器件及其制造方法
CN104380443A (zh) * 2012-07-27 2015-02-25 英特尔公司 用于mos器件制作的自对准3-d外延结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065853A1 (en) * 2007-09-07 2009-03-12 Micron Technology, Inc. Fin field effect transistor
US20120267685A1 (en) * 2009-09-18 2012-10-25 International Business Machines Corporation METAL GATE AND HIGH-K DIELECTRIC DEVICES WITH PFET CHANNEL SiGe
CN103187418A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 一种CMOS FinFET器件及其形成方法
CN104380443A (zh) * 2012-07-27 2015-02-25 英特尔公司 用于mos器件制作的自对准3-d外延结构
CN103839816A (zh) * 2012-11-25 2014-06-04 中国科学院微电子研究所 半导体器件及其制造方法
US8614127B1 (en) * 2013-01-18 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device

Similar Documents

Publication Publication Date Title
US11362004B2 (en) FinFET devices and methods of forming
US11532735B2 (en) Self-aligned epitaxy layer
US10720496B2 (en) FinFET structures and methods of forming the same
US9704883B2 (en) FETS and methods of forming FETS
US9543419B1 (en) FinFET structures and methods of forming the same
US20230260848A1 (en) Semiconductor device and manufacturing method thereof
US11942523B2 (en) Semiconductor devices and methods of forming the same
CN106549054A (zh) Fet及其制作方法
CN103839818B (zh) 半导体器件制造方法
CN104124198B (zh) 半导体器件及其制造方法
CN105336786B (zh) 半导体器件及其制造方法
CN106558552B (zh) Cmos制作方法
CN106549055A (zh) Fet及其制作方法
CN106558553A (zh) Cmos制作方法
US11532628B2 (en) Semiconductor device and method
US11158741B2 (en) Nanostructure device and method
US20230155006A1 (en) Semiconductor Device and Method
CN106558554A (zh) Cmos制作方法
US9397215B1 (en) FinFET with reduced source and drain resistance
CN105762191B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170405

RJ01 Rejection of invention patent application after publication