CN106486596A - 室温p型磁性半导体p‑n‑p双重结器件和电控磁器件 - Google Patents

室温p型磁性半导体p‑n‑p双重结器件和电控磁器件 Download PDF

Info

Publication number
CN106486596A
CN106486596A CN201610946797.3A CN201610946797A CN106486596A CN 106486596 A CN106486596 A CN 106486596A CN 201610946797 A CN201610946797 A CN 201610946797A CN 106486596 A CN106486596 A CN 106486596A
Authority
CN
China
Prior art keywords
room temperature
type magnetic
film
magnetic semiconductor
automatically controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610946797.3A
Other languages
English (en)
Other versions
CN106486596B (zh
Inventor
陈娜
刘文剑
姚可夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610946797.3A priority Critical patent/CN106486596B/zh
Publication of CN106486596A publication Critical patent/CN106486596A/zh
Application granted granted Critical
Publication of CN106486596B publication Critical patent/CN106486596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了微纳电子和自旋电子学材料的半导体器件制备技术领域的一种室温p型磁性半导体p‑n‑p双重结器件和电控磁器件。所述p‑n‑p双重结器件是一种基于室温p型磁性半导体和n型Si的p‑n结和p‑n‑p双重结器件,在n型Si上下表面镀有室温p型磁性半导体薄膜,形成了Au/p‑CFTBO/n‑Si/p‑CFTBO/Au结构的p‑n‑p双重结器件,具有明显的整流效应;所述电控磁器件是在单晶硅表面依次镀上一层Cr膜、Au膜、一层p型磁性半导体薄膜和HfO2等氧化物绝缘层薄膜;该电控磁器件通过外加门电压产生的电场效应对其磁学性能进行有效调控:本发明与目前以Si为基础的半导体更易于实现兼容。

Description

室温p型磁性半导体p-n-p双重结器件和电控磁器件
技术领域
本发明属于微纳电子和自旋电子学材料的半导体器件制备技术领域,特别涉及一种室温p型磁性半导体p-n-p双重结器件和电控磁器件。
背景技术
微纳电子技术以及磁传感器和磁存储技术是信息产业的两大核心技术,是现代信息产业和高技术发展的基础。然而分别对磁性金属材料的自旋调控和对半导体材料的电荷调控已无法满足信息技术发展的需求,而兼具磁性和半导体特性的磁性半导体材料,可以满足人们对电荷和自旋同时调控的期望;基于磁性半导体可用于开发更先进的自旋电子器件,延伸计算机芯片摩尔定律的有效性,并为开发新一代计算机提供材料支撑。相比硅基半导体材料,基于自旋操控的磁性半导体材料所需能耗更低,可以获得更高的集成度及更快的运算速度。同时,对于载流子调制磁性的磁性半导体而言,它们的电学性能和磁学性能相互关联,因此可能利用电压调控载流子浓度,继而实现对该磁性半导体磁学性能的有效调控。目前磁性半导体的研究对象主要为稀磁半导体,但是迄今报道的典型稀磁半导体的最高居里温度仅有190K,仍远低于室温。因此,基于这些稀磁半导体材料的各种器件原型仅限于低温实现器件功能。基于稀磁半导体(In,Mn)As和(Ga,Mn)As,Ohno等人分别在1999年和2000年实现了低温几十K的自旋发光二极管和电控磁器件(Nature 420(1999)790;Nature408(2000)944)。2011年,Yamada等人在钴掺杂二氧化钛稀磁半导体中,调控电压在3伏以上后,磁性从顺磁转变为铁磁性。尽管在TiCoO中实现了室温下的电控磁器件,但是整体的铁磁性信号比较微弱和杂乱(Science 332(2011)1065)。本发明基于我们自主研发的一种室温p型磁性半导体(一种室温透明铁磁半导体材料及其制备方法,专利号:ZL 2013 10432802.5),与半导体工业的主流材料n型单晶硅进行集成制备 了p-n异质结,具有良好的二极管整流效果。同时,在门电压绝对值不高于2V的条件下,对不同厚度的磁性半导体薄膜实现了磁学性能的电调控。所制备电控磁器件中磁性半导体薄膜厚度为25nm,当门电压从+1.2V降至-1.2V时,饱和磁化强度的变化量可达170%。相比其他稀磁半导体基的电控磁器件,我们的器件具有室温可操控性、低电压下磁性可调幅度大等优势,具有更好的实用前景。
发明内容
本发明的目的是提供一种室温p型磁性半导体p-n-p双重结器件和电控磁器件,其特征在于,包括室温p型磁性半导体p-n-p双重结器件和电控磁器件的结构及其制备方法;所述室温p型磁性半导体p-n-p双重结器件是一种基于p型磁性半导体和n型Si的p-n-p双重结器件,所使用室温p型磁性半导体的成分为CoFeTaBO,即简写为CFTBO;在n型Si上、下表面沉积p型磁性半导体薄膜,然后分别在n型Si和两层薄膜表面镀金或铟膜电极,形成了Au/p-CFTBO/n-Si/p-CFTBO/Au结构的p-n-p双重结器件;该p-n-p双重结器件具有明显整流效应,与目前以Si为基础的半导体更易于实现兼容。
所述电控磁器件是在单晶硅表面依次镀上一层Cr膜和Au膜作为底电极,在Au膜表面依次沉积一层p型磁性半导体薄膜和氧化物绝缘层薄膜,在氧化物绝缘层薄膜上方滴或不滴上一层离子液体,并盖上Al箔作为顶电极;在Al箔和Au膜之间施加门电压进行磁学性能的调控。
所述室温p型磁性半导体p-n-p双重结器件和电控磁器件的制备方法,其特征在于,具体包括:
(1)基于室温p型磁性半导体的p-n-p双重结器件的制备:
1)将重掺杂的双抛n型(100)硅片用氢氟酸清洗,去除表面氧化层,然后用丙酮、酒精和去离子水进一步清洗;
2)利用磁控溅射,控制氧分压,在清洗后的双抛n型硅片的一面镀上一层室温p型磁性半导体薄膜,室温p型磁性半导体的成分为CoFeTaBO即简写为CFTBO;
3)利用磁控溅射,控制氧分压,在双抛的n型硅的另一面镀上一层室温p型磁性半导体薄膜;
4)将99%纯度的高纯软金属沉积或压制电极于p型磁性半导体薄膜和硅片的特定部位,连接铜引线,得到了基于室温p型磁性半导体的p-n-p结构及其p-n-p双重结器件;所述高纯软金属为In和Au
(2)基于室温p型磁性半导体的电控磁器件的制备,具体包括以下步骤:
1)在单晶硅表面依次镀上一层Cr膜和Au膜,作为底电极;
2)利用磁控溅射,在Au膜表面依次沉积一层室温p型磁性半导体薄膜和氧化物绝缘层薄膜,同时添加掩模版保留一部分Au膜不被溅射,用以后期连接铜引线;
3)在氧化物绝缘层薄膜上方滴或不滴一层离子液体,并盖上Al箔,使得铝箔与离子液体良好接触,作为顶电极;
4)在Al箔和Au膜之间加上正负、大小不同的电压,保持30分钟后撤去电压,依次用丙酮、酒精清洗Au膜表面;室温干燥得到基于室温p型磁性半导体的电控磁器件。
所述离子液体为N,N-二甲基-N-甲基-N-(2-甲基乙酯基)季铵磺酸亚胺盐(简写为DEME-TFSI)
所述步骤4)得到的基于室温p型磁性半导体的电控磁器件,在室温下对该器件采用离子液体外加门电压的方式进行磁学性能的调控,在门电压绝对值不高于2V的条件下,对制备的不同厚度的p型磁性半导体的磁学性能进行有效的电调控;具体是在25纳米厚度的Au膜上外加门电压为1.2V,饱和磁化强度相对原始样品变化了54%。
所述氢氟酸和去离子水的体积比为1:10。
本发明的有益效果为:
1.实现了基于室温下p型磁性半导体的p-n-p双重结器件的制备,该p-n-p双重结器件表现出良好的整流效果,导通临界电压为1.6V。
2.所得到的电控磁器件在温度300K,所加门电压绝对值不高于2伏条件下,可以对不同厚度p型磁性半导体的磁性进行显著调控:可利用电压的正负调控载流子空穴浓度的大小,基于载流子浓度和磁性之间的本征关联,进而调控磁性的强弱;利用电压的大小调控磁性增强或减弱的幅度。
3.所得到的电控磁器件在温度300K,p型磁性半导体厚度为50nm,外加门电压为-2伏或+1.2V时,薄膜饱和磁化强度相对原始样品分别增强或降低5%,通过反向加+2V或-1.2V且保持较长时间,可使其饱和磁化强度回复到未加电压调控的原始样品的饱和磁化强度值。
4.所得到的电控磁器件在温度300K,p型磁性半导体厚度为25nm,外加门电压为-1.2V和+1.2V时,薄膜饱和磁化强度相对原始样品分别增强24.4%和降低54%,即从+1.2V到-1.2V,薄膜饱和磁化强度增强了170%。
5.所得到的p-n结和电控磁器件结构简单、原材料价格适中,且环境友好,制备工艺简单,且能和传统半导体Si加工工艺兼容,在微纳电子和自旋电子学领域有潜在应用。
附图说明
图1为基于p型磁性半导体p-n-p双重结器件结构示意图;
图2为图1中的各引线的电流-电压特性曲线(p-n-p双重结对应A-C连线,p-n结对应A-B连线);
图3为p型磁性半导体的电控磁器件结构示意图;
图4为实施例2中不同电压调控下,厚度为25nm的p型磁性半导体薄膜磁化强度对外磁场的响应特性。
图5为实施例3中不同电压调控下,厚度为50nm的p型磁性半导体薄膜磁化强度对外磁场的响应特性。
具体实施方式
本发明提供一种室温p型磁性半导体的p-n-p双重结器件和电控磁器件;下面结合附图和实施例对本发明的p型磁性半导体的p-n结、p-n-p双重结器件和电控磁器件及其制备方法予以进一步说明。
图1为基于室温p型磁性半导体的n型硅的p-n-p双重结器件结构示意图;图中所示室温p-n-p双重结器件是一种基于室温p型磁性半导体和n型Si的p-n-p双重结器件;使用室温p型磁性半导体的成分为CoFeTaBO即简写为CFTBO;在n型Si表面镀有p型磁性半导体薄膜,然后分别在n-Si和p型磁性半导体薄膜表面镀金膜电极,形成了Au/p-CFTBO/n-Si/Au结构的p-n-p双重结器件;该器件具有明显整流效应,与目前以Si为基础的半导体更易于实现兼容。
图3为基于p型磁性半导体的电控磁器件结构示意图;图中所示电控磁器件是在单晶硅表面依次镀上一层Cr膜和Au膜作为底电极,在Au膜表面依次沉积一层p型磁性半导体薄膜和HfO2薄膜,在HfO2薄膜上方滴上一层离子液体,并盖上Al箔作为顶电极;在Al箔和Au膜之间施加门电压进行磁学性能的调控。
下面结合实施例对本发明予以进一步说明。
实施例1
如图1所示,室温下p型磁性半导体和n型硅的p-n结和p-n-p双重结器件,将电阻率为0.001-0.004Ω·cm的双抛n型(100)硅片用氢氟酸清洗,去除两个的表面氧化层,其中氢氟酸和去离子水的体积比为1:10,然后用丙酮、酒精、去离子水进一步超声清洗。
将清洗好的硅片放入镀膜腔室,镀膜时基片台温度300K,腔室真空约为3.0*10- 5Pa,随后通入高纯氩和高纯氧气,溅射气压为0.7Pa,氧分压为0.048Pa。分别在n型Si上下表面镀约360nm的p型磁性半导体薄膜。
取出镀膜样品,将高纯金属In(>99.9%)压制电极于薄膜和硅片的特定部位,连接铜线。至此,得到了基于该p型磁性半导体的p-n结和p-n-p双重结器件的 结构。图1为本实施例得到的室温下p型非晶磁性半导体-n型硅p-n结和p-n-p双重结器件的示意图,本例中双抛n型硅为重度磷掺杂,厚度为300微米。
所制备的p型磁性半导体薄膜的结构表征采用了透射电镜TEM(JEOL-ARM200)观察;薄膜厚度由NDT公司生产的原子力显微镜AFM测量,I-V特性曲用两端法由Keithley2450电流电压表测量。
图2为本实施例的各引线的电流-电压依赖曲线(p-n异质结对应A-B连线,p-n-p结构对应A-C连线)。从图2可以看出,A-B连线时,当电压从-2V增加至+1.6V时,电流随电压基本线性增加,但是维持在很小的数值,表明此时结的电阻大,处于截止状态,基本不能导通;当电压超过+1.6V的截止电压之后,电流急剧上升,电阻急剧减小,p-n结处于导通状态。如果选用A-C连线,此时为p-n-p结构,电压从-4V增加到+4V时,电阻一直都处于较大的数值,不能导通。
实施例2
离子液体电控磁器件,在本征单晶硅的表面依次镀上20nm厚Cr膜和200纳米厚Au膜,作为底电极。将清洗好的硅片立刻放入镀膜腔室,镀膜时基片台温度为300K,腔室真空约为3.0*10-5Pa,随后通入高纯氩和高纯氧气,溅射气压为0.7Pa,氧分压为0.048Pa,沉积约25nm的p型磁性半导体薄膜。冷却一段时间后,保持溅射气压为0.7Pa,在p型膜上沉积约2nm的氧化物绝缘层薄膜(HfO2薄膜或SiO2薄膜)。取出薄膜后,在氧化物绝缘层薄膜上方滴上一定大小的离子液体,盖上铝箔,使得铝箔与离子液体良好接触,作为顶电极。在铝箔和金膜之间加上正负、大小不同的电压,保持30分钟。后撤去电压,依次用丙酮、酒精清洗薄膜表面。
离子液体种类为N,N-二甲基-N-甲基-N-(2-甲基乙酯基)季铵磺酸亚胺盐(DEME-TFSI);所制备器件的电压由Agilent 2901A电压表施加;磁化强度随磁场强度的依赖特性曲线由Quantum Design公司的MPMS SQUID VSM测量。
图3为本实施例中的离子液体器件示意图,图4为实施例2中25nm磁性半 导体薄膜在不同电压调控时,磁化强度随磁场强度的变化特性曲线。从图4中可以看出,饱和磁化强度为几十emu/cm3,同时在电压调控的过程中,出现了矫顽力,由于该磁学测试是在室温下进行的,因此,该磁性半导体显示为室温下的铁磁性。当所加电压为+1.2V时,HfO2薄膜上方附近的离子液体集聚正离子,在p型磁性半导体薄膜内部产生电场。由于该p型磁性半导体薄膜多数载流子为空穴,在电场作用下往下运动,而负极Au膜内电子则在电场作用下上移,会综合部分空穴载流子。由于该p型磁性半导体为载流子浓度调制磁性,随载流子浓度空穴数减少,薄膜饱和磁化强度降低。同理,当所加电压为-1.2V时,磁性半导体中空穴数增加,因而磁性增强。如图4所示,门电压为+1.2V时,25nm厚p型磁性半导体薄膜的室温饱和磁化强度相对原始薄膜样品减小了54%。
实施例3
离子液体电控磁器件,在本征单晶硅的表面依次镀上20nm厚Cr膜和200纳米厚Au膜,作为底电极。将清洗好的硅片立刻放入镀膜腔室,镀膜时基片台温度为300K,腔室真空约为3.0*10-5Pa,随后通入高纯氩和高纯氧气,溅射气压为0.7Pa,氧分压为0.048Pa,沉积约50nm的p型磁性半导体薄膜。冷却一段时间后,保持溅射气压为0.7Pa,在p型膜上沉积约2nm的HfO2薄膜。取出薄膜后,在HfO2薄膜上方滴上一定大小的离子液体,盖上铝箔,使得铝箔与离子液体良好接触,作为顶电极。在铝箔和金膜之间加上正负、大小不同的电压,保持30分钟。后撤去电压,依次用丙酮、酒精清洗薄膜表面。
离子液体种类为N,N-二甲基-N-甲基-N-(2-甲基乙酯基)季铵磺酸亚胺盐(DEME-TFSI);所制备器件的电压由Agilent 2901A电压表施加;磁化强度随磁场强度的依赖特性曲线由Quantum Design公司的MPMS SQUID VSM测量。
图3为本实施例中的离子液体器件示意图,图5为实施例3中50nm磁性半导体薄膜在不同电压调控时,磁化强度随磁场强度的变化特性曲线。实施例3 中50nm磁性半导体薄膜首先在-2V电压下加30分钟,进行一次磁学测量;然后对该薄膜外加+2V门电压30分钟,进行一次磁学测量;接着对该薄膜,外加+2.5V门电压120分钟,再进行一次磁学测量。从图5中可以看出,饱和磁化强度为300emu/cm3。如实施例2所述,负电压的施加使得磁性增强,正电压的施加使得磁性减弱。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (3)

1.一种室温p型磁性半导体p-n-p双重结器件和电控磁器件,其特征在于,包括室温p型磁性半导体p-n-p双重结器件和电控磁器件的结构;所述室温p型磁性半导体p-n-p双重结器件是一种基于p型磁性半导体和n型Si的p-n-p双重结器件,在n型Si上、下表面沉积p型磁性半导体薄膜,然后分别在n-Si和两层薄膜表面镀金或铟膜电极,形成了Au/p-CFTBO/n-Si/p-CFTBO/Au结构的p-n-p双重结器件;其中CFTBO为室温p型磁性半导体成分CoFeTaBO的简;该p-n-p双重结器件具有明显整流效应,与目前以Si为基础的半导体更易于实现兼容;
所述电控磁器件是在单晶硅表面依次镀上一层Cr膜和Au膜作为底电极,在Au膜表面依次沉积一层p型磁性半导体薄膜和HfO2或MgO2等氧化物绝缘层薄膜,在绝缘层薄膜和Au膜之间施加门电压进行磁学性能的调控。
2.一种室温p型磁性半导体p-n-p双重结器件和电控磁器件的制备方法,其特征在于,具体包括:
(1)基于室温p型磁性半导体的p-n-p双重结器件的制备:
1)将重掺杂的双抛n型(100)硅片用氢氟酸清洗,去除表面氧化层,然后用丙酮、酒精和去离子水进一步清洗;
2)利用磁控溅射,控制氧分压,在清洗后的双抛n型硅片的一面镀上一层室温p型磁性半导体薄膜,室温p型磁性半导体的成分为CoFeTaBO即简写为CFTBO;
3)利用磁控溅射,控制氧分压,在双抛的n型硅的另一面镀上一层室温p型磁性半导体薄膜;
4)将99%纯度的高纯软金属沉积或压制电极于p型磁性半导体薄膜和硅片的特定部位,连接铜引线,得到了基于室温p型磁性半导体的p-n-p结构及其p-n-p双重结器件;所述高纯软金属为In和Au
(2)基于室温p型磁性半导体的电控磁器件的制备,具体包括以下步骤:
1)在单晶硅表面依次镀上一层Cr膜和Au膜,作为底电极;
2)利用磁控溅射,在Au膜表面依次沉积一层室温p型磁性半导体薄膜和氧化物绝缘层薄膜,同时添加掩模版保留一部分Au膜不被溅射,用以后期连接铜引线;
3)在氧化物绝缘层和Au膜之间加上正负、大小不同的电压,得到基于室温p型磁性半导体的电控磁器件。
3.根据权利要求2所述室温p型磁性半导体p-n-p双重结器件和电控磁器件的制备方法,其特征在于,所述步骤4)得到的基于室温p型磁性半导体的电控磁器件,在室温下对该器件采用外加门电压的方式进行磁学性能的调控,在门电压绝对值不高于2V的条件下,对制备的不同厚度的p型磁性半导体的磁学性能进行有效的电调控;具体是在25纳米厚度的Au膜上外加门电压为1.2V,饱和磁化强度相对原始样品变化了54%。
CN201610946797.3A 2016-11-02 2016-11-02 室温p型磁性半导体p-n-p双重结器件和电控磁器件 Active CN106486596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610946797.3A CN106486596B (zh) 2016-11-02 2016-11-02 室温p型磁性半导体p-n-p双重结器件和电控磁器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610946797.3A CN106486596B (zh) 2016-11-02 2016-11-02 室温p型磁性半导体p-n-p双重结器件和电控磁器件

Publications (2)

Publication Number Publication Date
CN106486596A true CN106486596A (zh) 2017-03-08
CN106486596B CN106486596B (zh) 2019-04-30

Family

ID=58273029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610946797.3A Active CN106486596B (zh) 2016-11-02 2016-11-02 室温p型磁性半导体p-n-p双重结器件和电控磁器件

Country Status (1)

Country Link
CN (1) CN106486596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110983268A (zh) * 2019-11-05 2020-04-10 西安科汇电子科技有限公司 一种使用离子液体调控金属薄膜磁性的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963091B1 (en) * 2003-12-22 2005-11-08 National Semiconductor Corporation Spin-injection devices on silicon material for conventional BiCMOS technology
WO2013181370A1 (en) * 2012-05-31 2013-12-05 Board Of Governors For Higher Education, State Of Rhode A multiferro-heterostructure composition having tunable magnetic coupling at room temperature
CN103489557A (zh) * 2013-09-22 2014-01-01 清华大学 一种室温透明铁磁半导体材料及其制备方法
CN105369201A (zh) * 2015-11-12 2016-03-02 天津大学 具有室温电控磁特性的锰掺氧化锌-铁酸铋外延异质结构的制备方法
CN105845314A (zh) * 2016-04-27 2016-08-10 天津大学 具有大磁电阻效应的CoFeB/SiO2/n-Si异质结构及制备方法
CN206401364U (zh) * 2016-11-02 2017-08-11 清华大学 一种室温p型磁性半导体p‑n‑p结器件和电控磁器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963091B1 (en) * 2003-12-22 2005-11-08 National Semiconductor Corporation Spin-injection devices on silicon material for conventional BiCMOS technology
WO2013181370A1 (en) * 2012-05-31 2013-12-05 Board Of Governors For Higher Education, State Of Rhode A multiferro-heterostructure composition having tunable magnetic coupling at room temperature
CN103489557A (zh) * 2013-09-22 2014-01-01 清华大学 一种室温透明铁磁半导体材料及其制备方法
CN105369201A (zh) * 2015-11-12 2016-03-02 天津大学 具有室温电控磁特性的锰掺氧化锌-铁酸铋外延异质结构的制备方法
CN105845314A (zh) * 2016-04-27 2016-08-10 天津大学 具有大磁电阻效应的CoFeB/SiO2/n-Si异质结构及制备方法
CN206401364U (zh) * 2016-11-02 2017-08-11 清华大学 一种室温p型磁性半导体p‑n‑p结器件和电控磁器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110983268A (zh) * 2019-11-05 2020-04-10 西安科汇电子科技有限公司 一种使用离子液体调控金属薄膜磁性的方法

Also Published As

Publication number Publication date
CN106486596B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
Liu et al. Hydrogen gas sensing properties of MoS2/Si heterojunction
Dankert et al. Tunnel magnetoresistance with atomically thin two-dimensional hexagonal boron nitride barriers
CN102185100B (zh) 一种硅基几何巨磁电阻器件及其制备方法
CN110176533A (zh) 一种光响应的自旋电子器件及其制备方法
Gupta et al. Electrical-stress-induced threshold voltage instability in solution-processed ZnO thin-film transistors: An experimental and simulation study
CN105659369A (zh) 半导体装置及半导体装置的制造方法
CN106449968B (zh) 一种产生自旋极化的石墨烯器件及其制备方法
CN110085700B (zh) 一种极化与量子点共调控的高光电响应探测器单元
CN105185901A (zh) 一种基于二硫化钼的复合阻变存储器件及其制备方法
Han et al. CrO 2-based heterostructure and magnetic tunnel junction: perfect spin filtering effect, spin diode effect and high tunnel magnetoresistance
CN106486596B (zh) 室温p型磁性半导体p-n-p双重结器件和电控磁器件
Fan et al. Electrical transport properties and room-temperature positive magnetoresistance of Fe3O4/aC/n-Si junctions
CN110379919A (zh) 一种阻变存储器及其制备方法
CN110085660A (zh) 一种拓扑场效应晶体管及其实现方法
CN104934327A (zh) 一种基于氧化钪高k介电层薄膜晶体管的制备方法
Wang et al. Deposition temperature and thickness effect on the resistive switching in BiFeO 3 films
CN206401364U (zh) 一种室温p型磁性半导体p‑n‑p结器件和电控磁器件
Chang et al. Comprehensive study on negative capacitance effect observed in MOS (n) capacitors with ultrathin gate oxides
WO2020160358A1 (en) Magnetic memory device using doped semiconductor layer
CN105552213B (zh) 一种调控磁电阻比值的方法
CN104851974B (zh) 一种具有整流磁电阻效应的磁传感器及其制备方法与应用
CN107369707A (zh) 基于4H‑SiC衬底异质结自旋场效应晶体管及其制造方法
Xiong et al. Interfacial passivation of n-ZnO/p-Si heterojunction by CuI thin layer
CN107946457B (zh) 一种电致电阻转变功能器件的处理方法及一种超大磁电阻器件
CN105932154B (zh) 具有稳定阈值电阻转变特性的材料以及动态随机存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant