CN106484357A

CN106484357A - 一种b时间码时间信息的显示系统和显示方法

Info

Publication number: CN106484357A
Application number: CN201611239549.1A
Authority: CN
Inventors: 吴川; 李召峰; 郝志成; 聂海涛
Original assignee: Changchun Institute of Optics Fine Mechanics and Physics of CAS
Current assignee: Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date: 2016-12-28
Filing date: 2016-12-28
Publication date: 2017-03-08
Anticipated expiration: 2036-12-28
Also published as: CN106484357B

Abstract

本申请提供一种B时间码时间信息的显示系统和显示方法。系统包括B码串行输入设备、FPGA芯片和DSP芯片。其中，FPGA芯片用于判断B时间码的码型，并将接收到的B时间码以预设数量个B时间码为一帧进行存储，计算每一帧B时间码的第一时间信息，对第一时间信息进行修正，得到第二时间信息；依据DSP芯片中存储的字符地址信息，查找第二时间信息对应的显示字符；依据DSP芯片中存储的显示地址信息，将显示字符显示在显示地址信息对应的显示位置上。本申请通过对DSP芯片中显示地址信息的控制，能够灵活地将B时间码解码出的时间信息显示在显示设备监视器的不同位置，也能并行输出显示到在一个或多个显示设备上。

Description

一种B时间码时间信息的显示系统和显示方法

技术领域

本申请涉及显示控制技术领域，尤其涉及一种基于DSP(Digital SignalProcessor，数字信号处理器)和FPGA(Field-Programmable Gate Array，现场可编程门阵列)架构，将解码GJB-B时间码后得到的时间信息进行显示的显示系统和显示方法。

背景技术

GJB(中华人民共和国国家军用标准)-B时间码产生器所产生的B时间码广泛应用于航空航天、飞行器跟踪与测控、天气预报等领域，但GJB-B时间码产生器产生的B时间码表示的时间信息无法在一个或多个显示设备中进行显示。

因此，现有技术急需一种B时间码时间信息的显示方法，以将B时间码解码出的时间信息在一个或多个显示设备中进行显示。

发明内容

有鉴于此，本申请提供一种B时间码时间信息的显示系统和显示方法，以实现将B时间码解码出的时间信息在一个或多个显示设备中进行显示。技术方案如下：

基于本申请的一方面，本申请提供一种B时间码时间信息的显示系统，包括：

用于生成串行B时间码的B码串行输入设备、与所述B码串行输入设备连接，用于接收所述B码串行输入设备发送的B时间码的现场可编程门阵列FPGA芯片、以及与所述FPGA芯片数据通信连接的数字信号处理器DSP芯片；其中，

所述DSP芯片中存储有字符地址信息和显示地址信息；

所述FPGA芯片用于判断所述B时间码的码型，并将接收到的B时间码以预设数量个B时间码为一帧进行存储，计算每一帧B时间码的第一时间信息，并进一步对所述第一时间信息进行修正，得到第二时间信息；依据所述DSP芯片中存储的字符地址信息，查找所述第二时间信息对应的显示字符；依据所述DSP芯片中存储的显示地址信息，将所述显示字符显示在所述显示地址信息对应的显示位置上。

优选地，所述判断所述B时间码的码型包括：

将所述DSP芯片生成的时钟信号分频生成采样时钟信号；

利用所述采样时钟信号，判断所述B时间码中每个码元的码元宽度；

依据所述码元宽度，确定所述B时间码的码型。

优选地，所述B时间码的码型包括0码、1码和P码；所述依据所述码元宽度，确定所述B时间码的码型包括：

将所述B时间码的每个码元电平变为下降沿之前的计数n的值确定为所述B时间码的码元宽度，n大于0，所述n的值由所述采样时钟信号得到；

当所述计数n的值位于第一阈值范围内时，确定所述B时间码为0码；

当所述计数n的值位于第二阈值范围内时，确定所述B时间码为1码；

当所述计数n的值位于第三阈值范围内时，确定所述B时间码为P码。

优选地，还包括：外部图像输入设备；所述外部图像输入设备与所述FPGA芯片连接，用于向所述FPGA芯片输入外部图像；

所述FPGA芯片将所述显示字符显示在所述显示地址信息对应的显示位置上包括：

所述FPGA芯片将所述显示字符叠加在所述外部图像上，在所述显示地址信息对应的显示位置上进行显示。

优选地，所述B码串行输入设备包括GJB-B码产生器或IRIG-B码产生器。

基于本申请的另一方面，本申请还提供一种B时间码时间信息的显示方法，包括：

接收B码串行输入设备发送的B时间码；

判断所述B时间码的码型；

将接收到的B时间码以预设数量个B时间码为一帧进行存储；

计算每一帧B时间码的第一时间信息；

对所述第一时间信息进行修正，得到第二时间信息；

依据DSP芯片中存储的字符地址信息，查找所述第二时间信息对应的显示字符；

依据所述DSP芯片中存储的显示地址信息，将所述显示字符显示在所述显示地址信息对应的显示位置上。

优选地，所述判断所述B时间码的码型包括：

将所述DSP芯片生成的时钟信号分频生成采样时钟信号；

依据所述码元宽度，确定所述B时间码的码型。

优选地，还包括：

接收外部图像输入设备发送的外部图像；

将所述显示字符叠加在所述外部图像上。

本申请提供的B时间码时间信息的显示系统包括FPGA芯片和DSP芯片，其中DSP芯片中存储有字符地址信息和显示地址信息，FPGA芯片用于对从B码串行输入设备接收到的B时间码进行码型判断、帧存储、计算每一帧B时间码的第一时间信息、对第一时间信息进行修正得到第二时间信息，从而能够实时准确地解析出B时间码串行输入设备产生的B时间码表示的时间信息(即第二时间信息)，进而依据DSP芯片中存储的字符地址信息和显示地址信息，将第二时间信息对应的显示字符在显示地址信息对应的显示位置上进行显示，因此本申请通过对DSP芯片中显示地址信息的控制，能够灵活地将B码串行输入设备产生的B时间码表示的时间信息显示在显示设备监视器的不同位置，也能并行输出显示到在一个或多个显示设备上，这对于方便观察及远距离设备在统一的时间下进行调度有重要的意义。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请提供的一种B时间码时间信息的显示系统的结构示意图；

图2为本申请提供的一种B时间码时间信息的显示系统的架构示意图；

图3为本申请中B时间码的码型判断方法的流程示意图；

图4为本申请中确定第二时间信息的流程示意图

图5为本申请中FPGA芯片中所建立的字库的展示示意图；

图6为本申请提供的一种B时间码时间信息的显示方法的流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，其示出了本申请提供的一种B时间码时间信息的显示系统的结构示意图，包括：B码串行输入设备100、FPGA芯片200和DSP芯片300。其中，

B码串行输入设备100与FPGA芯片200连接，用于生成B时间码，并将生成的B时间码发送至FPGA芯片200。为了便于陈述，在本申请后续描述中，将B时间码简称为B码。

本申请中，B码串行输入设备100可以为任何符合B时间码接口终端通用规范(GJB2991A-2008)的B时间码产生器。具体的，B码串行输入设备100可以为GJB-B码产生器或IRIG-B码产生器。

根据B时间码接口终端通用规范(GJB 2991A-2008)，每个码元序号由索引计数所确定。索引计数由帧基准起，从0开始计数，并以此加1，直到帧结束。位置标识位的宽度是索引计数间隔的0.8倍。位置标识位P0超前于基准码元Pr一个索引计数间隔，其余的位置标识位(P1、P2、……P9)依次每隔10个索引计数出现一次。位置标识位的重复速率为码元速率的十分之一。

B码的帧由位置标识位P0开始，紧接着是帧的基准码元Pr，基准码元的宽度是索引计数间隔的0.8倍，P0和Pr构成了B码帧的基准标志。帧的准时点位于基准码元Pr的前沿。帧的重复速率为1fps，周期为1s。

B码中的时间编码基于UTC(Universal Time Coordinated，协调世界时)，时间信息的码元称为时间编码。时间编码采用BCD(Binary-Coded Decimal，二进码十进数，亦称二-十进制代码)编码，表示秒、分、时、年内的天数和年。时间编码采用脉宽调制进行编码。脉宽为0.5倍索引计数间隔的码元表示二进制数“1”、脉宽为0.2倍索引计数间隔的码元表示二进制数“0”。它们在B码中的位置见下表1：

表1

其中，年的个位和十位的BCD编码交替出现在索引计数的45～48位，并且年的个位与偶数秒出现在同一帧内。当年的十位标志为1时，索引计数的45～48位表示年的十位；反之，表示年的个位。当年的十位无法与奇数秒对应时(闰秒时)，则舍弃年的十位。

DSP芯片300中存储有字符地址信息和显示地址信息。

其中，字符地址信息用于所述FPGA芯片200依据该字符地址信息，查找时间信息对应的显示字符，显示地址信息用于所述FPGA芯片200依据该显示地址信息，将显示字符具体显示在显示地址信息对应的显示位置上。因此本申请通过对DSP芯片300中显示地址信息的控制，能够灵活地将B码串行输入设备100产生的B码表示的时间信息显示在显示设备的不同位置处，通过并行可以在一个或多个显示设备上显示，这对于方便观察及远距离设备在统一的时间下进行调度有重要的意义。

FPGA芯片200用于判断B码的码型，并将接收到的B码以预设数量个B码为一帧进行存储，计算每一帧B码的第一时间信息，并进一步对所述第一时间信息进行修正，得到第二时间信息。进而依据DSP芯片300中存储的字符地址信息，查找第二时间信息对应的显示字符，依据DSP芯片300中存储的显示地址信息，将显示字符显示在显示地址信息对应的显示位置上。

下面，发明人将对本申请中FPGA芯片200的具体实现过程进行详细论述，同时可参阅图2所示。

FPGA芯片200实时接收B码串行输入设备100发送的B码，依次判断每个B码的码型，进而将100个B码作为一帧进行存储。

本申请中FPGA芯片200可以依据每个B码中每个码元的码元宽度来确定B码的码型。具体的，本申请中B码的码型包括0码、1码和P码。FPGA芯片200可以利用采样时钟信号来判断B码的码元宽度。特别的，因为本申请中DSP芯片300自身能够生成时钟信号，因此本申请不需要外部时钟，只需利用DSP芯片300生成的150MHz的时钟信号，对其进行分频处理，生成采样时钟信号4KHz的采样时钟信号，利用所述4KHz的采样时钟信号进行时序判断和控制，能够实现对B码的码元宽度进行判别，进而确定B码是0码、1码还是P码。

本申请中，每个B码的码元宽度为10ms，0码脉宽为2ms，1码脉宽为5ms，标志位P码脉宽为8ms。本申请中码元宽度及B码的码型确定的具体实现过程可参阅图3所示。在本申请实施例中，对于每一个B码的码元脉宽的判断是在当前B码为低电平期间进行判断的，而在高电平期间则是进行计数。当检测到当前B码的每个码元电平的下降沿，即下降沿到来时，将所述B码的码元电平变为下降沿之前的计数n的值确定为B码的码元宽度，n大于0，n的值由采样时钟信号得到。

其中，当计数n的值位于第一阈值范围，如1ms～3ms范围内时，确定B码为0码；当计数n的值位于第二阈值范围，如3ms～6ms范围内时，确定B码为1码；当计数n的值位于第三阈值范围，如6ms～9ms范围内时，确定B码为P码。

在确定出该一帧100个B码中每个B码的码型后，可以计算出该一帧B码表示的第一时间信息，并进一步对第一时间信息进行修正，得到第二时间信息，具体可结合图4所示。

本申请中，一帧中包括的100个B码本身包含有“年、日、时、分、秒”的时间信息，该“年、日、时、分、秒”的时间信息可以由FPGA芯片200对该一帧100个B码直接进行解码、提取获得，进而FPGA芯片200通过计算可以进一步得出年、月及当前月中第几日的信息。

由于上述“年、日、时、分、秒”的信息提取以及年、月及当前月第几日的信息的计算都是在FPGA芯片200接收到B码之后才执行的，因此FPGA芯片200解码一帧中的100个B码之后得到的第一时间信息比真实的时间信息延后，因此为了保证时间的准确度，本申请需要对第一时间信息进行修正。具体例如对得到的第一时间信息进行加1秒的处理，在加1秒处理后得到的第二时间信息就能够精准地显示出真实准确的时间。

经过上述方法，本申请中的FPGA芯片200对B码串行输入设备100发送的B码进行解码后，能够实时并准确地解析出B码串行输入设备100所产生的时间信息。

进而，FPGA芯片200依据DSP芯片300中存储的字符地址信息，查找第二时间信息对应的显示字符，并依据DSP芯片300中存储的显示地址信息，将显示字符显示在所述显示地址信息对应的显示位置上。

如图5所示，本申请在FPGA芯片200中建立有mif文件，建立字库。字库中包含0～9十个数字，以及“年”、“月”、“日”、“时”、“分”、“秒”等汉字，本申请中显示字符的大小可以为16pixel*16pixel，其具体大小可以根据实际需求灵活改变。在ROM表里，如图6所示，一行(16个单元格)表示一个字符，一个单元格里表示字符的一行16个像素，FPGA芯片200接收DSP芯片300发送的显示字符的字符地址信息和显示地址信息，对其进行地址译码，就能完成ROM地址线多路选通的译码，即可显示出相应的字符，从而获得实时准确的时间信息。

本申请在DSP芯片300中对字库地址进行编程控制，可以实现不同格式的时间显示，如“时-分-秒-日-月-年”、“日-月-年-时-分-秒”、“年-月-日-时-分-秒”等等或选择性地显示“年月日时分秒”六个信息中的某几个。

因此应用本申请提供的B时间码时间信息的显示系统，DSP芯片300中存储有字符地址信息和显示地址信息，FPGA芯片200用于对从B码串行输入设备100接收到的B时间码进行码型判断、帧存储、计算每一帧B时间码的第一时间信息、对第一时间信息进行修正得到第二时间信息，从而能够实时准确地解析出B码串行输入设备产生的B时间码表示的时间信息(即第二时间信息)，进而依据DSP芯片300中存储的字符地址信息和显示地址信息，将第二时间信息对应的显示字符在显示地址信息对应的显示位置上进行显示，因此本申请通过对DSP芯片300中显示地址信息的控制，能够灵活地将B码串行输入设备100产生的B时间码表示的时间信息显示在显示设备监视器的不同位置，也能并行输出显示到在一个或多个显示设备上，这对于方便观察及远距离设备在统一的时间下进行调度有重要的意义。

本申请提供的B时间码时间信息的显示系统具有较高的实时性和稳定性，且实现了准确授时，输出高精度的采样频率及多设备同步显示等功能，具有良好的实时处理能力，有着广阔的应用市场和研究价值。

此外在上述实施例的基础上，本申请还可以进一步包括外部图像输入设备400；所述外部图像输入设备400与FPGA芯片200连接，用于向FPGA芯片200输入外部图像。由此，FPGA芯片200在获取到外部图像后，可以将显示字符叠加在所述外部图像上，在显示地址信息对应的显示位置上进行显示。

基于上述实施例的描述，本申请还提供一种B时间码时间信息的显示方法的流程图，如图6所示，该方法应用于FPGA芯片，具体包括：

步骤101，接收B码串行输入设备发送的B时间码。

步骤102，判断所述B时间码的码型。

步骤103，将接收到的B时间码以预设数量个B时间码为一帧进行存储。

步骤104，计算每一帧B时间码的第一时间信息。

步骤105，对所述第一时间信息进行修正，得到第二时间信息。

步骤106，依据DSP芯片中存储的字符地址信息，查找所述第二时间信息对应的显示字符。

步骤107，依据所述DSP芯片中存储的显示地址信息，将所述显示字符显示在所述显示地址信息对应的显示位置上。

其中，步骤102判断B时间码的码型可以包括：

步骤1021，将所述DSP芯片生成的时钟信号分频生成采样时钟信号。

步骤1022，利用所述采样时钟信号，判断所述B时间码中每个码元的码元宽度。

步骤1023，依据所述码元宽度，确定所述B时间码的码型。

本发明中，B时间码的码型包括0码、1码和P码；所述依据所述码元宽度，确定所述B时间码的码型包括：将所述B时间码的每个码元电平变为下降沿之前的计数n的值确定为所述B时间码的码元宽度。其中，

当计数n的值位于第一阈值范围内时，确定所述B时间码为0码；

当计数n的值位于第二阈值范围内时，确定所述B时间码为1码；

当计数n的值位于第三阈值范围内时，确定所述B时间码为P码。

作为优选地，本申请在步骤106之后还可以包括：

步骤108，接收外部图像输入设备发送的外部图像。

步骤109，将所述显示字符叠加在所述外部图像上。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于显示方法类实施例而言，由于其与显示系统实施例基本相似，所以描述的比较简单，相关之处参见显示系统实施例的部分说明即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的一种B时间码时间信息的显示系统和显示方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims

1.一种B时间码时间信息的显示系统，其特征在于，包括：

所述DSP芯片中存储有字符地址信息和显示地址信息；

2.根据权利要求1所述的显示系统，其特征在于，所述判断所述B时间码的码型包括：

将所述DSP芯片生成的时钟信号分频生成采样时钟信号；

依据所述码元宽度，确定所述B时间码的码型。

3.根据权利要求2所述的显示系统，其特征在于，所述B时间码的码型包括0码、1码和P码；所述依据所述码元宽度，确定所述B时间码的码型包括：

4.根据权利要求1所述的显示系统，其特征在于，还包括：外部图像输入设备；所述外部图像输入设备与所述FPGA芯片连接，用于向所述FPGA芯片输入外部图像；

5.根据权利要求1-4任一项所述的显示系统，其特征在于，所述B码串行输入设备包括GJB-B码产生器或IRIG-B码产生器。

6.一种B时间码时间信息的显示方法，其特征在于，包括：

接收B码串行输入设备发送的B时间码；

判断所述B时间码的码型；

将接收到的B时间码以预设数量个B时间码为一帧进行存储；

计算每一帧B时间码的第一时间信息；

对所述第一时间信息进行修正，得到第二时间信息；

7.根据权利要求6所述的方法，其特征在于，所述判断所述B时间码的码型包括：

将所述DSP芯片生成的时钟信号分频生成采样时钟信号；

依据所述码元宽度，确定所述B时间码的码型。

8.根据权利要求7所述的方法，其特征在于，所述B时间码的码型包括0码、1码和P码；所述依据所述码元宽度，确定所述B时间码的码型包括：

9.根据权利要求6所述的方法，其特征在于，还包括：

接收外部图像输入设备发送的外部图像；

将所述显示字符叠加在所述外部图像上。