CN106463180B - 通过共同优化逻辑核块和存储器冗余来实现面积减小的技术 - Google Patents

通过共同优化逻辑核块和存储器冗余来实现面积减小的技术 Download PDF

Info

Publication number
CN106463180B
CN106463180B CN201480079672.4A CN201480079672A CN106463180B CN 106463180 B CN106463180 B CN 106463180B CN 201480079672 A CN201480079672 A CN 201480079672A CN 106463180 B CN106463180 B CN 106463180B
Authority
CN
China
Prior art keywords
redundant
yield
die
memory
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480079672.4A
Other languages
English (en)
Other versions
CN106463180A (zh
Inventor
S·E·布-加扎利
A·高希
N·戈埃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106463180A publication Critical patent/CN106463180A/zh
Application granted granted Critical
Publication of CN106463180B publication Critical patent/CN106463180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2041—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with more than one idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

公开了用于通过确定备用核布局来实现嵌入式存储器阵列的尺寸减小的技术。在实施例中，包括全局过程参数的输入参数与设计特性组合以计算对应于管芯的潜在冗余构造的产量值。可以对所产生的产量进行比较以确定哪个冗余构造适合于维持特定的产量。被配置有一个或多个备用核(在其中没有冗余存储器)的管芯导致等于或超过具有常规存储器冗余的管芯的产量的产量。在一些示例性情况下，从核中消除存储器冗余。另一实施例提供了具有包括冗余核的阵列的半导体结构，每个核包括存储器阵列和逻辑结构的组成，其中每个冗余核的存储器阵列中的至少一个存储器阵列在没有行冗余和列冗余的至少其中之一的情况下被实现。

Description

通过共同优化逻辑核块和存储器冗余来实现面积减小的技术
技术领域
本公开内容总体上涉及半导体器件的设计，并且更具体地涉及用于通过共同优化逻辑核块和存储器冗余来实现面积减小的技术以及由此产生的结构。
背景技术
嵌入式静态随机存取存储器(SRAM)被用作半导体器件(例如微处理器)中的高速缓存存储器并且被用作专用集成电路(IC)中的通用存储器。这些器件通过具有嵌入式存储器阵列来接收显著的性能增强，与利用外部存储器器件相反，但以例如管芯空间为代价。典型的管芯例如可以被配置有很多嵌入式SRAM阵列。这些和其它类型的存储器阵列包括被组织成行和列的数百万个可寻址存储单元(位)并不罕见。在每个阵列中的位的数量增加有缺陷的位的机会，并且因此增加管芯在制造之后变得不稳定的可能性。由于这个原因，制造准则规定：冗余应被构建到每个存储器阵列中，以便于维持可接受的产量。冗余主要通过每个阵列来实现，每个阵列具有一些数量的备用行和列来代替有缺陷的行和列。这种类型的冗余典型地被称为随机存取存储器(RAM)冗余或冗余存储器。存储器冗余倾向于增加阵列尺寸以对备用件负责，这在存在嵌入管芯内的很多或不寻常地小的或不完整的存储器阵列时是特别成问题的。在一些情况下，例如当存在不寻常地小的或不完整的存储器阵列时，容纳备用件所需的空间的量可以通过扩大维持产量超过可用的管芯空间。这在阵列尺寸上增加，进而提高了缺陷的概率。因此存在与提供足够量的嵌入式存储器相关联的很多折衷方案以满足管芯性能需要，同时通过维持可接受的产量来保持低制造成本。
附图说明
图1示出了根据本公开内容的实施例而配置的示例性半导体管芯。
图2示出了根据本公开内容的实施例的基于全局过程参数和设计特性来计算管芯的产量以便于确定并验证备用核构造的方法。
图3a-3e示出了根据本公开内容的实施例的用于确定备用核构造的一种示例性使用情况。
图4示出了被配置为根据在本公开内容中提供的技术和方面执行用于基于各种管芯冗余构造来确定产量的例程的计算系统。
具体实施方式
公开了用于通过确定备用核布局来实现嵌入式存储器阵列的尺寸减小的技术。更具体地并且根据实施例，包括全局过程参数的输入参数与设计特性组合以计算相应于管芯的各种潜在冗余构造的多个产量值。在这些实施例中，可以对由此产生的产量进行比较以确定哪个冗余构造适合于维持特定的产量。在一些情况下，根据实施例，可以确定被配置有一个或多个备用核(在其中没有冗余存储器)的管芯产生的产量等于或超过具有在核中的常规存储器冗余的管芯的产量。在这些情况下，也许可能从管芯布局中的冗余核消除存储器冗余。通过消除存储器冗余，每个嵌入式存储器阵列只占据在给定核中容纳非冗余存储位所必需的空间的量。这些最小化的存储器阵列进而导致并行的空间节省，因为其它相关联的子部件(逻辑单元、熔丝等)也可以被最小化。在尺寸上的这样的减小的所产生的益处可以包括在制造期间的每个管芯缺陷率的减小以及从而在产量上的增加。该技术可以进一步体现在集成电路结构中。例如，另一个实施例提供具有嵌入式存储器的半导体器件。器件包括冗余核的阵列，每个核包括存储器阵列和逻辑结构的实质上相同的组成，其中每个冗余核的至少一个存储器阵列在没有行冗余和列冗余中的至少一个的情况下被实现。鉴于本公开内容，许多变型和变换还将是显而易见的。
一般概述
当前制造准则规定：管芯的每个嵌入式存储器阵列出于冗余目的应该被配置有一些数量的备用行和列以维持产量。当管芯包括数千、数万个小型嵌入式存储器阵列时，冗余的这种方法使用相当大的量的空间。例如，考虑制造商采用设计规则以通过规定对于在阵列中的每1,000,000存储位(1Mb)必须将五个或六个备用行添加到阵列来维持可接受的产量。此外，考虑制造商也采用要求小于1Mb的存储器阵列也包括一些量的冗余的规则(根据当前制造准则)。如应当意识到的，利用很多小型存储器阵列(<1Mb)制造的管芯可能导致这些不完整管芯的不适当量的冗余。作为结果，将备用件添加到每个存储器阵列所需的面积的量可能非常大并可能超过可用管芯面积。在一些应用中，附加的冗余可以以核冗余的形式被添加以进一步增加产量。在这种方法中，管芯布局包括具有包括存储器阵列、逻辑单元和寄存器文件等的实质上相同的组成的两个或多个核。具有(多个)备用核保证如果缺陷(例如，在逻辑结构中的缺陷)出现在存储器阵列之外，则缺陷将不使得管芯不稳定，因为可以替代地使用备用核。因此，包括一个或多个备用核的可以进一步增加产量。然而，在有或没有核冗余的添加的情况下具有存储器冗余导致与没有包括冗余的情况下相比的更大的管芯。更大的管芯将自然比更小的管芯有更多的缺陷，并且因此负面影响产量。为此目的，存在平衡具有足够的存储器来满足不断缩小的管芯的性能要求的不断增加的挑战，同时通过包括足够的冗余来维持产量。
因此，并且根据本公开内容的实施例，提供了用于通过确定备用核构造来实现在半导体器件(微处理器、现场可编程门阵列(FPGA)、IC等)中的嵌入式阵列的尺寸减小的技术，备用核构造减小或消除存储器行和列冗余的必要性。在一些实施例中，公开了包括确定性方法以选择冗余构造来实现特定产量的例程。这种方法应被识别为对当前制造准则的背离，当前制造准则假定可接受的产量取决于包括存储器冗余。在实施例中，可以接收包括全局过程参数和设计特性参数的输入参数。如本文中所使用的全局过程参数指代关于冗余构造的每个子部件(存储器阵列、熔丝、逻辑结构等)的多个缺陷密度。冗余构造可以包括例如无冗余、仅行冗余、仅列冗余、以及行和列冗余两者。为此目的并且根据实施例，可以接收代表对应于每个潜在冗余构造的子部件的每cm2缺陷的概率的缺陷密度。如本文中所使用的设计特性指代管芯的冗余和非冗余区的组成。在一些实施例中，每个区的组成包括由给定子部件占据的每个区的百分比。在实施例中，管芯包括基本或“外壳”区，其包括存储器和用于执行与一个或多个核的输入/输出操作的逻辑单元。这样的布置被认为是非冗余的，因为每个管芯包括一个基本区。根据实施例，冗余区在另一方面是包括冗余核并且可能包括一个或多个备用核的区。在一些实施例中，在组成(设计特性)和冗余方面变化的设计情境被输入并被用于计算对应的产量。在这些实施例中，每个设计情境在每个核包括实质上相同的组成(例如，嵌入式阵列、逻辑结构、寄存器文件等)的假设时进行操作。所以如果每个核被相同地组成，则单个核的组成可以足以确定可以在冗余区内实现的N个数量的核的总缺陷率。因此，通过改变组成和冗余参数，包括一个或多个备用核的设计情境(没有在核中的冗余存储器)可以被输入以产生预期产量，其随后可以与由实现核中的常规存储器冗余的设计情境产生的产量进行比较。在一些情况下，比较可以包括产生在视觉上呈现这些产量的二维产量表。如受益于本公开内容的人将意识到的，本文中所公开的一些实施例证明常规行和列冗余或所谓的存储器冗余在一些情况下可以完全(例如，行和列冗余两者的减少或消除)或部分地(例如，列冗余的减少或消除)被消除，因为包括一个或多个备用核的设计情境足以维持或提高产量。
如将意识到的，如本文中关于冗余核所使用的短语“实质上相同的组成”指的是给定功能，以便于在给定核无法产生的情况下提供那个功能的冗余。将进一步意识到的是，可以在没有冗余核结构的准确或在其它情况下精确的相同性的情况下提供这样的冗余。更确切地，结构可以在某种程度上发生变化，只要特定的功能出于提高产量的目的而与冗余相关联。在结构中的任何变化可以是无意的(例如，由于无意过程变化)或有意的(例如，由于布局考虑因素)。如还在本文中所使用的，产量指的是可以通过制造过程(例如光刻法)由半导体材料的单个晶片产生的功能管芯的总数。应当意识到，本文中所提供的技术与各种类型的嵌入式存储器阵列(例如SRAM、动态随机存取存储器(DRAM)、只读存储器(ROM)、寄存器文件、以及可以结合核冗余被配置为无行和列冗余或较低的行和列冗余的其它类型存储器兼容。当然，这些存储器阵列随后可以并入到半导体器件(例如，微处理器、现场可编程门阵列、通信芯片(例如，用于无线通信)、IC等)中。如将进一步意识到的，该技术可以被实现为例如软件应用或模块，该软件应用或模块可由一个或多个处理器执行并且被配置为计算有效的晶片布局。
示例性产量确定技术
可以用各种方式实现并执行在本文中所提供的用于基于冗余构造来确定管芯的产量的技术和方面。例如，可以用可以被编译/翻译成可执行代码的源代码(C++、C#、Python、Perl等)将一些实施例实现为例程。在一些情况下，可执行代码在独立应用中或作为“插入式”工具被消耗以帮助在市场上可买到的半导体架构设计应用中执行的管芯设计。在其它情况下，本文中所公开的例程可以在电子数据表应用(例如
Figure GDA0002859532360000051
ExcelTM)中实现并包括基于单元的算法，其可以针对包含输入参数(全局过程参数、设计特性等)的数据集被执行。在任何这样的情况下，例程可以在计算机应用内实现并由例如图4的计算系统400执行。在实施例中，所执行的计算机应用包括一个或多个定制用户界面(UI)屏幕，其被配置为接受用户输入以便于接收并操纵全局过程参数和设计特性，以及执行在本文以各种方式提供的产量确定例程。例如，定制UI屏幕可以包括被配置为将输入参数接收到格式化表中并在视觉化表和/或曲线中呈现所产生的产量情境的ExcelTM电子数据表。
可以通过视觉化一个示例性管芯的组成来更容易理解本文中所提供的例程、计算和示例的以下描述。根据实施例，图1示出了一个这样的示例性管芯。如所示的，管芯包括外壳(基本)区和冗余核块(核)的阵列。在这个示例性构造中，每个核包括存储器阵列和逻辑结构的相同组成。如鉴于本公开内容将意识到的，根据实施例，可以在没有冗余的情况下(例如，没有行冗余、没有列冗余、或没有行和列冗余两者的情况下)实现每个冗余核的至少一个存储器阵列(或一些或所有存储器阵列)。应当意识到，每个核可以包括例如完整的微处理器或其它功能电路或这样的功能电路的部分。此外，应当意识到，图1中所示的管芯为了清楚而被简化并且可以包括通常被包括在半导体器件中的很多其它构造、组成和子部件(例如，RF、熔丝、反熔丝、晶体管、电阻器、电容器、导电导管段(conductive runs)等)。尽管在单个阵列的核的背景下描绘和描述了图2的方法200和图1中所示的管芯，可以结合其它管芯构造(包括例如配置有多个阵列的核的管芯)使用如本文中以各种方式提供的类似原理和技术。在一些情况下，每个阵列的核可以包括其中的相同核，但在每个核阵列内有不同的核组成。
图2示出了根据实施例的基于全局过程参数和设计特性来计算管芯的产量以便于确定并验证备用核构造的方法。尽管以下所讨论的实施例包括子部件(例如，逻辑结构、存储器阵列(RAM)和寄存器文件(RF))的特定示例，但所提供的技术并不被这样限制。例如，具有可计量的缺陷密度的任何子部件可以被包括并作为因素被计入本文中所公开的各种计算内。方法200包括接收全局过程参数、接收设计特性、计算基线产量、计算备用核产量、以及产生二维产量比较的动作。方法200在动作202开始。
在动作204中，全局过程参数经由用户界面的可编辑区从例如用户输入端被接收并被存储用于随后的产量计算。在其它情况下，可以从数据库或平面文件检索全局过程参数。在又一些其它情况下，可以通过对市场上可买到的半导体架构设计应用的应用编程接口(API)的调用来接收全局过程参数。在实施例中，全局过程参数包括对应于每个子部件(逻辑结构、RAM阵列、RF等)的缺陷密度。缺陷密度代表关于存储器冗余构造的不可恢复的缺陷出现(例如，每cm2)的平均概率。存储器冗余构造可以包括例如无冗余、仅行冗余、仅列冗余、或行和列冗余两者。应注意，具有采用行和/或列冗余的形式的一些形式的冗余应减小每个对应的缺陷密度。然而，一些结构不会利用这些存储器冗余(例如逻辑结构、熔丝等)并且将由全局过程参数内的单个缺陷密度表示。这并不与以下所讨论的产量计算特别相关，但这些结构的缺陷密度通常不保证额外的关注，因为它们的缺陷密度与其它结构(RAM阵列、RF等)相比是相对低的。
在动作206中，设计特性经由用户界面的可编辑区从例如用户输入端被接收并被存储用于随后的产量计算。在其它情况下，可以从数据库或平面文件检索设计特性。在又一些其它情况下，可以通过对市场上可买到的半导体架构设计应用的应用编程接口(API)的调用来接收设计特性，以便于从现有的管芯设计导入设计特性。在这些情况下，管芯(例如，图1中所描绘的示例性管芯)可以先前经历预先制造设计并在设计应用中被建模。在实施例中，设计特性关于以上所讨论的各种冗余构造定义非冗余外壳区的组成和单核区的组成。更特别地，组成可以包括外壳区和单核区中的每个区的总面积(例如，以cm2为单位)和对应于其中的子部件组成的百分比。例如，对于单核区，每种类型的子部件(例如，RAM、RF等)在单核区中占据的核空间的量可以由百分比表示。如应意识到的，存储器阵列占据的空间的量是初始阵列尺寸加上容纳冗余存储器(如果有的话)的空间的总和。相应地，具有一些量的存储器冗余的设计将自然地产生较大的存储器阵列，并且因此可以增加单核区的总尺寸以容纳冗余。如以下所讨论的并且根据实施例，只有单个核可能对计算冗余的N个核的整个阵列的组成是必要的，因为每个核被相同地配置。
在动作208中，基于所接收到的全局过程参数和所接收到的设计特性来计算具有常规存储器冗余的管芯的基线产量。为了确定基线产量并且根据实施例，首先为外壳区和单核区的每个子部件、基于其中的组成来计算加权缺陷概率。在这个实施例中，每个子部件的加权缺陷概率可以被计算为：
r＝Aregion×csub×dsub 等式(1)
其中(r)是子部件的加权缺陷概率，(Aregion)是由设计特性定义的区域的总面积，(csub)是由设计特性定义的、子部件占据的区域的百分比，并且(dsub)是如在全局过程参数中定义的子部件的缺陷密度。因此，可以使用泊松分布函数来计算外壳区和单核区中的每个区的产量：
Y＝e(-r) 等式(2)
其中(Y)是产量，并且e(-r)代表每个子部件的加权缺陷概率的指数的相乘。因此为了确定包括多个冗余核和备用核的构造所产生的产量，可以利用二项式分布函数，该二项式分布函数对单核区利用方程(2)的结果：
Y＝nCr×p(n-r)×(1-p)r 等式(3)
其中(Y)是产量，(n)是冗余核的数量，(r)是备用核的数量，(p)是如方程(2)中所计算的单核区的产量，并且(nCr)是如下定义的组合项：
Figure GDA0002859532360000071
因此，在实施例中，可以基于调节包括组成、存储器冗余和(多个)备用核的设计特性来确定基线产量值。如以下进一步讨论的，这个基线产量值代表常规布局(例如，包括存储器冗余的核)的产量预期。应意识到，虽然本公开内容包括概率函数(例如泊松分布函数)和二项式分布函数的使用，但本公开内容并不被这样限制。可以利用其它概率函数(例如经验函数)，特别是在缺陷相关或顺序相关的情况下。
在动作210中，基于动作204中所接收到的全局过程参数和定义潜在备用核构造(排除/最小化核中的冗余存储器)的各种设计特性来计算一个或多个备用核产量。在实施例中，可以经由用户输入来接收设计特性，例如以定义单核区的组成值，以便于计算具有一个或多个备用核的布局的产量。因此根据实施例，各种备用核构造包括可能具有一些存储器冗余的外壳区，而单核区具有很少或没有存储器冗余。替代地，不同量的备用核可以作为因素计入以上所讨论的等式(2)-(4)中以产生产量，从而用于针对动作208中所计算的基线产量来进行比较和验证。
在动作212中，基于在动作208中所计算的基线产量值和在动作210中所计算的备用核构造产量值来产生二维产量比较。在实施例中，二维产量可以被视觉化为例如表或曲线，以便于使用户能够比较相对产量。在一些情况下，备用核构造的产量值在基线产量的可接受的容限(1％、2％、5％等)内。如受益于本公开内容的人应意识到的，这样的产量结果证明可以通过备用核冗余来消除存储器冗余而对产量没有相当大的影响。此外，应意识到，存储器冗余的消除减小了嵌入式阵列的尺寸，并且进而可以实现较小的管芯，因为空间节约乘以核的数量。在实施例中，可根据所计算的空间节约得到管芯面积减小百分比。例如，可以通过采取制造包括冗余核中的存储器冗余的管芯所必需的总面积减去制造排除冗余核中的存储器冗余的管芯所必需的总面积来计算管芯面积减小百分比。在一些实施例中，管芯面积减小百分比可以随后用于确定额外的产量值，以用于包括在可以反映管芯的“真实”产量的二维产量比较结果中，该二维产量比较结果解释通过最小化在冗余核中的存储器冗余而得到的面积减小。因此，在一些实施例中，这样的尺寸减小的二级效应可以被理解为产量中的非线性增加，因为每个晶片的管芯数量大于按照尺寸被制造成容纳存储器冗余的管芯。因此，根据实施例，设计有备用核构造的管芯的产量可以通过实质上超过利用常规存储器构造而制造的类似管芯的产量来最终减小成本。
示例性使用情境
可以通过示例的方式进一步理解图2的方法200和各种技术以及实施例。图3a-3e进一步参考图2示出了一个这样的示例。参考图3a，利用对应于存储器冗余构造的子部件缺陷密度来描绘全局过程参数表的一个示例。如图2的动作204中所讨论的，全局过程参数可以通过用户输入端被接收或可能从数据库进行检索。如所示的，平均缺陷密度是子部件的复杂度的函数。例如，逻辑结构相对简单，并且与更复杂的子部件(例如存储器阵列)相比具有更低的缺陷机会。
参考图3b，利用外壳和单核区组成来描绘设计特性。如图2的动作206中所讨论的，可以通过例如用户输入、数据库检索或API访问来接收设计特性。如所示的，设计特性表被分为两个种类的组成，即外壳区和单核区的组成。每个区随后被分为具有由虚线描述的对应组成百分比的子部件，例如逻辑单元、RAM和RF。这些组成百分比可以由用户输入端进行修改，例如以便于根据本文中所公开的一些实施例基于不同的组成来估计产量。如所示的，外壳区被定义为0.9cm2的面积，28％的区域是RAM阵列并且5％是RF。应注意，示例性外壳区被设置为100％的“从不裸露的”冗余构造，这意味着在外壳区中配置的存储器阵列的每个位都具有备用位。类似地，单核区被设置为100％行和列冗余的构造，并被定义为.002cm2的面积，26％的面积是RAM阵列并且8％是RF。如以上所讨论的，单核区的组成可以足以确定N个冗余核的产量，因为每个核同样地被配置有相同的组成。
图3c描绘了基于被输入到图3a的全局过程参数表和图3b的设计特性表中的值的示例性基线产量结果。如所示的，使用方程(1)计算每个子部件的加权缺陷概率(或缺陷平均值)。使用方程(2)和每子部件缺陷平均值，计算外壳区和单核区中的每个区的非冗余产量值。应理解，非冗余产量指代不作为因素计入所定义的冗余核的数量(例如，如所示的在“例示的数量”列标题之下的500)中的产量。使用方程(3)的二项式分布函数和如方程(4)中所定义的组合项，基于具有不同数量的备用核(0到4)的500个冗余核来计算产量。如所示的，冗余核区(例如，包括500个冗余核的区域)的产量结果出现在三个列中。第一最左列代表从0个备用核(.84)的基线构造开始一直到4个备用核(3.15E-05)的递增结果。在这个特定的示例中，在第一备用核被添加之后，递增变化(或在产量中的利益)极大地减小。中间列示出了基于递增变化的冗余核区的对应产量。最右列展示关于备用位的数量的基于组合的外壳区和核区(例如，整个管芯)的总体(总)产量。如所示的，将出现大约.72的基线产量，其转化为28％的损失，或换句话说，每100个所生产的管芯中的28个被预期是有缺陷的。单核区递增地将产量从.145959增加到.844或增加到仅16.4％的损失。在产量中的这个差异是相当大的，并且除了常规存储器冗余以外还经历包括备用核的益处。在第一备用核以外，其后添加的每个备用核导致产量中的小递增变化。
图3d描绘了与图3c的备用核构造产量结果类似但基于包括组成的设计特性而没有在单核区中的存储器冗余的备用核构造产量结果。例如，与图3b的设计特性表类似的设计特性表可用于从用户输入接收输入，例如以为排他地利用备用核的构造确定产量。特别是，“行和列冗余”值对于单核区可被设置为0％，并且替代地，“无行或列冗余”值可被设置为100％。应注意，属于外壳区的值可与出现在具有包括100％行和列冗余的构造的图3b中的值相同。如所示，每子部件加权缺陷平均值保持相同(因为图3a的全局过程参数没有改变)。如图2的动作210中所讨论的，方程(1)-(4)可以用于计算所产生的产量。所产生的非冗余产量实质上类似于图3b的基线产量结果，例外是单核区由于具有无冗余存储器的构造而具有稍差的产量。如由冗余核区的产量所示的，其中没有备用核并且没有存储器冗余的500个核的总产量是.66或34％的损失。然而，如由总的所产生的产量所示的，包括仅一个备用核导致产量为.831或仅17.9％的损失。
现在参考图3e，描绘了二维比较结果，其示出了在核区中和在组合的核区和外壳区中的各种冗余构造的产量结果。在这个示例中，来自例如分别由图2的动作208和210计算的基线和备用核构造的所产生的产量出现在两个表中。顶部表描绘了仅属于单核区的产量，并且底部表针对属于总的组合外壳区和冗余核区的产量。这些表中的每个表被分为对应于基于下列项的冗余构造的产量的四个象限：没有存储器冗余的无备用核、有100％存储器冗余的无备用核、没有存储器冗余的一个备用核、以及有100％存储器冗余的一个备用核。当前的制造准则将建议，通过没有存储器冗余，低的且不可接受的产量出现。非直观地，如二维产量比较结果中所示的，有其中具有单个备用核和无存储器冗余的冗余构造导致在包括核中的100％存储器冗余的冗余构造的基线产量的1％内的总产量。如所示的，图3e的二维比较结果强调当备用核足以维持不可接受的产量时，存储器冗余不必要地占据空间。然而，在产量中的这个惊人地小的差异不反映消除存储器冗余的某些二级益处。例如，应意识到，因为可以通过在本文中以各种方式提供的例程基于备用核构造的验证来消除存储器冗余，管芯最终可以更小，因为每个冗余核不包括每个嵌入式存储器阵列中的备用行和/或列。如以上所讨论的，空间节约可以被转换为管芯面积减小百分比。例如，考虑具有在每个冗余核中的100％存储器冗余的管芯需要等于1.902cm2的总管芯面积(外壳面积+总冗余核面积)。没有这样的存储器冗余的管芯的等效总面积例如可以是1.501cm2，因为制造管芯所必需的总冗余核面积减小了50％。为此目的，如在这个示例中的情况，11％的总管芯面积减小将导致大于图3e的二维产量中所示的.831的产量。因此，总管芯面积减小导致产量的非线性增加，因为大量管芯可以由单晶片产生。尽管未在图3e中示出，但通过在每个冗余核中的面积减小实现的这个“真实”产量可以连同在二维比较结果中的其它产量结果一起被显示，以便于帮助解释相对结果。因此应理解，在本文中所提供的各种技术证明具有备用核构造的管芯的产量可以被计算并呈现给用户，以便于比较其它潜在的管芯冗余构造，包括利用一些量的常规存储器冗余的构造。在一些情况下，用户可以不基于二进制制造规则但替代地基于根据本文中以各种方式提供的技术和方面的确定来做出增加或减少存储器冗余的决定。
示例性系统
图4示出了被配置为根据本公开内容中所提供的技术和方面来执行用于基于各种管芯冗余构造来确定产量的例程的计算系统。如可以看到的，计算系统400容纳母板402。母板402可以包括多个部件，包括但不限于处理器404和至少一个通信芯片406，其中的每个可以物理地和电气地耦合到母板402或以其它方式集成在其中。如将意识到的，母板402可以是例如任何印刷电路板，不管是主板、安装在主板上的子板还是计算系统400的唯一板等。根据其应用，计算系统400可以包括可以或可以不物理地和电气地耦合到母板402的一个或多个其它部件。这些其它部件可以包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机以及大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。被包括在计算系统400中的任何部件可以包括使用本文中所公开的技术形成的一个或多个集成电路结构或器件。在一些实施例中，多种功能可以被集成到一个或多个芯片中(例如注意，通信芯片406可以是处理器404的部分或以其它方式被集成在处理器404中)。
通信芯片406实现了无线通信，以对往返于计算系统400的数据进行传输。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射来经由非固体介质传送数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可以不包含导线。通信芯片406可以实现多种无线标准或协议中的任何无线标准或协议，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算系统400可以包括多个通信芯片406。例如，第一通信芯片406可以专用于较短距离无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片406可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
在各种实施方式中，计算设备400可以是膝上型电脑、上网本电脑、笔记本电脑、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、数字视频记录器、或处理数据或实现一个或多个例程的任何其它电子设备，如本文中以各种方式描述的。
另外的示例性实施例
以下示例属于另外的实施例，根据这些实施例很多变换和构造将显而易见。
示例1是一种系统，其包括：存储器；以及处理器，其耦合到存储器并且被配置为：接收全局过程参数，全局过程参数包括至少一个子部件和对应的缺陷密度；接收设计特性，设计特性包括基于冗余构造和至少一个子部件的管芯组成；并且基于全局过程参数和设计特性来计算一个或多个产量值。
示例2包括示例1的主题，其中，一个或多个产量值基于包括一个或多个备用核并且在管芯的冗余核区中的无冗余存储器的管芯组成。
示例3包括示例1或2的主题，其中，管芯组成定义了具有N个冗余区的冗余核区，并且一个或多个产量值是包括第一和第二产量值的多个产量值，并且其中处理器被配置为：基于被配置有第一百分比的冗余存储器的每个冗余核来确定第一产量值；基于N个冗余核中的被配置为备用核的一个或多个核来确定第二产量值，其中每个冗余核被配置有小于第一百分比的冗余存储器的第二百分比的冗余存储器；并且将第一产量值与第二产量值进行比较以确定第一产量值和第二产量值是否处于预定容限内。
示例4包括示例3的主题，其中，处理器还被配置为：基于在制造具有包括第一百分比的冗余存储器的组成的管芯所需的面积与制造具有包括第二百分比的冗余存储器的组成的管芯所需的面积之间的差异来确定管芯面积减小百分比。
示例5包括示例3或4的主题，其中，第一和第二产量值基于二项式分布函数的输出，二项式分布函数被配置为基于单个冗余核的所计算的产量来确定N个冗余核的产量。
示例6包括示例5的主题，其中，单个冗余核的所计算的产量基于泊松分布函数的输出。
示例7包括示例3-6中的任一项的主题，其中，预定容限是在1％与5％之间的范围。
示例8包括示例3-7中的任一项的主题，其中，处理器还被配置为产生包括第一产量值和第二产量值的二维产量比较结果。
示例9包括示例8的主题，其中，二维产量比较结果是表和曲线图的至少其中之一。
示例10包括示例8或9的主题，其中，二维产量比较结果包括基于管芯面积减小百分比的第三产量。
示例11包括示例1-10中的任一项的主题，其中，至少一个子部件是存储器阵列、熔丝、逻辑结构和寄存器文件的至少其中之一。
示例12包括示例1-11中的任一项的主题，其中，被包括在至少一个子部件的全局过程参数中的缺陷密度对应于多个冗余构造。
示例13包括示例12的主题，其中，多个冗余构造包括无冗余构造、行冗余构造、列冗余构造以及行和列冗余构造的至少其中之一。
示例14包括示例1-13中的任一项的主题，其中，从用户输入、数据库和应用编程接口的至少其中之一接收全局过程参数和设计特性。
示例15包括移动计算设备，其包括示例1-14中的任一项的系统。
示例16包括确定管芯的潜在产量的方法，该方法包括：接收全局过程参数，全局过程参数包括至少一个子部件和对应的缺陷密度；接收设计特性，设计特性包括基于冗余构造和至少一个子部件的管芯组成；以及基于全局过程参数和设计特性来计算一个或多个产量值。
示例17包括示例16的主题，其中，一个或多个产量值基于包括至少一个备用核并且在管芯的冗余核区中无冗余存储器的管芯组成。
示例18包括示例16或17的主题，其中，管芯组成定义了具有N个冗余区的冗余核区，并且一个或多个产量值是包括第一和第二产量值的多个产量值，并且其中，计算一个或多个产量值还包括：基于被配置有第一百分比的冗余存储器的每个冗余核来确定第一产量值；基于N个冗余核中的被配置为备用核的一个或多个核来确定第二产量值，其中每个冗余核被配置有小于第一百分比的冗余存储器的第二百分比的冗余存储器；并且将第一产量值与第二产量值进行比较以确定第一产量值和第二产量值是否处于预定容限内。
示例19包括示例18的主题，其中，该方法还包括基于在制造具有包括第一百分比的冗余存储器的组成的管芯所需的面积与制造具有包括第二百分比的冗余存储器的组成的管芯所需的面积之间的差异来确定管芯面积减小百分比。
示例20包括示例18或19的主题，其中，第一和第二产量值基于二项式分布函数的输出，二项式分布函数被配置为基于单个冗余核的所计算的产量来确定N个冗余核的产量。
示例21包括示例20的主题，其中，单个冗余核的产量基于泊松分布函数的输出。
示例22包括示例18-21中的任一项的主题，其中，预定容限是在1％与5％之间的范围。
示例23包括示例18-22中的任一项的主题，其中，该方法还包括产生包括第一产量值和第二产量值的二维产量比较结果。
示例24包括示例23的主题，其中，二维产量比较结果是表和曲线图的至少其中之一。
示例25包括示例23或24的主题，其中，二维产量比较结果包括基于管芯面积减小百分比的第三产量。
示例26包括示例16-25中的任一项的主题，其中，至少一个子部件是存储器阵列、熔丝、逻辑结构和寄存器文件的至少其中之一。
示例27包括示例16-26中的任一项的主题，其中，被包括在至少一个子部件的全局过程参数中的缺陷密度对应于多个冗余构造。
示例28包括示例27的主题，其中，多个冗余构造包括无冗余构造、行冗余构造、列冗余构造以及行和列冗余构造的至少其中之一。
示例29包括示例16-28中的任一项的主题，其中，从用户输入、数据库和应用编程接口的至少其中之一接收全局过程参数和设计特性。
示例30包括计算机程序产品，其包括在其上进行非暂态编码的多个指令，指令在被执行时使处理器：接收全局过程参数，全局过程参数包括至少一个子部件和对应的缺陷密度；接收设计特性，设计特性包括基于冗余构造和至少一个子部件的管芯组成；并且基于全局过程参数和设计特性来计算一个或多个产量值。
示例31包括示例30的主题，其中，一个或多个产量值基于包括至少一个备用核和在管芯的冗余核区中无冗余存储器的管芯组成。
示例32包括示例30或31的主题，其中，管芯组成定义了具有N个冗余区的冗余核区，并且一个或多个产量值是包括第一和第二产量值的多个产量值，并且其中指令使处理器：基于被配置有第一百分比的冗余存储器的每个冗余核来确定第一产量值；基于N个冗余核中的被配置为备用核的一个或多个核来确定第二产量值，其中每个冗余核被配置有小于第一百分比的冗余存储器的第二百分比的冗余存储器；并且将第一产量值与第二产量值进行比较以确定第一产量值和第二产量值是否处于预定容限内。
示例33包括示例32的主题，其中，指令还使处理器基于在制造具有包括第一百分比的冗余存储器的组成的管芯所需的面积与制造具有包括第二百分比的冗余存储器的组成的管芯所需的面积之间的差异来确定管芯面积减小百分比。
示例34包括示例32或33的主题，其中，第一和第二产量值基于二项式分布函数的输出，二项式分布函数被配置为基于单个冗余核的所计算的产量来确定N个冗余核的产量。
示例35包括示例34的主题，其中单个冗余核的所计算的产量基于泊松分布函数的输出。
示例36包括示例32-35中的任一项的主题，其中预定容限是在1％与5％之间的范围。
示例37包括示例32-36中的任一项的主题，其中，指令还使处理器产生包括第一产量值和第二产量值的二维产量比较结果。
示例38包括示例37的主题，其中，二维产量比较结果是表和曲线图的至少其中之一。
示例39包括示例37或38的主题，其中，二维产量比较结果包括基于管芯面积减小百分比的第三产量。
示例40包括示例30-39中的任一项的主题，其中，至少一个子部件是存储器阵列、熔丝、逻辑结构和寄存器文件的至少其中之一。
示例41包括示例30-40中的任一项的主题，其中，被包括在至少一个子部件的全局过程参数中的缺陷密度对应于多个冗余构造。
示例42包括示例41的主题，其中，多个冗余构造包括无冗余构造、行冗余构造、列冗余构造以及行和列冗余构造的至少其中之一。
示例43包括示例30-42中的任一项的主题，其中，从用户输入、数据库和应用编程接口的至少其中之一接收全局过程参数和设计特性。
示例44包括插入式工具，插入式工具与包括示例30-43中的任一项的计算机程序的商业半导体架构设计应用兼容。
示例45包括具有嵌入式存储器的半导体器件，该器件包括：冗余核的阵列，每个核包括存储器阵列和逻辑结构的实质上相同的组成，其中，每个冗余核的至少一个存储器阵列被实施为没有行冗余和列冗余的至少其中之一。
示例46包括示例45的主题，其中，每个冗余核的存储器阵列中的每个存储器阵列被实施为没有行冗余和列冗余的至少其中之一。
示例47包括示例45的主题，其中，每个冗余核的多个存储器阵列中的每个存储器阵列被实施为没有行冗余和列冗余的至少其中之一。
示例48包括示例45-47中的任一项的主题，其中，被实施为没有行冗余和列冗余的至少其中之一的存储器阵列中的每个存储器阵列被实施为没有列冗余。
示例49包括示例45-48中的任一项的主题，其中，被实施为没有行冗余和列冗余的至少其中之一的存储器阵列中的每个存储器阵列被实施为没有行冗余。
示例50包括示例45-49中的任一项的主题，其中，每个冗余核包括微处理器。
示例51包括示例45-50中的任一项的主题，其中，每个冗余核包括现场可编程门阵列(FPGA)。
示例52包括示例45-51中的任一项的主题，其中，每个冗余核包括功能电路的部分。
示例53包括示例45-52中的任一项的主题，其中，器件是微处理器。
示例54包括示例45-52中的任一项的主题，其中，器件是现场可编程门阵列(FPGA)。
示例55包括示例45-52中的任一项的主题，其中，器件是无线通信芯片。
示例56包括示例45-55中的任一项的主题，其中，存储器阵列包括随机存取存储器(RAM)。
示例57包括示例45-56中的任一项的主题，其中，存储器阵列包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的至少其中之一。
示例58包括示例45-57中的任一项的主题，其中，存储器阵列包括寄存器文件。
示例59包括移动计算设备，其包括示例45-58中的任一项的半导体器件。移动计算设备可以是例如膝上型电脑或智能电话或平板电脑。

Claims (5)

1.一种用于确定管芯产量的系统，所述系统包括：
存储器；
处理器，其耦合到所述存储器并且被配置为：
接收全局过程参数，所述全局过程参数包括至少一个子部件和对应的缺陷密度；
接收设计特性，所述设计特性包括基于冗余构造和所述至少一个子部件的管芯组成；
基于所述全局过程参数和所述设计特性来计算一个或多个产量值，所述一个或多个产量值是包括第一产量值和第二产量值的多个产量值，其中，所述第一产量值基于在所述管芯的冗余核区中具有冗余存储器的管芯组成，所述第二产量值基于包括一个或多个备用核并且在所述管芯的冗余核区中无冗余存储器的管芯组成；并且
产生包括所述第一产量值和所述第二产量值的二维产量比较结果。
2.根据权利要求1所述的系统，其中，所述管芯组成定义具有N个冗余核的冗余核区，并且其中，所述处理器被配置为：
基于被配置有第一百分比的冗余存储器的每个冗余核来确定所述第一产量值；
基于所述N个冗余核中的被配置为备用核的一个或多个核来确定所述第二产量值，其中，每个冗余核被配置有小于所述第一百分比的冗余存储器的第二百分比的冗余存储器；并且
将所述第一产量值与所述第二产量值进行比较以确定所述第一产量值和所述第二产量值是否处于预定容限内；
其中，所述处理器还被配置为：基于在制造具有包括所述第一百分比的冗余存储器的组成的管芯所需的面积与制造具有包括所述第二百分比的冗余存储器的组成的管芯所需的面积之间的差异来确定管芯面积减小百分比。
3.一种确定管芯的潜在产量的方法，所述方法包括：
接收全局过程参数，所述全局过程参数包括至少一个子部件和对应的缺陷密度；
接收设计特性，所述设计特性包括基于冗余构造和所述至少一个子部件的管芯组成；
基于所述全局过程参数和所述设计特性来计算一个或多个产量值，所述一个或多个产量值是包括第一产量值和第二产量值的多个产量值，其中，所述第一产量值基于在所述管芯的冗余核区中具有冗余存储器的管芯组成，所述第二产量值基于包括一个或多个备用核并且在所述管芯的冗余核区中无冗余存储器的管芯组成；并且
产生包括所述第一产量值和所述第二产量值的二维产量比较结果。
4.根据权利要求3所述的方法，其中，所述管芯组成定义具有N个冗余核的冗余核区，并且其中，所述方法还包括：
基于被配置有第一百分比的冗余存储器的每个冗余核来确定所述第一产量值；
基于所述N个冗余核中的被配置为备用核的至少一个核来确定所述第二产量值，其中，每个冗余核被配置有小于所述第一百分比的冗余存储器的第二百分比的冗余存储器；并且
将所述第一产量值与所述第二产量值进行比较以确定所述第一产量值和所述第二产量值是否处于预定容限内；
其中，所述方法还包括：基于在制造具有包括所述第一百分比的冗余存储器的组成的管芯所需的面积与制造具有包括所述第二百分比的冗余存储器的组成的管芯所需的面积之间的差异来确定管芯面积减小百分比。
5.一种可读存储介质，包括在其上进行非暂态编码的多个指令，所述指令在被执行时使处理器执行根据权利要求3-4中的任一项所述的方法。
CN201480079672.4A 2014-07-08 2014-07-08 通过共同优化逻辑核块和存储器冗余来实现面积减小的技术 Active CN106463180B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/045779 WO2016007140A1 (en) 2014-07-08 2014-07-08 Techniques to achieve area reduction through co-optimizing logic core blocks and memory redundancies

Publications (2)

Publication Number Publication Date
CN106463180A CN106463180A (zh) 2017-02-22
CN106463180B true CN106463180B (zh) 2021-04-20

Family

ID=55064608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480079672.4A Active CN106463180B (zh) 2014-07-08 2014-07-08 通过共同优化逻辑核块和存储器冗余来实现面积减小的技术

Country Status (7)

Country Link
US (1) US10268122B2 (zh)
EP (1) EP3167452A4 (zh)
JP (1) JP6418659B2 (zh)
KR (1) KR20170030481A (zh)
CN (1) CN106463180B (zh)
TW (1) TWI587307B (zh)
WO (1) WO2016007140A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3167452A4 (en) 2014-07-08 2018-03-07 Intel Corporation Techniques to achieve area reduction through co-optimizing logic core blocks and memory redundancies
WO2016128189A1 (en) 2015-02-13 2016-08-18 Asml Netherlands B.V. Process variability aware adaptive inspection and metrology
CN106528921B (zh) * 2016-09-27 2021-11-02 京微齐力(北京)科技有限公司 一种fpga芯片布局中实现区域约束的方法
US11205708B2 (en) * 2018-04-02 2021-12-21 Intel Corporation Dual self-aligned gate endcap (SAGE) architectures
CN109671704A (zh) * 2018-12-24 2019-04-23 成都华微电子科技有限公司 内嵌eflash大容量存储器电路设计制备方法
JP2023537686A (ja) * 2020-07-29 2023-09-05 アプライド マテリアルズ インコーポレイテッド マスクレスリソグラフィシステム用のプロセス、システム、およびソフトウェア

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403809A (zh) * 2011-01-05 2013-11-20 超威半导体公司 冗余存储器存储系统和用于控制冗余存储器存储系统的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993342B2 (ja) * 1993-12-27 1999-12-20 日本電気株式会社 マイクロプロセッサの制御方法
US5828578A (en) * 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield
US5907511A (en) * 1997-12-23 1999-05-25 Lsi Logic Corporation Electrically selectable redundant components for an embedded DRAM
WO2000075931A1 (en) * 1999-06-08 2000-12-14 Macronix International Co., Ltd. Method and integrated circuit for bit line soft programming (blisp)
US6922798B2 (en) * 2002-07-31 2005-07-26 Intel Corporation Apparatus and methods for providing enhanced redundancy for an on-die cache
JP4349923B2 (ja) * 2004-01-23 2009-10-21 株式会社日立国際電気 ソフトウェア無線機
US20060212677A1 (en) * 2005-03-15 2006-09-21 Intel Corporation Multicore processor having active and inactive execution cores
US20080178127A1 (en) * 2007-01-19 2008-07-24 Thomas J Dewkett Silicon Multiple Core or Redundant Unit Optimization Tool
US7890900B2 (en) * 2008-08-19 2011-02-15 Synopsys, Inc. Various methods and apparatuses for effective yield enhancement of good chip dies having memories per wafer
US11119857B2 (en) * 2012-09-18 2021-09-14 Mosys, Inc. Substitute redundant memory
EP3167452A4 (en) 2014-07-08 2018-03-07 Intel Corporation Techniques to achieve area reduction through co-optimizing logic core blocks and memory redundancies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403809A (zh) * 2011-01-05 2013-11-20 超威半导体公司 冗余存储器存储系统和用于控制冗余存储器存储系统的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Modeling Yield, Cost, and Quality of a Spare-Enhanced Multicore chip;Saeed Shamshiri等;《IEEE Transactions on Computers》;20110930;第60卷(第9期);第1246-1259页 *
Saeed Shamshiri等.Modeling Yield, Cost, and Quality of a Spare-Enhanced Multicore chip.《IEEE Transactions on Computers》.2011,第60卷(第9期),第1246-1259页. *

Also Published As

Publication number Publication date
JP2017527867A (ja) 2017-09-21
KR20170030481A (ko) 2017-03-17
TW201614667A (en) 2016-04-16
JP6418659B2 (ja) 2018-11-07
US20170023863A1 (en) 2017-01-26
EP3167452A1 (en) 2017-05-17
CN106463180A (zh) 2017-02-22
US10268122B2 (en) 2019-04-23
EP3167452A4 (en) 2018-03-07
WO2016007140A1 (en) 2016-01-14
TWI587307B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
CN106463180B (zh) 通过共同优化逻辑核块和存储器冗余来实现面积减小的技术
US11914940B2 (en) System for designing a semiconductor device, device made, and method of using the system
US20160351583A1 (en) Integrated circuit, semiconductor device based on intergrated circuit, and standard cell library
Sharma et al. A write‐improved low‐power 12T SRAM cell for wearable wireless sensor nodes
JP6096991B2 (ja) 感知遅延が低減され感知マージンが改善されたｓｒａｍリードバッファ
US20180165399A1 (en) Semiconductor device with fill cells
US20110320989A1 (en) Minimal leakage-power standard cell library
EP3239865A1 (en) Method for analyzing ir drop and electromigration of ic
JP2010020553A (ja) 半導体集積回路のマスクレイアウト検証方法
CN112883680A (zh) 制造包括纳米片的集成电路的方法和计算系统
JP2009237972A (ja) 半導体装置、その設計方法及び設計装置
JP2006260299A (ja) 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。
US9298875B2 (en) Semiconductor circuit design method, memory compiler and computer program product
US10162927B2 (en) Methods for redistributing cell densities in layout area of IC
US10510739B2 (en) Method of providing layout design of SRAM cell
US20220343053A1 (en) Semiconductor structure of cell array with adaptive threshold voltage
US11721698B2 (en) Split stack triple height cell
US20130028030A1 (en) Programmable keeper for semiconductor memories
TW202131630A (zh) 多位元正反器電路與方法
US10176282B2 (en) Timing delay characterization method, memory compiler and computer program product
TWI747683B (zh) 記憶體系統、操作記憶體元件的方法及電子元件
US20150199464A1 (en) Floorplan anneal using perturbation of selected automated macro placement results
Avdalyan et al. Development of a Method for Reducing the Power, Area and Delay Time for a Static Random Access Memory Cell
CN115438609A (zh) 电路模拟方法与电路模拟系统
CN114722747A (zh) 芯片设计方法及装置、设备、存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant