CN106452421A - 带复用引脚的集成电路及引脚复用方法 - Google Patents

带复用引脚的集成电路及引脚复用方法 Download PDF

Info

Publication number
CN106452421A
CN106452421A CN201610843448.9A CN201610843448A CN106452421A CN 106452421 A CN106452421 A CN 106452421A CN 201610843448 A CN201610843448 A CN 201610843448A CN 106452421 A CN106452421 A CN 106452421A
Authority
CN
China
Prior art keywords
signal
chip
signal input
multiplexing
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610843448.9A
Other languages
English (en)
Other versions
CN106452421B (zh
Inventor
程扬
黄必亮
任远程
周逊伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Hangzhou Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN201610843448.9A priority Critical patent/CN106452421B/zh
Publication of CN106452421A publication Critical patent/CN106452421A/zh
Priority to US15/715,096 priority patent/US10075152B2/en
Application granted granted Critical
Publication of CN106452421B publication Critical patent/CN106452421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种带复用引脚的集成电路及引脚复用方法，本发明将集成电路的一个引脚延伸出两个连接端，用以接收两个逻辑电平信号，并最终对这两个信号在片内复原，第一信号输入端接收表征是否使能的信号，第二信号输入端接收功能信号，即实现某一个功能的信号，并综合利用二极管、电阻和第一电流源，根据二极管的导通和钳位特性，以实现引脚的复用；减少了封装的PIN脚数和板上芯片占用的面积，有利于芯片的小封装设计。

Description

带复用引脚的集成电路及引脚复用方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种带复用引脚的集成电路及引脚复用方法。
背景技术
采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，以形成集成电路(integrated circuit)，也称为芯片。
在芯片上设置有引脚，用以与外围电路进行连接。通常情况下，当芯片需要输入两个高低电平的逻辑信号时，需要占用两个输入PIN脚，比如，一个接入表征使能信号的引脚，另一个为接入待处理信号或实现某一个功能的引脚。
以LNB芯片(low noise block downconverter-低讯降频放大器)为例，现有技术的LNB芯片如图1所示，有专门的EXTM脚用于接收22kHz信号，并且芯片有专门的EN脚用于接收使能信号。这样非常占用芯片的管脚资源，不利于芯片的小封装设计，这一技术问题势必也会推动人们付出创造性劳动来减少引脚数。
发明内容
有鉴于此，本发明的目的在于提供一种实现一个引脚能输入两个高低电平信号的带复用引脚的集成电路及引脚复用方法LNB芯片，用以解决现有技术存在的无法实现引脚复用的技术问题。
本发明的技术解决方案是，提供一种以下结构的带复用引脚的集成电路，包括：
用于接收两个高低电平信号的复用引脚，所述的复用引脚延伸出两个连接端，其中，第一连接端与二极管的阳极连接，所述二极管的阴极作为该连接端的第一信号输入端；第二连接端与电阻的一端连接，所述电阻的另一端作为该连接端的第二信号输入端；
片内电路，包括第一电流源和比较电路，所述的第一电流源与所述复用引脚电连接，所述比较电路将复用引脚上的电压与第一阈值电压进行比较，得到表征所述第一信号输入端输入的信号，所述比较电路将所述复用引脚上的电压与第二阈值电压进行比较，得到表征所述第二信号输入端输入的信号。
作为优选，所述的第一信号输入端作为使能端，所述的第二信号输入端作为功能信号输入端，在所述第一信号输入端接收表征使能信号的情况下，所述集成电路使能，由比较电路分别输出与所述使能信号一致的信号和与所述功能信号一致的信号。
作为优选，所述的比较电路包括第一比较器和第二比较器，所述的第一比较器的第一输入端与所述复用引脚连接，其第二输入端接收所述第一阈值电压，其输出端输出第一比较信号；所述的第二比较器的第一输入端与所述复用引脚连接，其第二输入端接收所述第二阈值电压，其输出端输出第二比较信号。
作为优选，所述的复用引脚处还设有分压电路和第一电容，所述的分压电路的输入端接收所述功能信号，其输出端与所述第二信号输入端连接，所述的第一电容与所述电阻并联。
作为优选，所述第一阈值电压大于所述二极管的正向导通压降，以使第一信号输入端在接收表征不使能的低电平不使能信号的情况下，所述集成电路不使能。
作为优选，在所述第一信号输入端接收高电平信号时，该高电平的电压与所述二极管的正向导通压降之和大于第二阈值电压大于所述第一电流源在所述电阻上的压降大于第一阈值电压。
作为优选，在所述第二信号输入端接收高电平的功能信号时，该高电平功能信号的电压与所述第一电流源在所述电阻上的压降之和大于第二阈值电压。
本发明的另一技术解决方案是，提供一种以下步骤的引脚复用方法，包括以下步骤：
用于接收两个高低电平信号的复用引脚具有延伸出的两个连接端，其中，第一连接端与二极管的阳极连接，所述二极管的阴极作为该连接端的第一信号输入端；第二连接端与电阻的一端连接，所述电阻的另一端作为该连接端的第二信号输入端；
在片内电路中设置第一电流源，所述的第一电流源与所述复用引脚电连接，将复用引脚上的电压与第一阈值电压进行比较，得到表征所述第一信号输入端输入的信号，将所述复用引脚上的电压与第二阈值电压进行比较，得到表征所述第二信号输入端输入的信号。
作为优选，所述的第一信号输入端作为使能端，所述的第二信号输入端作为功能信号输入端，在所述第一信号输入端接收表征使能信号的情况下，所述集成电路使能，由比较电路分别输出与所述使能信号一致的信号和与所述功能信号一致的信号；所述的复用引脚处还设有分压电路和第一电容，所述的分压电路的输入端接收所述功能信号，其输出端与所述第二信号输入端连接，所述的第一电容与所述电阻并联。
本发明的又一技术解决方案是，提供一种以下结构的LNB芯片，包括以上任意一种带复用引脚的集成电路。
作为优选，所述的第二信号输入端接收方波信号。
采用本发明的电路结构和方法，与现有技术相比，具有以下优点：本发明将集成电路的一个引脚延伸出两个连接端，用以接收两个逻辑电平信号，并最终对这两个信号在片内复原，第一信号输入端接收表征是否使能的信号，第二信号输入端接收功能信号，即实现某一个功能的信号，并综合利用二极管、电阻和第一电流源，根据二极管的导通和钳位特性，以实现引脚的复用；减少了封装的PIN脚数和板上芯片占用的面积，有利于芯片的小封装设计。
附图说明
图1为现有技术之集成电路引脚的结构示意图；
图2为本发明带有复用引脚的集成电路的结构示意图；
图3为图2之带有复用引脚的集成电路相应的工作波形图；
图4为图2实施例在二极管寄生电容较大时的工作波形图；
图5为本发明另一个实施例的结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。
为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图2所示，示意了带复用引脚的集成电路，包括复用引脚和片内与之相协同的电路。通过增加外围应用电路的方式来改造集成电路的引脚，使其具有复用功能，该复用引脚主要针对于两个逻辑电平信号作为该复用引脚的输入信号。所述的复用引脚延伸出两个连接端，其中，第一连接端与二极管的阳极连接，所述二极管的阴极作为该连接端的第一信号输入端；第二连接端与电阻的一端连接，所述电阻的另一端作为该连接端的第二信号输入端。片内电路，包括第一电流源IEN和比较电路，所述的第一电流源IEN与所述复用引脚电连接，所述比较电路将复用引脚上的电压与第一阈值电压EN_REF进行比较，得到表征所述第一信号输入端输入的信号，所述比较电路将所述复用引脚上的电压与第二阈值电压EXTM_REF进行比较，得到表征所述第二信号输入端输入的信号。
图2的实施例可应用在LNB电路中，在现有技术中需要EN和EXTM两个逻辑电平的输入信号分别通过两个引脚输入，本实施例中将芯片的EXTM脚和EN脚复用为EN_EXTM脚，减少了封装的PIN脚数，有利于芯片的小封装设计。如图2所示，连接端EXTM通过电阻R(其阻值也设定为R)与复用引脚EN_EXTM相连，连接端EN通过一个二极管D与复用引脚EN_EXTM相连，连接端EN接二极管阴极。包括片内电路的芯片中会向复用引脚EN_EXTM流出一个大小为IEN的电流。
芯片内部判断的方式可设定为当输入电压高于EN_REF时，芯片开始工作，即使能。当输入电压在EXTM_REF上下跳变时，视为输入了一个方波信号。这里所指的输入电压是指复用引脚上的输入电压，由二极管D、电阻R和第一电流源IEN的综合作用决定。
当在连接端EN输入高电平信号，在连接端EXTM输入一个低电平为0，高电平加IEN*R为大于EXTM_REF的22kHz方波信号时，芯片就可以在接收EN高电平的同时接收到连接端EXTM的22kHz输入信号。
参考图3所示，示意了与图2所示带复用引脚的集成电路之相应的工作波形。图中包括EN、EXTM、EN_EXTM、EN_H和EXTM_H的波形，EN_H和EXTM_H分别为比较电路中第一比较器和第二比较器的输出信号。
为了获得更好的实施效果，具体工作时，外部器件设置和内部基准的设置为：
1、EN_REF>Vd(Vd为外部二极管的正向导通压降)；
2、VEN(EN输入为高电平)+Vd>EXTM_REF>IEN*R>EN_REF；
3、VEXTM(EXTM输入为高电平)+IEN*R>EXTM_REF
具体状态如下：
1、EN接入低电平：此时无论EXTM输入处于何种状态，EN_EXTM电压始终被钳位在二极管导通压降Vd电压左右，根据设置条件1，EN_REF>Vd，则第一比较器输出EN_H为低，芯片不使能。
2、EN高电平，EXTM为低电平：根据设置条件2，外部二极管不导通，EN_EXTM电压等于IEN*R。此电压介于EN_REF和EXTM_REF之间，故EN_H为高，EXTM_H为低；
EN高电平，EXTM为高电平：根据设置条件3，EN_EXTM信号高于EXTM_REF，故EN_H为高，EXTM_H为高。
根据以上情况，则在EN高电平，EXTM接收22kHz方波信号时：当EXTM信号半周期低电平时，EN_H为高，EXTM_H为低。当EXTM信号半周期为高电平时，根据设置条件3，EN_EXTM信号高于EXTM_REF，故EN_H为高，EXTM_H为高。所以在芯片内，EXTM_H复原出了22kHz的信号。
参考图4所示，示意了图2实施例在二极管寄生电容较大时的工作波形。即在实际应用时，如果使用的二极管D的寄生电容较大，可能会出现EN_EXTM信号的下降沿太缓，从而影响芯片内部还原22kHz信号的质量，并可能对其占空比造成一定影响，可以结合图4中EXTM波形、EN_EXTM波形和EXTM_H波形进行对比，EXTM_H波形中，虚线部分的下降沿是理论值，而实线部分的为实际情况。
参考图5所示，示意了本发明相对于图2的改进实施例的电路结构。以上所描述的为可能发现的现象，如果此种现象出现，可以在外围电路上增加几个器件实现将EN_EXTM信号的下降沿变陡。R1和R2串联组成分压电路，二者的公共端与电阻R的一端连接，分压电路的输入端作为第二信号输入端EXTM。其中R1和R2的取值要使得EXTM分压后的方波幅值VPP满足：VEN+Vd-EN_REF>VPP>EXTM_REF-IEN*R，并且第一电容C2(所述的第一电容C2与所述电阻R并联)的取值要明显大于寄生电容C1。这样，当EXTM上升时，由于第一电容C2的耦合，使得EN_EXTM快速上升，并最终稳定在VEXTM*R2/(R1+R2)+IEN*R。当EXTM下降时，第一电容C2的耦合也会使EN_EXTM快速下降，此时要满足方波峰值VPP条件，不至于将EN_EXTM电压拉低过EN_REF导致芯片关断。本实施例可以将EN_EXTM上升下降沿变陡，优化内部22kHz信号的占空比，能在EXTM_H中准确复原出EXTM的输入信号。
除此之外，虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (11)

1.一种带复用引脚的集成电路，其特征在于：包括：
用于接收两个高低电平信号的复用引脚，所述的复用引脚延伸出两个连接端，其中，第一连接端与二极管的阳极连接，所述二极管的阴极作为该连接端的第一信号输入端；第二连接端与电阻的一端连接，所述电阻的另一端作为该连接端的第二信号输入端；
片内电路，包括第一电流源和比较电路，所述的第一电流源与所述复用引脚电连接，所述比较电路将复用引脚上的电压与第一阈值电压进行比较，得到表征所述第一信号输入端输入的信号，所述比较电路将所述复用引脚上的电压与第二阈值电压进行比较，得到表征所述第二信号输入端输入的信号。
2.根据权利要求1所述的带复用引脚的集成电路，其特征在于：所述的第一信号输入端作为使能端，所述的第二信号输入端作为功能信号输入端，在所述第一信号输入端接收表征使能信号的情况下，所述集成电路使能，由比较电路分别输出与所述使能信号一致的信号和与所述功能信号一致的信号。
3.根据权利要求1或2的带复用引脚的集成电路，其特征在于：所述的比较电路包括第一比较器和第二比较器，所述的第一比较器的第一输入端与所述复用引脚连接，其第二输入端接收所述第一阈值电压，其输出端输出第一比较信号；所述的第二比较器的第一输入端与所述复用引脚连接，其第二输入端接收所述第二阈值电压，其输出端输出第二比较信号。
4.根据权利要求1所述的带复用引脚的集成电路，其特征在于：所述的复用引脚处还设有分压电路和第一电容，所述的分压电路的输入端接收所述功能信号，其输出端与所述第二信号输入端连接，所述的第一电容与所述电阻并联。
5.根据权利要求1或4所述的复用引脚的集成电路，其特征在于：所述第一阈值电压大于所述二极管的正向导通压降，以使第一信号输入端在接收表征不使能的低电平不使能信号的情况下，所述集成电路不使能。
6.根据权利要求1或4所述的带复用引脚的集成电路，其特征在于：在所述第一信号输入端接收高电平信号时，该高电平的电压与所述二极管的正向导通压降之和大于第二阈值电压大于所述第一电流源在所述电阻上的压降大于第一阈值电压。
7.根据权利要求5所述的带复用引脚的集成电路，其特征在于：在所述第二信号输入端接收高电平的功能信号时，该高电平功能信号的电压与所述第一电流源在所述电阻上的压降之和大于第二阈值电压。
8.一种引脚复用方法，其特征在于：包括以下步骤：
用于接收两个高低电平信号的复用引脚具有延伸出的两个连接端，其中，第一连接端与二极管的阳极连接，所述二极管的阴极作为该连接端的第一信号输入端；第二连接端与电阻的一端连接，所述电阻的另一端作为该连接端的第二信号输入端；
在片内电路中设置第一电流源，所述的第一电流源与所述复用引脚电连接，将复用引脚上的电压与第一阈值电压进行比较，得到表征所述第一信号输入端输入的信号，将所述复用引脚上的电压与第二阈值电压进行比较，得到表征所述第二信号输入端输入的信号。
9.根据权利要求8所述的引脚复用方法，其特征在于：所述的第一信号输入端作为使能端，所述的第二信号输入端作为功能信号输入端，在所述第一信号输入端接收表征使能信号的情况下，所述集成电路使能，由比较电路分别输出与所述使能信号一致的信号和与所述功能信号一致的信号；所述的复用引脚处还设有分压电路和第一电容，所述的分压电路的输入端接收所述功能信号，其输出端与所述第二信号输入端连接，所述的第一电容与所述电阻并联。
10.一种LNB芯片，其特征在于：包括以上权利要求1-7任意一种带复用引脚的集成电路。
11.根据权利要求10所述的LNB芯片，其特征在于：所述的第二信号输入端接收方波信号。
CN201610843448.9A 2016-09-23 2016-09-23 带复用引脚的集成电路及引脚复用方法 Active CN106452421B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610843448.9A CN106452421B (zh) 2016-09-23 2016-09-23 带复用引脚的集成电路及引脚复用方法
US15/715,096 US10075152B2 (en) 2016-09-23 2017-09-25 Integrated circuit with multiplexed pin and pin multiplexing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610843448.9A CN106452421B (zh) 2016-09-23 2016-09-23 带复用引脚的集成电路及引脚复用方法

Publications (2)

Publication Number Publication Date
CN106452421A true CN106452421A (zh) 2017-02-22
CN106452421B CN106452421B (zh) 2023-05-16

Family

ID=58166754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610843448.9A Active CN106452421B (zh) 2016-09-23 2016-09-23 带复用引脚的集成电路及引脚复用方法

Country Status (2)

Country Link
US (1) US10075152B2 (zh)
CN (1) CN106452421B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107493099A (zh) * 2017-08-22 2017-12-19 钰泰科技（上海）有限公司 一种芯片工作模式的设置方法
CN108736977A (zh) * 2018-03-29 2018-11-02 青岛海信宽带多媒体技术有限公司 一种光模块
CN108880685A (zh) * 2018-05-09 2018-11-23 青岛海信宽带多媒体技术有限公司 一种光模块
CN110188057A (zh) * 2019-05-10 2019-08-30 晶晨半导体(上海)股份有限公司 一种集成电路的gpio引脚的复用电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222349B1 (ko) * 2019-01-21 2021-03-03 서강대학교산학협력단 반도체 수동소자 기반의 멀티플렉싱 신호 처리 장치
CN109921780B (zh) * 2019-03-07 2023-03-14 上海申矽凌微电子科技有限公司 复用引脚电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070182456A1 (en) * 2005-11-21 2007-08-09 Texas Instruments Incorporated Reducing Pin Count When the Digital Output is to be Provided in Differential or Single-ended Form
CN101657059A (zh) * 2008-08-18 2010-02-24 凹凸电子（武汉）有限公司 逆变器控制器及驱动电路
US20120112816A1 (en) * 2010-11-08 2012-05-10 Richtek Technology Corp. Circuit and method for implementing power good and chip enable control by a multi-functional pin of an integrated circuit
CN105071795A (zh) * 2015-08-17 2015-11-18 广东欧珀移动通信有限公司 一种基于usb接口的复用电路
CN105811747A (zh) * 2016-05-17 2016-07-27 无锡芯朋微电子股份有限公司 具有使能控制的高压电源系统
CN206181001U (zh) * 2016-09-23 2017-05-17 杰华特微电子（杭州）有限公司 带复用引脚的集成电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070182456A1 (en) * 2005-11-21 2007-08-09 Texas Instruments Incorporated Reducing Pin Count When the Digital Output is to be Provided in Differential or Single-ended Form
CN101657059A (zh) * 2008-08-18 2010-02-24 凹凸电子（武汉）有限公司 逆变器控制器及驱动电路
US20120112816A1 (en) * 2010-11-08 2012-05-10 Richtek Technology Corp. Circuit and method for implementing power good and chip enable control by a multi-functional pin of an integrated circuit
CN105071795A (zh) * 2015-08-17 2015-11-18 广东欧珀移动通信有限公司 一种基于usb接口的复用电路
CN105811747A (zh) * 2016-05-17 2016-07-27 无锡芯朋微电子股份有限公司 具有使能控制的高压电源系统
CN206181001U (zh) * 2016-09-23 2017-05-17 杰华特微电子（杭州）有限公司 带复用引脚的集成电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107493099A (zh) * 2017-08-22 2017-12-19 钰泰科技（上海）有限公司 一种芯片工作模式的设置方法
CN108736977A (zh) * 2018-03-29 2018-11-02 青岛海信宽带多媒体技术有限公司 一种光模块
CN108736977B (zh) * 2018-03-29 2021-05-11 青岛海信宽带多媒体技术有限公司 一种光模块
CN108880685A (zh) * 2018-05-09 2018-11-23 青岛海信宽带多媒体技术有限公司 一种光模块
CN108880685B (zh) * 2018-05-09 2021-06-04 青岛海信宽带多媒体技术有限公司 一种光模块
CN110188057A (zh) * 2019-05-10 2019-08-30 晶晨半导体(上海)股份有限公司 一种集成电路的gpio引脚的复用电路

Also Published As

Publication number Publication date
US20180091126A1 (en) 2018-03-29
US10075152B2 (en) 2018-09-11
CN106452421B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN106452421A (zh) 带复用引脚的集成电路及引脚复用方法
JP6641388B2 (ja) Ｕｓｂコントローラｅｓｄ保護装置及び方法
CN1701613B (zh) 具有rf旁路/输出匹配网络的封装rf功率晶体管
CN104734687B (zh) 电源噪声降低电路和电源噪声降低方法
US20200326368A1 (en) Device for testing chip or die with better system ir drop
CN106027012B (zh) 一种下拉电阻开关电路
CN206181001U (zh) 带复用引脚的集成电路
CN109814650A (zh) 一种低压差线性稳压器用箝位晶体管结构
US7330067B2 (en) Semiconductor apparatus
KR20210131420A (ko) 칩, 신호 레벨 시프터 회로 및 전자 기기
CN110018408A (zh) 一种家庭网关类通信终端未能通过传导骚扰试验的调整方法
US20220294213A1 (en) Esd protection circuit
CN211455723U (zh) 一种集成dc耦合电容的芯片
CN210202037U (zh) 一种电源保护电路及一种蓝牙耳机
CN114978144A (zh) 一种提升电容式数字隔离器共模脉冲抑制能力的电路
CN203086436U (zh) 集成电路
US9018982B2 (en) Over-voltage tolerant level detection circuit
US9899312B2 (en) Isolating electric paths in semiconductor device packages
CN106887832A (zh) 一种保护终端芯片usb接口的电路
US9473142B2 (en) Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus
CN215071634U (zh) 一种通用usb接口板电路
CN217904397U (zh) 一种高压防护电路
US11848606B2 (en) Asymmetric power regulator system
CN114499458A (zh) 输入前端匹配电路及输入前端匹配电路信号链结构
US6525945B1 (en) Method and system for wide band decoupling of integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 424, building 1, 1500 Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant