CN1064379A - 用户可组态逻辑器件的方法和装置 - Google Patents
用户可组态逻辑器件的方法和装置 Download PDFInfo
- Publication number
- CN1064379A CN1064379A CN92100975A CN92100975A CN1064379A CN 1064379 A CN1064379 A CN 1064379A CN 92100975 A CN92100975 A CN 92100975A CN 92100975 A CN92100975 A CN 92100975A CN 1064379 A CN1064379 A CN 1064379A
- Authority
- CN
- China
- Prior art keywords
- configuration
- guide
- prom
- interface
- subordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Abstract
用户可组态逻辑器件是一种数字集成电路,其功
能可由用户编制或改编。该装置包括一个先导器件、
一个或多个从属器件以及一个PROM。一种对由用
户可组态逻辑器件所组成的装置组态的方法,该方法
包括将来自PROM的组态装入先导器件的步骤。
该组态包括一个通往先导器件的外部接口。
Description
用户可组态逻辑器件是一种数字集成电路,其功能可由用户编制或改编。这种编制并不形成该器件制造过程中的一部分。在用户可组态逻辑器件中,利用一种称为“组态”(configuration)的过程来指定一个器件具有一种特定的功能,“组态”涉及到数字数据从某种型式的存储器传送到该器件内。“组态”数据限定了该器件内所具有的一些或全部的逻辑元件的逻辑功能,也限定了这些逻辑元件之间如何相互连接和该器件的外部连接。组态后,组态数据存储在该器件内的存储元件中。使用易失性存储元件,每当关电源时,将导致该器件丢失其限定的功能。因此,每当该器件恢复供电时必须进行“组态”。
根据本发明,在这里提供一种对用户可组态逻辑器件的装置进行组态的方法。所述的器件包括一个先导器件、一个或多个从属器件以及一个PROM。该方法包括将来自PROM的一种组态装入先导器件内的步骤,所述的组态包括到该先导器件的一个外部接口。
在这里还提供一种如上所述的、但包括下述步骤的方法,亦即包括通过接口把另一种组态向下装入各从属器件的步骤。
在这里还要提供一种用户可组态逻辑器件的装置,所述器件包括一个先导器件、一个或多个从属器件以及一个PROM,其中PROM被编程,以便对该装置组态,从而对先导器件提供外部接口。
现参照利用称为“逻辑单元阵列(LCA)”的一种特定形式的用户可组态逻辑器件的装置,以举例方式并结合以下附图来描述本发明,其中
图1 示出先有技术的组态单一逻辑单元阵列的过程示意图;
图2 示出先有技术的组态多个逻辑单元阵列的过程示意图;
图3 示出本发明的组态多个逻辑单元阵列的过程示意图。
先有技术的组态单一LCA的一种方法示于图1中。
一通上电源,LCA1就将LDC端的信号加到OE/CE端而自动地能使PROM2组态,并在AO至An端上产生所需的地址序列,在D7至D0线上的组态数据被续入LCA1。在组态完毕时,LCA1的“用户”i/o线(图中未画出)就承担已编程的功能。很多与组态有关的LCA1的i/o线也可具有“用户”功能,在组态完毕时,即可运行。线M2、M1和M0可用以在多种组态方式(例如这里描述的“主”方式和下文待述的“从”方式)之间进行选择。在关LCA组态方式的详细尽描述可参阅XILINX(商标名)可编程门阵列数据手册,1989年版从第2.14页开始。
借助于如图2所示的菊花链装置,根据存储在单一PROM中的组态数据可对多个LCA组态。
与PROM2相连接的LCA1被指定为“主”LCA,而且先被组态。来自PROM2的其它组态数据串行地从“主”LCA1的“DOUT”脚传送到连接成菊花链的多个“从”LCA3、4中的第一个。这个过程持续到该菊花链中最后一个“从”LCA4已被组态完毕时为止。该装置已在上述XILINX数据手册第2.20和2.21页详尽描述了,并且在其图23中示出。
本发明的LCA组态方法示于图3。这是上述菊花链装置的一种变型。所有的LCA11、12、13、14的组态数据再次存储在单一PROM15内。图3所示的“先导”LCA11在组态期间执行与图2中的“主”LCA1相同的功能。
在组态期间被装入LCA11的功能之一是VME总线接口16。来自个人计算机(PC)(图中未画出)的控制信息可以用作为经过VME总线接口16把另外的组态数据向下装入(down-loading)到“从”LCA12、13、14的装置。另外,来自PC的控制信息经过LCA11、12、13、14送到切换硬件(图中未画出)。重新组态的方法工作情况如下:
PC经过VME总线16指示先导LCA11向所有“从”LCA12、13、14提供一个复位信号。这使“从”LCA12、13、14呈现出好象它们刚通上电源那样。
PC然后开始把组态数据向下装入“从”LCA12、13、14中。
先导LCA11利用与用于初始通上电源的组态完全相同的菊花链装置把该数据传送到“从”LCA12、13、14。在进行这种传送时,先导LCA11有效地模拟它自己先前在通上电源的组态期间所执行的操作,但下述情况除外:
“从”LCA12、13、14的组态数据来自VME16而不是来自PROM15。
由于先导LCA11装有在重新组态过程中使用的VME接口功能,因而它不自行重新组态。
在执行模拟通电组态过程的LCA11之内的硬件是在通电组态期间起初从PROM15装入先导LCA11的全部功能的一部分。
该方法通常并不限于重新组态。一通上电源时就根据PROM15只对先导LCA11组态是同样可能的。“从”LCA12、13、14的初始组态数据(以及其后任何重新组态的数据)再经VME总线16传送到“从”LCA12、13、14。
还可作出如下的其它变化:
通过指示先导LCA使“从”LCA复位,然而根据存储在PROM15中的数据对它们组态,将已重新组态的“从”LCA12、13、14返回到它们的初始的(通上电源时的)组态。
可以使用“向下装载电缆”来代替VME总线。这可在PC与先导LCA11之间提供串行通信链路。
Claims (8)
1、一种组态用户可组态逻辑器件所组成装置的方法,所述的器件包括一个先导器件、一个或多个从属器件以及一个PROM,其特征在于,所述方法包括将来自所述PROM的装入上述先导器件的步骤,所述的组态包括通往上述先导器件的一个外部接口。
2、根据权利要求1所述的方法,其特征在于,还包括以下步骤:在上述先导器件的控制下,通过上述接口把另一种组态向下装入所述的从属器件中。
3、根据权利要求2所述的方法,其特征在于,所述从属器件是由与所述接口连接的个人计算机来组态。
4、根据权利要求2或3所述的方法,其特征在于,所述的接口是VME接口。
5、根据前述任一权利要求所述的方法,其特征在于,还包括以下步骤:通过所述接口把来自所述的个人计算机的控制信息传送到所述的器件内。
6、根据权利要求5从属于权利要求3时所述的方法,其特征在于,所述的先导器件响应来自所述个人计算机的信号向所述从属器件提供复位信号。
7、根据权利要求2或其任一从属权利要求所述的方法,其特征在于,还包括以下步骤:来自在所述接口的信号的控制下使所述从属器件复位、并根据存储在PROM内的信息对所述从属器件进行组态的步骤。
8、一种由用户可组态逻辑器件所组成的装置,包括一个先导器件、一个或多个从属器件以及一个PROM,其特征在于,所述PROM被编程,以对所述装置组态,来提供通往所述先导器件的一个外部接口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9103037A GB2252854A (en) | 1991-02-13 | 1991-02-13 | User configurable logic device |
GB9103037.9 | 1991-02-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1064379A true CN1064379A (zh) | 1992-09-09 |
Family
ID=10689963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN92100975A Pending CN1064379A (zh) | 1991-02-13 | 1992-02-13 | 用户可组态逻辑器件的方法和装置 |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP0499418A3 (zh) |
JP (1) | JPH05134862A (zh) |
KR (1) | KR920017124A (zh) |
CN (1) | CN1064379A (zh) |
AU (1) | AU1093592A (zh) |
CA (1) | CA2061092A1 (zh) |
FI (1) | FI920600A (zh) |
GB (1) | GB2252854A (zh) |
IE (1) | IE920382A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023150A (ja) | 2001-07-10 | 2003-01-24 | Sony Corp | トレンチゲート型半導体装置及びその作製方法 |
CN104731730A (zh) * | 2013-12-20 | 2015-06-24 | 中国航空工业集团公司第六三一研究所 | 一种vme总线菊花链中断自动传递方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876643A (en) * | 1987-06-24 | 1989-10-24 | Kabushiki Kaisha Toshiba | Parallel searching system having a master processor for controlling plural slave processors for independently processing respective search requests |
EP0464028B1 (de) * | 1989-03-21 | 1994-04-20 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Multiprozessorsystem |
-
1991
- 1991-02-13 GB GB9103037A patent/GB2252854A/en not_active Withdrawn
-
1992
- 1992-02-05 IE IE038292A patent/IE920382A1/en unknown
- 1992-02-07 EP EP19920301053 patent/EP0499418A3/en not_active Withdrawn
- 1992-02-12 FI FI920600A patent/FI920600A/fi not_active Application Discontinuation
- 1992-02-12 KR KR1019920002043A patent/KR920017124A/ko not_active Application Discontinuation
- 1992-02-12 AU AU10935/92A patent/AU1093592A/en not_active Abandoned
- 1992-02-12 CA CA002061092A patent/CA2061092A1/en not_active Abandoned
- 1992-02-13 CN CN92100975A patent/CN1064379A/zh active Pending
- 1992-02-13 JP JP4059345A patent/JPH05134862A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB9103037D0 (en) | 1991-03-27 |
GB2252854A (en) | 1992-08-19 |
FI920600A0 (fi) | 1992-02-12 |
KR920017124A (ko) | 1992-09-26 |
FI920600A (fi) | 1992-08-14 |
CA2061092A1 (en) | 1992-08-14 |
AU1093592A (en) | 1992-08-20 |
EP0499418A2 (en) | 1992-08-19 |
EP0499418A3 (en) | 1994-07-20 |
IE920382A1 (en) | 1992-08-12 |
JPH05134862A (ja) | 1993-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0331060B1 (en) | Programmable controller with stored tokenized source code | |
US5263149A (en) | Integrated circuit logic functions simulator for selectively connected series of preprogrammed PLA devices using generated sequence of address signals being provided between simulated clock cycles | |
US5475583A (en) | Programmable control system including a logic module and a method for programming | |
US5635855A (en) | Method for simultaneous programming of in-system programmable integrated circuits | |
US6842729B2 (en) | Apparatus for emulation of electronic systems | |
EP0450839A2 (en) | A logic simulation machine | |
US4694411A (en) | Simulation apparatus and method | |
US5530887A (en) | Methods and apparatus for providing automatic hardware device identification in computer systems that include multi-card adapters and/or multi-card planar complexes | |
JPH07120359B2 (ja) | ハードウェアシミュレータにおけるシミュレーション方法 | |
CN109165025A (zh) | 芯片离线烧录方法、装置、系统、计算机存储介质及设备 | |
WO1997046959B1 (en) | Hardware and software development in computer systems having multiple discrete components | |
US4244034A (en) | Programmable dual stack relay ladder line solver and programming panel therefor | |
EP0584982A2 (en) | A method and system for processing graphics data streams utilizing multiple processing nodes | |
DE69613560T2 (de) | Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen | |
US5949674A (en) | Reconstruction tool for editing distributed industrial controller programs | |
US5386550A (en) | Pseudo-LSI device and debugging system incorporating same | |
US4247901A (en) | Programmable dual stack relay ladder diagram line solver and programming panel therefor with prompter | |
DE19808988A1 (de) | Durch Software rekonfigurierbares Target-Eingabe/Ausgabesystem eines Schaltungsemulationssystems | |
CN1198631A (zh) | 视频基本输入输出系统装入设备及其控制方法 | |
CN1064379A (zh) | 用户可组态逻辑器件的方法和装置 | |
US4247909A (en) | Programmable dual stack relay ladder diagram line solver with shift register | |
US4326263A (en) | Method and apparatus for controlling a plurality of like equipments | |
JPH03206563A (ja) | 階層論理分割方法及び階層論理処理装置 | |
CN1276561A (zh) | 重新配置微控制器中功能电路引线分配的设备和方法 | |
Korkin et al. | Evolving hardware on a large scale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |