CN106409886A - 双极性半导体光电子器件的逻辑应用方法 - Google Patents

双极性半导体光电子器件的逻辑应用方法 Download PDF

Info

Publication number
CN106409886A
CN106409886A CN201610987802.5A CN201610987802A CN106409886A CN 106409886 A CN106409886 A CN 106409886A CN 201610987802 A CN201610987802 A CN 201610987802A CN 106409886 A CN106409886 A CN 106409886A
Authority
CN
China
Prior art keywords
channel layer
grid
logic
gate
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610987802.5A
Other languages
English (en)
Other versions
CN106409886B (zh
Inventor
张增星
李东
马海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongji University
Original Assignee
Tongji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongji University filed Critical Tongji University
Priority to CN201610987802.5A priority Critical patent/CN106409886B/zh
Publication of CN106409886A publication Critical patent/CN106409886A/zh
Application granted granted Critical
Publication of CN106409886B publication Critical patent/CN106409886B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种基于双极性半导体的光电子器件的逻辑应用和结构设计方法。该器件主要基于纳米半导体材料的物理特性,通过场效应晶体管的结构设计,实现栅极电压对源漏沟道光电转换性能的逻辑调控,从而具有逻辑光电子的性能。该器件主要结构和功能如下:(1)具有场效应晶体管的类似结构;(2)组成沟道层的材料为双极性半导体材料,该种半导体的载流子类型(p型或n型)可以通过栅极调控;(3)栅极为半栅极结构,即栅极只覆盖部分沟道层;(4)通过这种设计,可以通过半栅极调控双极性半导体形成pn结与非pn结。通过利用不同结的光电转换性能,实现半栅极电压对沟道层不同光电转换性能状态之间的调控,使光电子器件具有逻辑功能。

Description

双极性半导体光电子器件的逻辑应用方法
技术领域
本发明涉及利用半导体工艺制备具有逻辑光电子功能的器件结构。
背景技术
传统的半导体材料,例如硅,它的载流子类型(p型或n型)主要通过元素掺杂实现,一旦形成掺杂,就无法动态的实现半导体材料在不同类型电荷掺杂之间的转换。对于一个硅的pn结,一旦形成之后,栅极电压只能在pn结的范围内对硅的载流子浓度进行调控,而不能把硅pn结调控成非pn结;对于一个n型硅,栅极电压只能实现电子浓度的调控,而不能把n型硅调控成p型硅或pn结,反之亦然。众所周知,pn结与单一的p型或n型半导体材料具有不同的光电子性能,其中pn结具有光伏性能,可以做发光二极管(LED),而单一的p型材料或n型材料不具有光伏性能和发光二极管性能。由于在传统的半导体材料中,栅极电压无法实现半导体材料在p型和n型之间的动态调控,因而也无法实现栅极电压对半导体材料光电子(光伏或者LED)性能的逻辑调控。
一些纳米材料,如WSe2二维晶体,黑磷二维晶体以及碳纳米管等,它们的载流子类型可以通过栅极电压调制,在p型和n型之间动态转变(以下简称这种材料为双极性半导体材料)。利用这种性质,人们可以通过制备不同的半栅极结构,制备其光伏器件或发光二极管(LED)器件。
发明内容
本发明的目的是提供一种具有可以通过半栅极电压实现晶体管器件沟道层光电子性能的逻辑调控功能的器件及其应用,即栅极电压对器件在不同光电转换性能状态之间的逻辑调控功能及其应用。
本发明需要保护的技术方案为:
一种光电子器件的逻辑应用方法,其特征在于,设计的结构依次为,
包括源极;
包括漏极;
包括沟道层,为双极性半导体材料;
包括电介质层;
包括栅极,为半栅极结构,即栅极不覆盖整个沟道层,可以由一个半栅极(图1)或延伸为多个半栅极组成;
通过在所述半栅极输入不同的电压,获得所述沟道层在pn结与非pn结(例如:p+p结、n+n结等)两者之间的转变,使得所述沟道层在一种光电转换状态(定义为1)与另外一种光电转换状态(0态)之间跳变,从而实现栅极电压对沟道层的光电子性能逻辑调控。
所述沟道层为双极性半导体,即其载流子类型可以通过外加电场进行调制。
本发明创造性的首次提出逻辑光电子的功能概念,在该类器件中,输入信号为光信号(光信号辐照在沟道层上),输出信号为电信号,或者反之。我们指出可以通过施加不同的半栅极电压,使器件在不同的光电转换性能状态之间转变。该类器件类似于逻辑电子器件。在逻辑电子器件里,栅极电压可以使沟道层导电状态在开启与夹断之间转变,其输入信号和输出信号都是电信号。在我们提出的逻辑光电子器件里,栅极电压可以使沟道层在具有光电转换性能和没有光电转换性能之间转变,从而形成光电转换的开启和夹断。
本发明方法作为一种新型的光电子器件单元,有望拓展光电子器件的应用领域。
附图说明
图1为本发明器件结构示意图。
图2为延伸的器件结构示意图。
图3为实施例的器件结构示意图。
图4为实施例的器件功能应用演示。
数字标记:
1源电极,2漏电极,3双极性半导体,4电介质层,5半栅电极。
具体实施方式
本发明器件的结构如图1、图2所示,
包括源极;
包括漏极;
包括沟道层,为双极性半导体材料;
包括电介质层;
包括栅极,为半栅极结构,即栅极不覆盖整个沟道层,可以由一个半栅极(图1)或延伸为多个半栅极(图2)组成。
通过在所述半栅极输入不同的电压,获得所述沟道层在pn结与非pn结两者之间的转变,使得所述沟道层在一种光电转换状态(定义为1)与另外一种光电转换状态(0态)之间跳变,从而实现栅极电压对沟道层的光电子性能逻辑调控。
对于该类器件,其沟道层可以通过半栅极电压调控在pn结与非pn结之间转变。由于pn结与非pn结具有不同的光电转换性能,从而可以通过半栅极电压实现沟道层在不同光电转换性能之间的转变,实现光电子的逻辑调控功能,即可以通过加一个半栅极电压使沟道层在一种光电转换状态(定义为1),加另外一个半栅极电压使其处于另外一个光电转换状态(0态),从而实现栅极电压对沟道层的光电子性能逻辑调控。
以下进一步通过实例对本发明做进一步介绍。
实施例
双极性半导体WSe2逻辑光电子器件
该器件采用图1所示的器件结构,具体结构如图3所示,其中源电极与漏电极为金,沟道层为双极性半导体WSe2二维晶体,电介质层为氮化硼,半栅电极为石墨烯,输入信号光照射在WSe2沟道层上,输出电信号通过源电极、漏电极测量。
如图4所示,可以看出,当栅极电压VG为0V的时候,产生的输出电信号光伏电压VOC接近于0V,这时候该器件处于夹断(OFF)态;当栅极电压VG为-10V的时候,产生的光伏电压VOC大于0.6V,这时候器件处于开启(ON)态。

Claims (2)

1.一种光电子器件的逻辑应用方法,其特征在于,设计的结构依次为,
包括源极;
包括漏极;
包括沟道层,为双极性半导体材料;
包括电介质层;
包括栅极,为半栅极结构,即栅极不覆盖整个沟道层,可以由一个半栅极或延伸为多个半栅极组成;
通过在所述半栅极输入不同的电压,获得所述沟道层在pn结与非pn结两者之间的转变,使得所述沟道层在一种光电转换状态(定义为1)与另外一种光电转换状态(0态)之间跳变,从而实现栅极电压对沟道层的光电子性能逻辑调控。
2.如权利要求1所述的应用方法,其特征在于,所述沟道层为双极性半导体,即其载流子类型可以通过外加电场进行调制。
CN201610987802.5A 2016-11-10 2016-11-10 双极性半导体光电子器件的逻辑应用方法 Expired - Fee Related CN106409886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610987802.5A CN106409886B (zh) 2016-11-10 2016-11-10 双极性半导体光电子器件的逻辑应用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610987802.5A CN106409886B (zh) 2016-11-10 2016-11-10 双极性半导体光电子器件的逻辑应用方法

Publications (2)

Publication Number Publication Date
CN106409886A true CN106409886A (zh) 2017-02-15
CN106409886B CN106409886B (zh) 2019-05-14

Family

ID=59230253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610987802.5A Expired - Fee Related CN106409886B (zh) 2016-11-10 2016-11-10 双极性半导体光电子器件的逻辑应用方法

Country Status (1)

Country Link
CN (1) CN106409886B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920851A (zh) * 2017-03-10 2017-07-04 同济大学 一种非易失性的可编程pn结存储器
CN106952921A (zh) * 2017-03-10 2017-07-14 同济大学 一种非易失性可编程光电子存储器的设计方法
WO2020062867A1 (zh) * 2018-09-26 2020-04-02 上海集成电路研发中心有限公司 一种过渡金属硫族化合物晶体管及其制备方法
CN113948594A (zh) * 2021-10-13 2022-01-18 北京理工大学 可编程光电探测器及其制备方法
CN114141884A (zh) * 2021-12-14 2022-03-04 上海集成电路制造创新中心有限公司 可重构肖特基二极管
CN118398670A (zh) * 2024-07-01 2024-07-26 华南理工大学 一种基于声表面波及二维材料的晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008122778A2 (en) * 2007-04-05 2008-10-16 Imperial Innovations Limited Improvements in organic field-effect transistors
US20130105824A1 (en) * 2011-10-28 2013-05-02 Makarand Paranjape Method and System for Generating a Photo-Response from MoS2 Schottky Junctions
CN203232870U (zh) * 2013-03-29 2013-10-09 深圳市明微电子股份有限公司 集成整流器和半导体集成电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008122778A2 (en) * 2007-04-05 2008-10-16 Imperial Innovations Limited Improvements in organic field-effect transistors
US20130105824A1 (en) * 2011-10-28 2013-05-02 Makarand Paranjape Method and System for Generating a Photo-Response from MoS2 Schottky Junctions
CN203232870U (zh) * 2013-03-29 2013-10-09 深圳市明微电子股份有限公司 集成整流器和半导体集成电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DIRK J. GROENENDIJK: "Photovoltaic and Photothermoelectric Effect in a Double-Gated WSe2 Device", 《NANO LETTERS》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920851A (zh) * 2017-03-10 2017-07-04 同济大学 一种非易失性的可编程pn结存储器
CN106952921A (zh) * 2017-03-10 2017-07-14 同济大学 一种非易失性可编程光电子存储器的设计方法
CN106920851B (zh) * 2017-03-10 2019-12-03 同济大学 一种非易失性的可编程pn结存储器
WO2020062867A1 (zh) * 2018-09-26 2020-04-02 上海集成电路研发中心有限公司 一种过渡金属硫族化合物晶体管及其制备方法
CN113948594A (zh) * 2021-10-13 2022-01-18 北京理工大学 可编程光电探测器及其制备方法
CN114141884A (zh) * 2021-12-14 2022-03-04 上海集成电路制造创新中心有限公司 可重构肖特基二极管
WO2023109076A1 (zh) * 2021-12-14 2023-06-22 上海集成电路制造创新中心有限公司 可重构肖特基二极管
CN118398670A (zh) * 2024-07-01 2024-07-26 华南理工大学 一种基于声表面波及二维材料的晶体管

Also Published As

Publication number Publication date
CN106409886B (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
CN106409886A (zh) 双极性半导体光电子器件的逻辑应用方法
Li et al. Gate‐Controlled BP–WSe2 Heterojunction Diode for Logic Rectifiers and Logic Optoelectronics
CN101281933A (zh) 一种基于碳纳米管的光电器件、光电集成电路单元及电路
US20120182063A1 (en) Power Device Using Photoelectron Injection to Modulate Conductivity and the Method Thereof
US10608095B2 (en) Electronic device based on black phosphorous single channel with multi-function and method of manufacturing the same
CN104051547A (zh) 一种高压快速软恢复二极管及其制备方法
CN103400863B (zh) 一种横向恒流二极管
CN106449918B (zh) 半导体异质结构光电子器件的逻辑应用方法
Li et al. Piezotronic and piezo-phototronic logic computations using Au decorated ZnO microwires
Sharma et al. Graphene negative differential resistance circuit with voltage-tunable high performance at room temperature
CN106952921A (zh) 一种非易失性可编程光电子存储器的设计方法
Cheng et al. Triboelectric-potential configurable MoTe2 homojunction for photovoltaic device and logic circuits
CN106920851B (zh) 一种非易失性的可编程pn结存储器
Ye et al. Novel optoelectronic devices based on single semiconductor nanowires (nanobelts)
JP2019509630A (ja) 受信機モジュール
Zhu et al. Performance-Tunable MoS $ _ {\text {2}} $ Homojunction Photodiode Based on Different Built-In Electric Field
Garg et al. Parametric optimization of self-switching diode
CN106159003A (zh) 一种光伏装置和一种产生光伏效应的方法
CN105789395B (zh) 高调制速度发光二极管及其调制方法和制造方法
CN106653892B (zh) 一种光伏装置以及一种产生光伏效应的方法
Dadamirzaev et al. LIGHT POWER FACTOR ON THE CHARACTERISTICS OF TWO-DIMENSIONAL PN DIODES
CN203659862U (zh) 一种线性恒流器件
CN105514196B (zh) 集成mos场效应管逆变器的太阳能电池板的制造方法
CN105703705B (zh) 集成mos场效应管逆变器的太阳能电池板
US20240213391A1 (en) Versatile anti-ambipolar phototransistors based on mixed-dimensional heterojunctions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190514

Termination date: 20211110

CF01 Termination of patent right due to non-payment of annual fee