CN106407048A - 输入输出通信接口、基于该接口的数据备份和恢复方法 - Google Patents

Abstract

本发明公开一种非易失的输入输出通信接口、及基于该接口的数据备份和恢复方法，涉及通信接口设计领域。其中，所述非易失的输入输出通信接口包括：电压监测单元、与电压监测单元连接的控制器以及与控制器连接的非易失触发器；电压监测单元，用于监测输入输出通信接口的供电电压，并根据供电电压与预设的电压阈值的比较结果输出相应的休眠唤醒信号；控制器，用于根据休眠唤醒信号获取输入输出通信接口的通电状态，并根据通电状态产生读写控制信号，及将读写控制信号发送至非易失触发器，以使得非易失触发器进行读写数据，从而实现数据的备份或恢复。通过本发明，能够大大降低自供能系统中输入输出通信接口的数据备份和恢复的时间开销和能量开销。

Description

输入输出通信接口、基于该接口的数据备份和恢复方法

技术领域

本发明涉及通信接口设计领域，具体地，涉及一种非易失的输入输出通信接口、及基于该接口的数据备份和恢复方法。

背景技术

随着近年来物联网和可穿戴可植入设备的飞速发展，人们的日常生产和生活得到了日益改善。与此同时，人们对于这些能量受限系统的计算性能的要求也愈发提高，而高计算性能意味着系统能耗的提升，设备的工作时长成为一个亟需解决的问题。传统采用电池供电的系统，存在电池容量受限、重量和体积大以及维护费用昂贵的问题。而能量采集系统，因其能源清洁、无需更换电池、可长时间持续供电的优势，正在得到人们越来越多的关注。但是，自供能系统存在着能量少、变化剧烈以及无法预测的缺陷，频繁的断电使得传统处理器的计算效率和稳定性大大降低。新型的非易失存储技术能够在断电后长时间保存数据，使得系统断电之前的进程在上电后快速得到恢复。因此，非易失存储技术成为解决自供能系统频繁断电问题的重要途径。

在自供能系统中，主要存在以下两种任务：数据计算和数据通信。现有的非易失处理器通过对内存和通用数据寄存器进行非易失化，当系统发生断电时，内存和寄存器中的数据被快速备份到非易失存储单元中，重新上电时非易失存储单元中的数据又能被恢复，计算进度和中间数据得以保存，从而使得计算任务能够不受断电影响继续执行，大大提升系统计算效率。然而，处理器的输入输出通信接口依然是易失的。当发生断电时，输入输出总线上正在传输的数据会丢失，并且输入输出接口内部的初始化信息也都会丢失。即使重新上电，数据通信依然会发生错误，而采用传统全局备份到片外Flash的方法，当自供能系统重启时，首先处理器对输入输出接口需要重新初始化，然后主器件对从器件的功能控制寄存器进行配置，该过程需要处理器控制并且通过输入输出总线执行。不仅如此，对于挂接有多个器件的总线架构，所有器件的初始化过程需要串行依次执行，所带来的时间的开销为所有从器件初始化时间总和，能量也为线性累加的关系。因此，当单个器件初始化过程比较漫长(毫秒级别)或者输入输出总线挂接的从器件数目很多时，自供能系统初始化过程会引入非常大的时间开销和能量开销。

发明内容

本发明的目的是提供一种非易失的输入输出通信接口、及基于该接口的数据备份和恢复方法。其中，所述非易失的输入输出通信接口所要解决的技术问题是：如何避免现有技术中通过输入输出总线来回搬移数据的操作，从而大大降低自供能系统中输入输出通信接口的数据备份和恢复的时间开销和能量开销。

为了实现上述目的，本发明提供一种非易失的输入输出通信接口。所述非易失的输入输出通信接口包括：

电压监测单元、与所述电压监测单元连接的控制器以及与所述控制器连接的非易失触发器；

所述电压监测单元，用于监测所述输入输出通信接口的供电电压，并根据所述供电电压与预设的电压阈值的比较结果输出相应的休眠唤醒信号；

所述控制器，用于根据所述休眠唤醒信号获取所述输入输出通信接口的通电状态，并根据所述通电状态产生读写控制信号，及将所述读写控制信号发送至所述非易失触发器，以使得所述非易失触发器进行读写数据，从而实现数据的备份或恢复。

可选地，所述电压监测单元，具体用于：

在所述供电电压小于或等于所述预设的电压阈值的情况下，将所述休眠唤醒信号设置为低电平；

在所述供电电压大于所述预设的电压阈值的情况下，将所述休眠唤醒信号设置为高电平。

可选地，所述控制器，具体用于：

在检测到所述休眠唤醒信号的上升沿的情况下，得到所述输入输出通信接口的通电状态为上电状态，并根据所述上电状态产生写控制信号，及将所述写控制信号发送至所述非易失触发器，以使得所述非易失触发器进行写数据操作，从而实现数据的恢复；

在检测到所述休眠唤醒信号的下降沿的情况下，得到所述输入输出通信接口的通电状态为掉电状态，并根据所述掉电状态产生读控制信号，及将所述读控制信号发送至所述非易失触发器，以使得所述非易失触发器进行读数据操作，从而实现数据的备份。

可选地，所述控制器包括：

时序单元及与所述时序单元连接的有限状态机；

所述时序单元，用于产生读写控制信号的时序逻辑；

所述有限状态机，用于根据所述休眠唤醒信号和所述时序逻辑产生相应的读写控制信号。

可选地，所述非易失触发器包括：

触发器、第一开关装置、第二开关装置以及非易失存储单元；

其中，所述触发器通过所述第一开关装置和所述第二开关装置与所述非易失存储单元连接。

可选地，在所述非易失触发器接收到读控制信号的情况下，所述第一开关装置和所述第二开关装置导通，所述非易失存储器读取所述触发器中的数据；

在所述非易失触发器接收到写控制信号的情况下，所述第一开关装置和所述第二开关装置导通，将所述非易失存储器中存储的数据写入所述触发器中。

可选地，所述非易失的输入输出通信接口还包括：

电源装置，与所述电压监测单元、所述控制器以及所述非易失触发器连接，用于为所述电压监测单元、所述控制器以及所述非易失触发器提供电源。

可选地，所述电源装置包括缓存电容。

相应地，本发明还提供一种基于非易失的输入输出接口的数据备份方法。所述方法包括：

采用触发器到非易失存储单元的位到位的全并行策略实现数据备份；或

将M个触发器组合成N组触发器阵列，并通过N位多路选择器将所述N组触发器阵列连接到M×N的非易失存储器阵列，从而实现数据组到组的部分并行备份，

其中，M和N均表示常数。

相应地，本发明还提供一种基于非易失的输入输出接口的数据恢复方法。所述方法包括：

采用触发器到非易失存储单元的位到位的全并行策略实现数据恢复；或

将M个触发器组合成N组触发器阵列，并通过N位多路选择器将所述N组触发器阵列连接到M×N的非易失存储器阵列，从而实现数据组到组的部分并行恢复，

其中，M和N均表示常数。

由上述技术方案可知，电压监测单元监测输入输出通信接口的供电电压，并根据供电电压与预设的电压阈值的比较结果输出相应的休眠唤醒信号，然后，控制器根据休眠唤醒信号获取输入输出通信接口的通电状态，并根据通电状态产生读写控制信号，及将读写控制信号发送至非易失触发器，以使得非易失触发器进行读写数据，从而实现数据的备份或恢复，避免了现有技术中通过输入输出总线来回搬移数据的操作，从而大大降低自供能系统中输入输出通信接口的数据备份和恢复的时间开销和能量开销。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。

图1是本发明一实施例提供的非易失输入输出通信接口与现有的易失输入输出接口的对比示意图；

图2是本发明一实施例提供的非易失输入输出通信接口的工作方式与现有的易失输入输出接口的工作方式的对比示意图；

图3是本发明一实施例提供的非易失输入输出通信接口与现有的易失输入输出接口分别对不同传感器的时间开销的对比示意图；

图4是本发明一实施例提供的非易失输入输出通信接口与现有的易失输入输出接口分别对不同传感器的能量开销的对比示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中自供能系统的输入输出总线上挂接的从器件数据备份和恢复需要在处理器和片外非易失存储器的参与下，通过输入输出通信接口执行数据读出和写入过程，该过程会引入较大的时间开销和功耗开销。此外，同一时刻最多有一个设备占据输入输出总线，自供能系统总的备份和恢复时间随器件数目增加而线性增大。因此，本发明提供一种非易失的输入输出接口。该接口是基于对现有的输入输出接口内部需要进行掉电备份的存储单元进行非易失化，使得器件掉电时重要数据能够在本地进行备份和恢复，从而避免了传统数据全局备份方案中数据通过输入输出总线来回搬移的操作，自供能系统总的备份和恢复的时间开销和能量开销大大降低。

本发明提供的非易失的输入输出接口的设计，包括以下几个步骤：

首先，根据不同器件输入输出接口的具体电路结构，抽象出通用输入输出接口内部的数据存储模型。

其次，将输入输出接口内部重要的初始化信息易失存储单元使用非易失触发器进行替换。

再次，设计对应的电压监测单元，以产生对应的休眠唤醒信号。

最后，设计非易失触发器的控制器，以控制非易失触发器的数据读写过程。

具体地，本发明提供的非易失的输入输出接口包括：电压监测单元、与所述电压监测单元连接的控制器以及与所述控制器连接的非易失触发器；所述电压监测单元，用于监测所述输入输出通信接口的供电电压，并根据所述供电电压与预设的电压阈值的比较结果输出相应的休眠唤醒信号；所述控制器，用于根据所述休眠唤醒信号获取所述输入输出通信接口的通电状态，并根据所述通电状态产生读写控制信号，及将所述读写控制信号发送至所述非易失触发器，以使得所述非易失触发器进行读写数据，从而实现数据的备份或恢复。

其中，所述电压监测单元，具体用于：在所述供电电压小于或等于所述预设的电压阈值的情况下，将所述休眠唤醒信号设置为低电平；在所述供电电压大于所述预设的电压阈值的情况下，将所述休眠唤醒信号设置为高电平。

其中，所述控制器，具体用于：在检测到所述休眠唤醒信号的上升沿的情况下，得到所述输入输出通信接口的通电状态为上电状态，并根据所述上电状态产生写控制信号，及将所述写控制信号发送至所述非易失触发器，以使得所述非易失触发器进行写数据操作，从而实现数据的恢复；在检测到所述休眠唤醒信号的下降沿的情况下，得到所述输入输出通信接口的通电状态为掉电状态，并根据所述掉电状态产生读控制信号，及将所述读控制信号发送至所述非易失触发器，以使得所述非易失触发器进行读数据操作，从而实现数据的备份。

更为具体地，所述控制器包括：时序单元及与所述时序单元连接的有限状态机；所述时序单元，用于产生读写控制信号的时序逻辑；所述有限状态机，用于根据所述休眠唤醒信号和所述时序逻辑产生相应的读写控制信号。

更为具体地，所述非易失触发器包括：触发器、第一开关装置、第二开关装置以及非易失存储单元；其中，所述触发器通过所述第一开关装置和所述第二开关装置与所述非易失存储单元连接。

其中，在所述非易失触发器接收到读控制信号的情况下，所述第一开关装置和所述第二开关装置导通，所述非易失存储器读取所述触发器中的数据；在所述非易失触发器接收到写控制信号的情况下，所述第一开关装置和所述第二开关装置导通，将所述非易失存储器中存储的数据写入所述触发器中。

优选地，所述非易失的输入输出通信接口还包括：电源装置，与所述电压监测单元、所述控制器以及所述非易失触发器连接，用于为所述电压监测单元、所述控制器以及所述非易失触发器提供电源。

在具体的实施方式中，所述电源装置包括缓存电容。在非易失的输入输出通信接口处于上电状态的情况下，缓存电容处于充电状态，积蓄电能。在非易失的输入输出通信接口处于掉电的情况下，缓存电容处于放电状态，释放电能。

图1是本发明一实施例提供的非易失输入输出通信接口与现有的易失输入输出接口的对比示意图。如图1所示，在现有的易失输入输出接口中，一些重要的初始化信息使用易失的寄存器存储，这些寄存器一般使用D触发器实现。当易失的输入输出接口发生掉电时，寄存器中的数据就会丢失。因此，需要额外的非易失存储芯片用于集中存储所有器件输入输出接口的初始化信息。通过对输入输出接口进行非易失化可以避免该过程。本申请的申请人使用非易失触发器(Non-volatile flip-flop，NVFF)替换现有的D触发器，实现电路如图1所示。NVFF采用主从两级D触发器实现，其中，从级触发器与非易失存储单元(Non-volatile memory，NVM)通过M1和M2两个CMOS开关相连，RW、PL、PCH信号用于控制NVM数据的读写，CG为时钟门控信号，控制D触发器和NVM的时钟输入。掉电时，在控制信号的控制下，M1和M2导通，D触发器同时被CG信号门控，然后其中的数据被写入相应的NVM进行备份，上电时，NVM中的数据读出到对应的D触发器进行恢复。

为了实现对非易失的输入输出接口的备份和恢复过程的控制，对应的控制电路(包括电压监测单元、非易失触发器控制单元)也被提出，如图1所示，主要包括缓存电容、电压监测单元和非易失触发器控制器(flip-flop controller，FFC)三部分。缓存电容存储用于数据备份和恢复的能量。电压监测单元用于实时监测输入输出接口的供电电压，当电压低于某一阈值时，输出的休眠唤醒信号W/S被置0，反之，高于某一阈值则W/S被置为1。非易失触发器控制单元FFC用于产生NVFF的读写控制信号。通过检测W/S信号的上升沿和下降沿，FFC可获知系统即将进入备份状态(掉电状态)或是恢复状态(上电状态)。FFC内部的有限状态机产生对应的控制信号(RW、PL、PCH、CG)输出。控制信号的时序逻辑由FFC内部的时序单元产生。

其中，本发明提供的非易失的输入输出通信接口面向自供能系统的无线传感器节点，适用于主器件和从器件的输入输出通信接口。

在本实施例中，电压监测单元监测输入输出通信接口的供电电压，并根据供电电压与预设的电压阈值的比较结果输出相应的休眠唤醒信号，然后，控制器根据休眠唤醒信号获取输入输出通信接口的通电状态，并根据通电状态产生读写控制信号，及将读写控制信号发送至非易失触发器，以使得非易失触发器进行读写数据，从而实现数据的备份或恢复，避免了现有技术中通过输入输出总线来回搬移数据的操作，从而大大降低自供能系统中输入输出通信接口的数据备份和恢复的时间开销和能量开销。

相应地，本发明还提供一种基于非易失的输入输出接口的数据备份方法。所述方法包括：采用触发器到非易失存储单元的位到位的全并行策略实现数据备份；或将M个触发器组合成N组触发器阵列，并通过N位多路选择器将所述N组触发器阵列连接到M×N的非易失存储器阵列，从而实现数据组到组的部分并行备份，其中，M和N均表示常数。

在具体的实施方式中，需要用于下次上电时输入输出接口初始化的数据，存储于非易失输入输出接口的非易失寄存器中，实现数据的本地备份。本地数据备份时，可以采用触发器到非易失存储单元的位到位的全并行策略，或者将触发器组合成阵列备份到非易失存储单元阵列的组到组的部分并行本地备份策略。

相应地。本发明还提供一种基于非易失的输入输出接口的数据恢复方法。所述方法包括：采用触发器到非易失存储单元的位到位的全并行策略实现数据恢复；或将M个触发器组合成N组触发器阵列，并通过N位多路选择器将所述N组触发器阵列连接到M×N的非易失存储器阵列，从而实现数据组到组的部分并行恢复，其中，M和N均表示常数。

在具体的实施方式中，需要系统上电时输入输出接口初始化的数据，存储于非易失的输入输出接口的非易失寄存器中，实现数据的本地恢复。在本地数据恢复时，可以采用触发器到非易失存储单元的位到位的全并行策略，或者将触发器组合成阵列备份到非易失存储单元阵列的组到组的部分并行本地恢复策略。

其中，本发明提出的基于非易失的输入输出接口的本地数据恢复和备份的方法，包括两个主要方面：数据备份网络拓扑结构和非易失的输入输出接口。使用全并行本地数据备份，可以实现单时钟周期内数据的备份和恢复，大大提升系统掉电和上电的响应速度。

图2是本发明一实施例提供的非易失输入输出通信接口的工作方式与现有的易失输入输出接口的工作方式的对比示意图。如图2所示，非易失的输入输出接口在自供能系统的数据备份和恢复时的工作流程与现有的易失输入输出接口大为不同。对于现有的易失输入输出接口，掉电时，CPU首先通过输入输出总线从每个从器件中读取初始化寄存器中的数据，然后再通过输入输出总线写入一个独立的片外非易失存储单元中，一般为Flash。上电时，CPU首先通过总线从非易失存储单元中读取数据，然后通过总线依次对每个器件进行初始化。数据的备份和恢复都有CPU的全程参与，并且都需要通过串行总线进行数据的传输，所需的时间开销和功耗开销由以下公式进行计算：

备份时间：

备份能量：

恢复时间：

恢复能量：

其中，传感器总数为N，传感器i的初始化数据量为n_i，T_{i_r}、E_{i_r}、T_{i_w}和E_{i_w}分别表示传感器i中单位初始化数据的读时间、读取传感器i中单位初始化数据的所需能量、将单位初始化数据写入传感器i中的写入时间以及将单位初始化数据写入传感器i中所需的能量。T_IO和E_IO分别表示单位初始化数据在输入输出总线上的传输时间和所需能量，T_{NVM_r}、E_{NVM_r}、T_{NVM_w}和E_{NVM_w}分别表示片外非易失存储器在传感器中读取单位初始化数据所需的时间、片外非易失存储器在传感器中读取单位初始化数据所需的能量、片外非易失存储器将单位初始化数据写入传感器的时间以及片外非易失存储器将单位初始化数据写入传感器所需的能量，P_NVP表示非易失处理器工作的平均功率。

然而，对于非易失的输入输出接口，所有器件在掉电时同时进行本地备份，数据直接写入本地片内的NVFF中，上电时，同时进行数据恢复，数据从本地NVFF中读回寄存器的触发器中。整个过程不需要CPU和输入输出总线的参与，不同器件的备份和恢复可全并行或部分并行执行，并且同一个器件内部的所有NVFF也可以同时并行或部分并行读写。采用全并行备份/恢复策略时，每个寄存器的D触发器都与一个1-bit的非易失存储单元相连，实现位到位的全并行本地备份/恢复。采用部分并行备份/恢复策略时，可将M个D触发器组成N组触发器阵列，N组触发器阵列通过一个N位多路选择器Mux连接到一个M×N-bit的非易失存储阵列，每组触发器阵列可并行读写非易失存储阵列，实现组到组的部分并行本地备份/恢复。

因此，数据的备份和恢复时间分别为单个(采用全并行策略)或N个(采用部分并行策略)NVFF的写时间和读时间。备份能耗为：

恢复能耗为：

其中，E_{NVFF_w}和E_{NVFF_y}分别表示非易失触发器将单位初始化数据写入传感器所需的能量和非易失触发器在传感器中读取单位初始化数据所需的能量。

图3是本发明一实施例提供的非易失输入输出通信接口与现有的易失输入输出接口分别对不同传感器的时间开销的对比示意图。图4是本发明一实施例提供的非易失输入输出通信接口与现有的易失输入输出接口分别对不同传感器的能量开销的对比示意图。对于不同的器件，考察其在掉电和上电时的备份/恢复的时间开销和能量开销，结果如图3和图4所示。

在本实施例中，提出了一种实现通信接口快速备份和恢复的非易失输入输出电路结构设计。该方案主要包括非易失输入输出接口的实现和本地备份恢复拓扑结构及工作流程的实现。该方案提出了用NVFF对输入输出接口中的初始化数据寄存器进行替代的非易失化设计方法，并提出相应的电压监测电路及NVFF控制电路实现方法，支持对所有器件全并行或部分并行地进行本地备份和恢复。该方案还给出了具体的备份和恢复的时间开销和功耗开销的计算方法。实验结果表明该方案能够比现有集中式串行方法实现时间的功耗高达17倍和25倍地降低。

以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种非易失的输入输出通信接口，其特征在于，所述非易失的输入输出通信接口包括：

电压监测单元、与所述电压监测单元连接的控制器以及与所述控制器连接的非易失触发器；

所述电压监测单元，用于监测所述输入输出通信接口的供电电压，并根据所述供电电压与预设的电压阈值的比较结果输出相应的休眠唤醒信号；

所述控制器，用于根据所述休眠唤醒信号获取所述输入输出通信接口的通电状态，并根据所述通电状态产生读写控制信号，及将所述读写控制信号发送至所述非易失触发器，以使得所述非易失触发器进行读写数据，从而实现数据的备份或恢复。

2.根据权利要求1所述的非易失的输入输出接口，其特征在于，所述电压监测单元，具体用于：

在所述供电电压小于或等于所述预设的电压阈值的情况下，将所述休眠唤醒信号设置为低电平；

在所述供电电压大于所述预设的电压阈值的情况下，将所述休眠唤醒信号设置为高电平。

3.根据权利要求1所述的非易失的输入输出接口，其特征在于，所述控制器，具体用于：

在检测到所述休眠唤醒信号的上升沿的情况下，得到所述输入输出通信接口的通电状态为上电状态，并根据所述上电状态产生写控制信号，及将所述写控制信号发送至所述非易失触发器，以使得所述非易失触发器进行写数据操作，从而实现数据的恢复；

在检测到所述休眠唤醒信号的下降沿的情况下，得到所述输入输出通信接口的通电状态为掉电状态，并根据所述掉电状态产生读控制信号，及将所述读控制信号发送至所述非易失触发器，以使得所述非易失触发器进行读数据操作，从而实现数据的备份。

4.根据权利要求1所述的非易失的输入输出接口，其特征在于，所述控制器包括：

时序单元及与所述时序单元连接的有限状态机；

所述时序单元，用于产生读写控制信号的时序逻辑；

所述有限状态机，用于根据所述休眠唤醒信号和所述时序逻辑产生相应的读写控制信号。

5.根据权利要求1所述的非易失的输入输出接口，其特征在于，所述非易失触发器包括：

触发器、第一开关装置、第二开关装置以及非易失存储单元；

其中，所述触发器通过所述第一开关装置和所述第二开关装置与所述非易失存储单元连接。

6.根据权利要求5所述的非易失的输入输出接口，其特征在于，

在所述非易失触发器接收到读控制信号的情况下，所述第一开关装置和所述第二开关装置导通，所述非易失存储器读取所述触发器中的数据；

在所述非易失触发器接收到写控制信号的情况下，所述第一开关装置和所述第二开关装置导通，将所述非易失存储器中存储的数据写入所述触发器中。

7.根据权利要求1所述的非易失的输入输出接口，其特征在于，所述非易失的输入输出通信接口还包括：

电源装置，与所述电压监测单元、所述控制器以及所述非易失触发器连接，用于为所述电压监测单元、所述控制器以及所述非易失触发器提供电源。

8.根据权利要求7所述的非易失的输入输出接口，其特征在于，所述电源装置包括缓存电容。

9.一种基于权利要求1-8中任意一项权利要求所述的非易失的输入输出接口的数据备份方法，其特征在于，所述方法包括：

采用触发器到非易失存储单元的位到位的全并行策略实现数据备份；或

将M个触发器组合成N组触发器阵列，并通过N位多路选择器将所述N组触发器阵列连接到M×N的非易失存储器阵列，从而实现数据组到组的部分并行备份，

其中，M和N均表示常数。

10.一种基于权利要求1-8中任意一项权利要求所述的非易失的输入输出接口的数据恢复方法，其特征在于，所述方法包括：

采用触发器到非易失存储单元的位到位的全并行策略实现数据恢复；或

将M个触发器组合成N组触发器阵列，并通过N位多路选择器将所述N组触发器阵列连接到M×N的非易失存储器阵列，从而实现数据组到组的部分并行恢复，

其中，M和N均表示常数。