CN106383466B - 阈值可调的安全信号采集装置及方法 - Google Patents

Abstract

本发明涉及一种阈值可调的安全信号采集装置及方法，包括电压转换电路、AD转换电路、CPU、FPGA和DA转换电路，所述的电压转换电路通过AD转换电路与CPU连接，所述的CPU与FPGA连接，所述的FPGA通过DA转换电路与电压转换电路连接；所述的电压转换电路将外部输入的电压信号转换成需要的电压信号后通过AD转换电路发送给CPU，所述的CPU对AD转换电路输出的数字量转换后发送给上位机，所述的FPGA根据CPU的控制指令在指定时刻通过DA转换电路发送测试数据给电压转换电路。与现有技术相比，本发明具有可兼容不同输入电压范围，可集成入不同的应用系统结构，缩减采集板卡种类，提高可复用性等优点。

Description

阈值可调的安全信号采集装置及方法

技术领域

本发明涉及安全信号采集技术，尤其是涉及一种阈值可调的安全信号采集装置及方法。

背景技术

随着高速铁路、城轨、有轨等轨道交通方式的不断发展，相应的信号控制设备也有了长足进步。目前信号类设备的种类繁多，结构不一，车载轨旁使用场景虽然各有不同，但功能却往往较为相似，一般信号设备需实时监控多组安全信号量，而由于负载不同，这些信号量的电平标准也不尽相同，信号设备研发人员需根据需求定制不同的硬件板卡，分别生产及维护，给生产管理及现场维护带来了很多不便，也提高了信号商运营的成本，信号采集板卡阈值不可调是这种现状的主要原因。

安全信号采集硬件由于设计限制，一般不具备错误检测功能，无法得知硬件电路是否出现故障，而在出现故障的情况下，电路很可能会将错误的信息送给系统，无法正确识别出车辆当前状态，进而降低系统可用性，甚至影响行车安全。

现有安全采集电路有很大一部分依靠模拟分离元器件搭建而成，分立元器件抗干扰能力强，结构简单，但由于器件参数漂移，往往形成较大的采集模糊区段，在模糊区段内，被采集信号是无法被可靠识别的，对应用场合造成了极大限制，提高了被监测对象的性能要求。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种阈值可调的安全信号采集装置及方法。

本发明的目的可以通过以下技术方案来实现：

一种阈值可调的安全信号采集装置，包括电压转换电路、AD转换电路、CPU、FPGA和DA转换电路，所述的电压转换电路通过AD转换电路与CPU连接，所述的CPU与FPGA连接，所述的FPGA通过DA转换电路与电压转换电路连接；

所述的电压转换电路将外部输入的电压信号转换成需要的电压信号后通过AD转换电路发送给CPU，所述的CPU对AD转换电路输出的数字量转换后发送给上位机，所述的FPGA根据CPU的控制指令在指定时刻通过DA转换电路发送测试数据给电压转换电路。

所述的电压转换电路包括变压器T1、电阻R1、MOS管Q1和电阻R2；

所述的变压器T1的原边一端与外部输入电压的正极连接，原边另一端通过电阻R1与MOS管Q1的漏极连接，所述的MOS管Q1的源极与外部输入电压的负极连接，所述的电阻R2两端与变压器T1的副边连接。

所述的电阻R1的阻值为电阻R2的10至20倍。

所述的CPU通过SPI总线与AD转换电路连接。

所述的CPU采用双CPU。

该装置需要进行安全测试，用于保证在检测到故障时进行安全处理和报警，其中包括CPU、AD转换电路、电压转换电路均需要测试；

测试链路为：CPU→FPGA→DA转换电路→电压转换电路→AD转换电路→CPU；CPU最终获得了测试数据，并根据返回的测试数据判断是否所有电路工作正常。

所述的CPU测试包括RAM测试、寄存器测试、时钟测试、CPU内核的解码功能测试、CPU内核的地址寻址功能测试、CPU的全指令集测试和CPU的代码存储器的有效性测试。

所述的AD转换电路和电压转换电路合并一起测试，测试过程具体为：

接收测试链路发来的测试点电压，AD转换电路转换成指定的数字量，转换后的数字量代表了这个电路的有效性，只有该电路能够正常的输出数据给CPU，电路才被认为是有效地，整个电路才能够正常工作。

一种阈值可调的安全信号采集装置的方法，包括以下步骤：

1)CPU通过AD转换电路与电压转换电路连接，通过电压转换电路负责采集输入的电压值；

2)CPU对采集到的电压值与设置好的阀值进行比较，获得电路的输入状态；

3)CPU根据输入状态转化出安全的冗余码字，该冗余码字代表了电路的输入状态；

4)双CPU交互自己的冗余码字，并进行安全比较获得安全数值；

5)CPU最终获得电路的安全输入状态，并通过安全通信发给上位机。

与现有技术相比，本发明具有以下优点：

1、利用归一化的设计理念，为安全信号采集提供统一的安全设计方法，可兼容不同输入电压范围，可集成入不同的应用系统结构，缩减采集板卡种类，提高可复用性，从而降低研发生产维护的难度；

2、引入动态检测技术和二取二安全结构，可实时检出板卡故障状态，避免因硬件故障导致的错误采集输出，有效提高了安全信号采集的可靠性和安全性；

3、针对采集模糊区段问题，本设计利用先进的高精度模拟采集技术，实现了滞环采集功能，消除了模糊区段的影响，在被测信号发生波动时，能有效抑制该波动对采集结果带来的影响。

附图说明

图1为本发明的结构示意图；

图2为本发明电压转换电路具体电路图；

图3为本发明电压转换电路功能简化图；

图4为本发明采集链路示意图；

图5为本发明测试链路示意图；

图6为本发明的流程图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例

如图1所示，一种阈值可调的安全信号采集装置，包括电压转换电路1、AD转换电路2、CPU3、FPGA4和DA转换电路5，所述的电压转换电路1通过AD转换电路2与CPU3连接，所述的CPU3与FPGA4连接，所述的FPGA4通过DA转换电路5与电压转换电路1连接；

所述的电压转换电路1将外部输入的电压信号转换成需要的电压信号后通过AD转换电路2发送给CPU3，所述的CPU3对AD转换电路输出的数字量转换后发送给上位机，所述的FPGA4根据CPU3的控制指令在指定时刻通过DA转换电路5发送测试数据给电压转换电路1。

如图2所示，所述的电压转换电路Input Circuit包括变压器T1、电阻R1、MOS管Q1和电阻R2；所述的变压器T1的原边一端与外部输入电压的正极连接，原边另一端通过电阻R1与MOS管Q1的漏极连接，所述的MOS管Q1的源极与外部输入电压的负极连接，所述的电阻R2两端与变压器T1的副边连接。

图2中变压器T1的采用磁导率很高的磁性材料做变压器的心子，而在保持匝数比n:1不变的情况下，增加线圈的匝数，并尽量紧密耦合，使耦合因数接近于1，同时使变压器两侧线圈的自感和互感很大，这样变压器T1可以近似获得理想变压器的特性。

对于理想变压器，有以下特性：

图2中，MOS管Q1的栅源电压为U sin(wt)，显然当U sin(wt)大于MOS管的阈值电压V_th时，MOS管导通；当Usin(wt)小于MOS管的阈值电压V_th时，MOS管截止。采集电压Us与Q1结合在一起可以得到交流电压u_s，而交流电压u_s的峰值即为采集电压Us，这样功能示意图可以简化为图3。

显然u_s是一个周期信号，而我们知道周期信号可以由一系列谐波分量叠加而成，因此在图3中，可以对u_s按照正弦谐波进行分析。

图3中变压器T1右侧的等效输入电阻为：

因此

在电路设计时，选取R1的阻值远大于n²R₂，所以有

如图1所示，采集功能的实现主要依赖几个关键部分:CPU、A/D、Input Circuit(模拟接口)、D/A和FPGA。各部分负责的功能如下。

1.CPU：负责整体功能实现，对A/D输出数字量进行判断后发送给上位机。

2.A/D：负责模拟量到数字量的转换功能，把从输入电路接收到的电压值转换成数字量，送给CPU使用。

3.Input Circuit：将外部输入的直流电压通过变压器转换成小电压直流供A/D使用。

4.D/A：数字量模拟量转换器，根据FPGA发过来的数字量转换成模拟量送给Inputcircuit，目的是测试Input circuit。

5.FPGA：根据CPU的控制命令，在指定时刻发送数字量给D/A，对Input circuit进行测试。

采集链路主要包含CPU、A/D和Input circuit(图4)，外部输入首先进入Inputcircuit处理，转变成一个较小的电压值，这个电压值被A/D转换成能够被CPU识别的数字量，CPU把数字量转换成系统需要的数据进行传输。

为了保证采集功能的安全，所有采集链路需要进行安全测试，来保证在检测到故障时进行安全处理和报警。为了保证安全，CPU、A/D和Input circuit都需要进行测试。为了不影响电路的正常功能，测试应在不进行采集的空闲时间进行，也就是需要进行工作时，整条采集链路(Input circuit→A/D→CPU)进行采集工作，如图5所示。当板卡进行测试时，测试链路如下(CPU→FPGA→D/A→Input circuit→A/D→CPU),CPU最终获得了测试数据，并根据返回的测试数据判断是否所有电路工作正常，不存在故障的器件。

由于测试结果是可预知的，所以CPU完全能够根据接收到的测试数据来判断是否电路存在故障，当接收到的测试数据不符合预期时，立即报警并进行安全处理。

为了确保板卡的采集功能能够达到SIL4级安全要求，对整个采集链路的检测覆盖率要求如下：①CPU的检测覆盖率需要达到90％；②A/D的检测覆盖率需要达到99％；③Input circuit的检测覆盖率需要达到99％。

对于不同器件的检测方式存在不同，下面对几个关键器件的检测进行描述。

CPU的检测，CPU一般被定义为复杂器件，所以检测覆盖率很难达到99％，基于此情况下，对CPU的检测覆盖率定义为90％，对CPU的检测项目为RAM测试、寄存器测试、时钟测试、CPU内核的解码功能测试、CPU内核的地址寻址功能测试、CPU的全指令集测试和CPU的代码存储器的有效性测试。

对于A/D的测试和Input circuit的测试可以合并到一起，测试方式为接收测试链路发来的测试点电压，然后转换成指定的数字量，这个转换后的数字量代表了这个电路的有效性，只有这个电路能够正常的输出数据给CPU，电路才被认为是有效地，整个电路才能够正常工作。为了保证对采集链路检测的有效性，FPGA会每隔1mS发出一个测试电压，直到所有测试点位测试完成。测试点位分布情况为：D/A器件最小2个LSB逐步递增，从D/A器件的最小值开始，直到覆盖D/A的最大量程。

根据可靠性分析工具计算(RAMCOMMAND)，采集电路的危险侧概率THR<10-11，满足SIL4级安全要求。

Input Circuit实施举例如下

参数设置为：

匝数比n＝0.5

R₁＝1.1KΩ

R₂＝100Ω

此时，可以得到

当Input Circuit用于110V采集时：

采集端口的状态由截止态转换到导通态的阈值设定为69V，对应u₂的峰值为3.13V；

采集端口的状态由导通态转换到截止态的阈值设定为46V，对应u₂的峰值为2.09V；

当Input Circuit用于96V采集时：

采集端口的状态由截止态转换到导通态的阈值设定为60V，对应u₂的峰值为2.73V；

采集端口的状态由导通态转换到截止态的阈值设定为40V，对应u₂的峰值为1.82V；

当Input Circuit用于72V采集时：

采集端口的状态由截止态转换到导通态的阈值设定为45V，对应u₂的峰值为2.05V；

采集端口的状态由导通态转换到截止态的阈值设定为30V，对应u₂的峰值为1.36V；

当Input Circuit用于48V采集时：

采集端口的状态由截止态转换到导通态的阈值设定为30V，对应u₂的峰值为1.36V；

采集端口的状态由导通态转换到截止态的阈值设定为20V，对应u₂的峰值为0.91V；

当Input Circuit用于36V采集时：

采集端口的状态由截止态转换到导通态的阈值设定为22.5V，对应u₂的峰值为1.02V；

采集端口的状态由导通态转换到截止态的阈值设定为15V，对应u₂的峰值为0.68V；

当Input Circuit用于24V采集时：

采集端口的状态由截止态转换到导通态的阈值设定为15V，对应u₂的峰值为0.68V；

采集端口的状态由导通态转换到截止态的阈值设定为10V，对应u₂的峰值为0.45V；

因此当Input Circuit用于不同的采集端口电压时，不需要对Input Circuit硬件电路进行任何更改，只需要通过CPU对不同的u₂峰值进行判断即可

CPU通过AD对电压的值进行采集，把采集的值转化为输入状态，根据转化好的输入状态获得一个表示输入状态的冗余码字。为了安全，板卡需要双CPU对输入状态进行采集，获得冗余码字后，双CPU交互采集到的结果，最终获得安全的采集状态。完成采集后，CPU通过安全通信链路把输入状态传递给系统。

图6采集软件流程图

CPU通过SPI总线与AD芯片接口，AD芯片负责采集输入的电压值；

CPU对采集到的电压值与设置好的阀值进行比较，获得电路的输入状态；

CPU根据输入状态转化出安全的冗余码字，这个冗余码字代表了电路的输入状态；

双CPU交互自己的冗余码字，并进行安全的比较获得安全数值；

CPU最终获得电路的安全输入状态；

CPU把最终状态通过安全通信发给上位机；

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种阈值可调的安全信号采集装置，其特征在于，包括电压转换电路、AD转换电路、CPU、FPGA和DA转换电路，所述的电压转换电路通过AD转换电路与CPU连接，所述的CPU与FPGA连接，所述的FPGA通过DA转换电路与电压转换电路连接；

所述的电压转换电路将外部输入的电压信号转换成需要的电压信号后通过AD转换电路发送给CPU，所述的CPU对AD转换电路输出的数字量转换后发送给上位机，所述的FPGA根据CPU的控制指令在指定时刻通过DA转换电路发送测试数据给电压转换电路；

所述的电压转换电路包括变压器T1、电阻R1、MOS管Q1和电阻R2；

所述的变压器T1的原边一端与外部输入电压的正极连接，原边另一端通过电阻R1与MOS管Q1的漏极连接，所述的MOS管Q1的源极与外部输入电压的负极连接，所述的电阻R2两端与变压器T1的副边连接；

变压器T1的采用磁导率很高的磁性材料做变压器的心子，而在保持匝数比n:1不变的情况下，增加线圈的匝数，并紧密耦合，使耦合因数接近于1，同时使变压器两侧线圈的自感和互感很大，这样变压器T1近似获得理想变压器的特性；

对于理想变压器，有以下特性：

MOS管Q1的栅源电压为Usin(wt)，当U sin(wt)大于MOS管的阈值电压V_th时，MOS管导通；当U sin(wt)小于MOS管的阈值电压V_th时，MOS管截止；采集电压Us与Q1结合在一起得到交流电压u_s，而交流电压u_s的峰值即为采集电压Us；

显然u_s是一个周期信号，周期信号由一系列谐波分量叠加而成，对u_s按照正弦谐波进行分析；

变压器T1右侧的等效输入电阻为：

因此

在电路设计时，选取R1的阻值远大于n²R₂，所以有

该装置需要进行安全测试，用于保证在检测到故障时进行安全处理和报警，其中包括CPU、AD转换电路、电压转换电路均需要测试；

测试链路为：CPU→FPGA→DA转换电路→电压转换电路→AD转换电路→CPU；CPU最终获得了测试数据，并根据返回的测试数据判断是否所有电路工作正常。

2.根据权利要求1所述的一种阈值可调的安全信号采集装置，其特征在于，所述的电阻R1的阻值为电阻R2的10至20倍。

3.根据权利要求1所述的一种阈值可调的安全信号采集装置，其特征在于，所述的CPU通过SPI总线与AD转换电路连接。

4.根据权利要求1所述的一种阈值可调的安全信号采集装置，其特征在于，所述的CPU采用双CPU。

5.根据权利要求1所述的一种阈值可调的安全信号采集装置，其特征在于，所述的CPU测试包括RAM测试、寄存器测试、时钟测试、CPU内核的解码功能测试、CPU内核的地址寻址功能测试、CPU的全指令集测试和CPU的代码存储器的有效性测试。

6.根据权利要求1所述的一种阈值可调的安全信号采集装置，其特征在于，所述的AD转换电路和电压转换电路合并一起测试，测试过程具体为：

接收测试链路发来的测试点电压，AD转换电路转换成指定的数字量，转换后的数字量代表了这个电路的有效性，只有该电路能够正常的输出数据给CPU，电路才被认为是有效地，整个电路才能够正常工作。

7.一种采用权利要求1所述的阈值可调的安全信号采集装置的方法，其特征在于，包括以下步骤：

1)CPU通过AD转换电路与电压转换电路连接，通过电压转换电路负责采集输入的电压值；

2)CPU对采集到的电压值与设置好的阀值进行比较，获得电路的输入状态；

3)CPU根据输入状态转化出安全的冗余码字，该冗余码字代表了电路的输入状态；

4)双CPU交互自己的冗余码字，并进行安全比较获得安全数值；

5)CPU最终获得电路的安全输入状态，并通过安全通信发给上位机。