CN106383264A - 抗干扰高精度过零检测方法 - Google Patents

Abstract

本发明公开了一种抗干扰高精度过零检测方法，可编程逻辑器件FPGA/CPLD检测到第一光耦开关电路输出的方波信号S₃的下降沿，开始计数，计数到交流信号的前一周波计数值的一半时，通过I/O输出窄脉冲信号，记为S₅，即为交流信号在当前周波的过零点，检测到第二光耦开关电路输出的方波信号S₄的下降沿，停止计数，计数值作为交流信号在当前周波的计数值。本发明对所检测交流信号幅值波动不敏感，能将基波交流信号的过零点锁定在方波信号S₃下降沿与方波信号S₄下降沿之间的中点时刻，再在可编程逻辑器件FPGA/CPLD中通过简单的程序处理就能够精确的判断基波交流信号的过零点，具有抗干扰性强、适用性强、精度高的优点。

Description

抗干扰高精度过零检测方法

技术领域

本发明涉及一种检测方法，特别是一种抗干扰高精度过零检测方法。

背景技术

随着非线性负荷的广泛应用，高次谐波同高频毛刺、串扰噪声一样成为电网中不可忽视的干扰因素，使得交流信号在过零点易发生抖动，导致过零检测时出现多过零现象和实际基波零点与提取的零点误差比较大，致使无功补偿装置在过零点处开关投入时涌流较大，切除时易生燃弧，降低了无功补偿装置的寿命。

为解决上述问题，现有过零检测装置主要有：1)利用交流信号在过零点处光耦器件截止的特性实现过零检测，但光耦器件的截止点并不严格对应于交流信号的过零点，检测脉冲宽度也受交流信号幅值波动的影响，适应性差，同时难以克服过零点受高次谐波、高频毛刺、串扰噪声的干扰，使得检测误差大、过零不精确。2)使用滞环比较器避开过零点的干扰，但会引入比较大的相位误差，同样在谐波畸变率较大的场合难以准确检测过零点。3)使用DSP等微处理器对交流信号采样，引入数字锁相算法进行滤波，提取过零点，但计算复杂，硬件成本较高。

发明内容

本发明所要解决的技术问题是提供一种抗干扰高精度过零检测方法，具有抗干扰强、适应性强、精度高的特点，适用于过零无功补偿。

为解决上述技术问题，本发明所采用的技术方案是：

一种抗干扰高精度过零检测方法，其特征在于包含以下步骤：

步骤一：电压互感器或者电流互感器转变的低电压模拟交流信号，记为S₀，输入到所述交流信号限制电路的输入端；

步骤二：交流信号限制电路将电压互感器或者电流互感器转变的低电压模拟交流信号限制在第一滞环比较器和第二滞环比较器的可输入范围内；

步骤三：参考电压电路为第一滞环比较器提供参考电压U_ref， 其中R₂＝R₅＝R′，R₃＝R₄＝R₇＝R₈＝R，U_DZ双向稳压管D1的稳压值.；

步骤四：第一滞环比较器将交流信号限制电路输出的低压交流模拟信号与阈值电压U_T1，U_T2比较转换成方波信号，记为S₁，其中R₁₀＝R′，R₉＝R，U_DZ双向稳压管D₂的稳压值；

步骤五：第二滞环比较器将交流信号限制电路输出的低压模拟信号与阈值电压U′_T1，U′_T2比较转换成方波信号，记为S₂， 其中R₁₄＝R′，R₁₃＝R，U_DZ双 向稳压管D₄的稳压电压；

步骤六：第一电压跟随器隔离第一光耦开关电路对第一滞环比较器输出电压的影响；

步骤七：第二电压跟随器隔离第二光耦开关电路对第二滞环比较器输出电压的影响；

步骤八：第一光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₃；

步骤九：第二光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₄；

步骤十：可编程逻辑器件FPGA/CPLD根据第一光耦开关电路和第二光耦开关电路输出的方波信号S₃、S₄检测过零点；

步骤十一：可编程逻辑器件FPGA/CPLD检测到第一光耦开关电路输出的方波信号S₃的下降沿，开始计数；

步骤十二：可编程逻辑器件FPGA/CPLD计数到交流信号的前一周波计数值的一半时，通过I/O输出窄脉冲信号，记为S₅，即为交流信号在当前周波的过零点；

步骤十三：可编程逻辑器件FPGA/CPLD检测到第二光耦开关电路输出的方波信号S₄的下降沿，停止计数，计数值作为交流信号在当前周波的计数值。

进一步地，所述第一光耦开关电路和第二光耦开关电路中的单相 稳压管D₅、D₆的稳压值相同，可以滤除低于其稳压值的干扰脉冲。

进一步地，所述参考电压电路、第一滞环比较器、第二滞环比较器中的各电阻阻值满足R₃＝R₄＝R₇＝R₈＝R₉＝R₁₃＝R，R₂＝R₅＝R₁₀＝R₁₄＝R′，R₁＝R₁₁＝R₁₅。

进一步地，所述参考电压电路、第一滞环比较器、第二滞环比较器中的各双向稳压管的稳压值满足U_D1＝U_D2＝U_D4＝U_DZ。

进一步地，所述第一滞环比较器阈值电压U_T1与第二滞环比较器的阈值电压U′_T2相等。

进一步地，所述集成运算放大器优先采用相同型号，均由电源VCC、VSS供电。

进一步地，所述第一光耦开关电路与第二光耦开关电路中光耦器件优先采用相同型号。

本发明与现有技术相比，具有以下优点和效果：能够有效的抗高次谐波、高频毛刺、串扰噪声的干扰，而且对所检测交流信号幅值波动不敏感，能将基波交流信号的过零点锁定在方波信号S₃下降沿与方波信号S₄下降沿之间的中点时刻，再在可编程逻辑器件FPGA/CPLD中通过简单的程序处理就能够精确的判断基波交流信号的过零点，因此具有抗干扰性强、适用性强、精度高的优点。

附图说明

图1是本发明的抗干扰高精度过零检测装置的电路图。

具体实施方式

下面结合附图并通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。

如图1所示，抗干扰高精度交流信号过零检测装置包括交流信号限制电路、参考电压电路、第一滞环比较器、第一电压跟随器、第一光耦开关电路、第二滞环比较器、第二电压跟随器、第二光耦开关电路、可编程逻辑器件FPGA/CPLD。

电压互感器或者电流互感器转变的低电压模拟交流信号，记为S₀，输入到交流信号限制电路的输入端，交流信号限制电路的输出端连接第一滞环比较器和第二滞环比较器的反相输入端，参考电压电路的输出端连接第一滞环比较器的同相输入端，第一滞环比较器输出端连接第一电压跟随器的同相输入端，第一电压跟随器的输出端连接第一光耦开关电路的阳极输入端，第二滞环比较器的输出端连接第二电压跟随器的同相输入端，第二电压跟随器的输出端连接第二光耦开关电路的阳极输入端，第一光耦开关电路的集电极输出端和第二光耦开关电路的集电极输出端分别连接可编程逻辑器件FPGA/CPLD的I/O输入口，可编程逻辑器件的I/O输出口连接无功补偿装置投切开关的驱动器。

交流信号限制电路将电压互感器或者电流互感器转变的低电压模拟交流信号限制在第一滞环比较器和第二滞环比较器的可输入范围内。该电路由限流电阻R₆与双向稳压管D₃组成。限流电阻R₆一端连接交流信号限制电路的输入端，另一端连接双向稳压管D₃的一端。 双向稳压管D₃的另一端接地GND。限流电阻R₆、双向稳压管D₃分别限制交流信号电流大小和电压幅值。

参考电压电路为第一滞环比较器提供参考电压U_ref，如公式(1)所示。该电路由分压电阻R₁、双向稳压管D₁、差分比例运算电路组成。电阻R₂、R₃、R₄、R₅、R₇、R₈和集成运算放大器AR₁构成差分比例运算电路。分压电阻R₁一端连接电源VCC，另一端连接双向稳压管D₁的一端，同时经电阻R₂连接于集成运算放大器AR₁的同相输入端。双向稳压管的另一端经电阻R₅连接于集成运算放大器AR₁的反相输入端，同时接地GND。电阻R₇串联电阻R₈，跨接于集成运算放大器AR₁的反相输入端与输出端之间。电阻R₃一端连接集成运算放大器AR₁的同相输入端，另一端与电阻R₄串联后接地GND。

$U_{ref}=\frac{2R}{R^{\′}}{U}_{DZ}---\left(1\right)$

其中R₂＝R₅＝R′，R₃＝R₄＝R₇＝R₈＝R，U_DZ双向稳压管D1的稳压值。

第一滞环比较器将交流信号限制电路输出的低压交流模拟信号与阈值电压U_T1，U_T2比较转换成方波信号，记为S₁。阈值电压U_T1，U_T2如公式(2)所示。该滞环比较器由电阻R₉、电阻R₁₀、集成运算放大器AR₂、限流电阻R₁₁、双向稳压管D₂构成。电阻R₉一端连接集成运算放大器AR₂的同相输入端，另一端连接参考电压电路中集成运算放大器AR₁的输出端。集成运算放大器AR₂的反相输入端连接交流信号限制电路中限流电阻R₆与双向稳压管D₃的连接端。限流电阻R₁₁一端连接集成运算放大器AR₂的输出端，另一端连接双向稳压管D₂的一端。 双向稳压管D₂的另一端接地GND。电阻R₁₀的一端连接集成运算放大器AR₂的同相输入端，另一端连接限流电阻R₁₁与双向稳压管D₂的连接端。

$U_{T1}=\frac{R^{\′}}{R+R^{\′}}{U}_{ref}-\frac{R}{R+R^{\′}}{U}_{DZ},U_{T2}=\frac{R^{\′}}{R+R^{\′}}{U}_{ref}+\frac{R}{R+R^{\′}}{U}_{DZ}---\left(2\right)$

其中R₁₀＝R′，R₉＝R，U_DZ双向稳压管D₂的稳压值。

第二滞环比较器将交流信号限制电路输出的低压模拟信号与阈值电压U′_T1，U′_T2比较转换成方波信号，记为S₂。阈值电压U′_T1，U′_T2如公式(3)所示。该滞环比较器由电阻R₁₃、电阻R₁₄、集成运算放大器AR₄、限流电阻R₁₅、双向稳压管D₄构成。电阻R₁₃一端连接集成运算放大器AR₄的同相输入端，另一端接地GND。集成运算放大器AR₄的反相输入端连接交流信号限制电路中限流电阻R₆与双向稳压管D₃的连接端。限流电阻R₁₅一端连接集成运算放大器AR₄的输出端，另一端连接双向稳压管D₄的一端。双向稳压管D₄的另一端接地GND。电阻R₁₄的一端连接集成运算放大器AR₄的同相输入端，另一端连接限流电阻R₁₅与双向稳压管D₄的连接端。

$U_{T1}^{\′}=-\frac{R}{R+R^{\′}}{U}_{DZ},U_{T2}^{/}=+\frac{R}{R+R^{\′}}{U}_{DZ}$

(3)

其中R₁₄＝R′，R₁₃＝R，U_DZ双向稳压管D₄的稳压电压。

第一电压跟随器隔离第一光耦开关电路对第一滞环比较器输出电压的影响。该电压跟随器由集成运算放大器AR₃构成。集成运算放大器AR₃的同相输入端连接第一滞环比较器中限流电阻R₁₁与双向稳 压管D₂的连接端。集成运算放大器AR₃的反相输入端与其输出端短接。

第二电压跟随器隔离第二光耦开关电路对第二滞环比较器输出电压的影响。该电压跟随器由集成运算放大器AR₅构成。集成运算放大器AR₅的同相输入端连接第二滞环比较器中限流电阻R₁₅与双向稳压管D₄的连接端。集成运算放大器AR₅的反相输入端与其输出端短接。

第一光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₃。该电路由电阻R₁₂、电阻R₁₈、单相稳压管D₅、光耦器件U₁构成。电阻R₁₂一端连接光耦器件U₁的阳极，另一端连接第一电压跟随器中集成运算放大器AR₃的输出端。单相稳压管D₅的阴极连接光耦器件U₁的阴极，另一端接地GND。光耦器件U₁的集电极经电阻R₁₈连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的一I/O输入口。光耦器件U₁的发射极接地SGND。

第二光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₄。该电路由电阻R₁₆、电阻R₁₇、单相稳压管D₆、光耦器件U₂构成。电阻R₁₆一端连接光耦器件U₂的阳极，另一端连接第二电压跟随器中集成运算放大器AR₅的输出端。单相稳压管D₆的阴极连接光耦器件U₂的阴极，另一端接地GND。光耦器件U₂的集电极经电阻R₁₇连接电源VDD，同时连接可编程逻辑器件FPGA/CPLD的另一I/O输入口。光耦器件U₂的发射极 接地SGND。

第一光耦开关电路和第二光耦开关电路中的单相稳压管D₅、D₆的稳压值相同，可以滤除低于其稳压值的干扰脉冲。

可编程逻辑器件FPGA/CPLD根据第一光耦开关电路和第二光耦开关电路输出的方波信号S₃、S₄检测过零点。可编程逻辑器件FPGA/CPLD两个I/O输入口分别连接第一光耦开关电路中光耦器件U₁的集电极和第二光耦开关电路中光耦器件U₂的集电极。可编程逻辑器件FPGA/CPLD由电源VDD供电。可编程逻辑器件FPGA/CPLD的接地引脚接地SGND。可编程逻辑器件FPGA/CPLD的I/O输出端连接无功补偿装置投切开关的驱动。

参考电压电路、第一滞环比较器、第二滞环比较器中的各电阻阻值满足R₃＝R₄＝R₇＝R₈＝R₉＝R₁₃＝R，R₂＝R₅＝R₁₀＝R₁₄＝R′，R₁＝R₁₁＝R₁₅。

参考电压电路、第一滞环比较器、第二滞环比较器中的各双向稳压管的稳压值满足U_D1＝U_D2＝U_D4＝U_DZ。

第一滞环比较器阈值电压U_T1与第二滞环比较器的阈值电压U′_T2相等。集成运算放大器优先采用相同型号，均由电源VCC、VSS供电。第一光耦开关电路与第二光耦开关电路中光耦器件优先采用相同型号。

抗干扰高精度交流信号过零检测方法，基于上述抗干扰高精度交流信号过零检测装置，包括如下步骤：

步骤一：电压互感器或者电流互感器转变的低电压模拟交流信号， 记为S₀，输入到所述交流信号限制电路的输入端；

步骤二：交流信号限制电路将电压互感器或者电流互感器转变的低电压模拟交流信号限制在第一滞环比较器和第二滞环比较器的可输入范围内；

步骤三：参考电压电路为第一滞环比较器提供参考电压U_ref， 其中R₂＝R₅＝R′，R₃＝R₄＝R₇＝R₈＝R，U_DZ双向稳压管D1的稳压值.；

步骤四：第一滞环比较器将交流信号限制电路输出的低压交流模拟信号与阈值电压U_T1，U_T2比较转换成方波信号，记为S₁，其中R₁₀＝R′，R₉＝R，U_DZ双向稳压管D₂的稳压值；

步骤五：第二滞环比较器将交流信号限制电路输出的低压模拟信号与阈值电压U′_T1，U′_T2比较转换成方波信号，记为S₂， 其中R₁₄＝R′，R₁₃＝R，U_DZ双向稳压管D₄的稳压电压；

步骤六：第一电压跟随器隔离第一光耦开关电路对第一滞环比较器输出电压的影响；

步骤七：第二电压跟随器隔离第二光耦开关电路对第二滞环比较器输出电压的影响；

步骤八：第一光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑 器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₃；

步骤九：第二光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₄；

步骤十：可编程逻辑器件FPGA/CPLD根据第一光耦开关电路和第二光耦开关电路输出的方波信号S₃、S₄检测过零点；

步骤十一：可编程逻辑器件FPGA/CPLD检测到第一光耦开关电路输出的方波信号S₃的下降沿，开始计数；

步骤十二：可编程逻辑器件FPGA/CPLD计数到交流信号的前一周波计数值的一半时，通过I/O输出窄脉冲信号，记为S₅，即为交流信号在当前周波的过零点；

步骤十三：可编程逻辑器件FPGA/CPLD检测到第二光耦开关电路输出的方波信号S₄的下降沿，停止计数，计数值作为交流信号在当前周波的计数值。

过零检测方法是用交流信号前一周波的计数值来判断当前周波的过零点。

本说明书中所描述的以上内容仅仅是对本发明所作的举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本发明说明书的内容或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (7)

1.一种抗干扰高精度过零检测方法，其特征在于包含以下步骤：

步骤一：电压互感器或者电流互感器转变的低电压模拟交流信号，记为S₀，输入到所述交流信号限制电路的输入端；

步骤二：交流信号限制电路将电压互感器或者电流互感器转变的低电压模拟交流信号限制在第一滞环比较器和第二滞环比较器的可输入范围内；

步骤三：参考电压电路为第一滞环比较器提供参考电压U_ref，其中R₂＝R₅＝R'，R₃＝R₄＝R₇＝R₈＝R，U_DZ双向稳压管D1的稳压值.；

步骤四：第一滞环比较器将交流信号限制电路输出的低压交流模拟信号与阈值电压U_T1，U_T2比较转换成方波信号，记为S₁，其中R₁₀＝R'，R₉＝R，U_DZ双向稳压管D₂的稳压值；

步骤五：第二滞环比较器将交流信号限制电路输出的低压模拟信号与阈值电压U'_T1，U'_T2比较转换成方波信号，记为S₂，其中R₁₄＝R'，R₁₃＝R，U_DZ双向稳压管D₄的稳压电压；

步骤六：第一电压跟随器隔离第一光耦开关电路对第一滞环比较器输出电压的影响；

步骤七：第二电压跟随器隔离第二光耦开关电路对第二滞环比较器输出电压的影响；

步骤八：第一光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₃；

步骤九：第二光耦开关电路隔离电源VCC与可编程逻辑器件FPGA/CPLD的电源VDD，并将双极性方波信号转变成适合可编程逻辑器件FPGA/CPLD输入的同频同相的单极性方波信号，记为S₄；

步骤十：可编程逻辑器件FPGA/CPLD根据第一光耦开关电路和第二光耦开关电路输出的方波信号S₃、S₄检测过零点；

步骤十一：可编程逻辑器件FPGA/CPLD检测到第一光耦开关电路输出的方波信号S₃的下降沿，开始计数；

步骤十二：可编程逻辑器件FPGA/CPLD计数到交流信号的前一周波计数值的一半时，通过I/O输出窄脉冲信号，记为S₅，即为交流信号在当前周波的过零点；

步骤十三：可编程逻辑器件FPGA/CPLD检测到第二光耦开关电路输出的方波信号S₄的下降沿，停止计数，计数值作为交流信号在当前周波的计数值。

2.按照权利要求1所述的抗干扰高精度过零检测方法，其特征在于：所述第一光耦开关电路和第二光耦开关电路中的单相稳压管D₅、D₆的稳压值相同，可以滤除低于其稳压值的干扰脉冲。

3.按照权利要求1所述的抗干扰高精度过零检测方法，其特征在于：所述参考电压电路、第一滞环比较器、第二滞环比较器中的各电阻阻值满足R₃＝R₄＝R₇＝R₈＝R₉＝R₁₃＝R，

R₂＝R₅＝R₁₀＝R₁₄＝R'，R₁＝R₁₁＝R₁₅。

4.按照权利要求1所述的抗干扰高精度过零检测方法，其特征在于：所述参考电压电路、第一滞环比较器、第二滞环比较器中的各双向稳压管的稳压值满足U_D1＝U_D2＝U_D4＝U_DZ。

5.按照权利要求1所述的抗干扰高精度过零检测方法，其特征在于：所述第一滞环比较器阈值电压U_T1与第二滞环比较器的阈值电压U'_T2相等。

6.按照权利要求1所述的抗干扰高精度过零检测方法，其特征在于：所述集成运算放大器优先采用相同型号，均由电源VCC、VSS供电。

7.按照权利要求1所述的抗干扰高精度过零检测方法，其特征在于：所述第一光耦开关电路与第二光耦开关电路中光耦器件优先采用相同型号。